SE514426C2 - Anordning för chipmontering i kavitet i flerlagers mönsterkort - Google Patents

Anordning för chipmontering i kavitet i flerlagers mönsterkort

Info

Publication number
SE514426C2
SE514426C2 SE9902300A SE9902300A SE514426C2 SE 514426 C2 SE514426 C2 SE 514426C2 SE 9902300 A SE9902300 A SE 9902300A SE 9902300 A SE9902300 A SE 9902300A SE 514426 C2 SE514426 C2 SE 514426C2
Authority
SE
Sweden
Prior art keywords
substrate
cavity
ground plane
printed circuit
conductors
Prior art date
Application number
SE9902300A
Other languages
English (en)
Other versions
SE9902300L (sv
SE9902300D0 (sv
Inventor
Thomas Harju
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9902300A priority Critical patent/SE514426C2/sv
Publication of SE9902300D0 publication Critical patent/SE9902300D0/sv
Priority to JP2001504729A priority patent/JP2003502852A/ja
Priority to EP00944476A priority patent/EP1195079B1/en
Priority to AU58568/00A priority patent/AU5856800A/en
Priority to IL14691300A priority patent/IL146913A/xx
Priority to PCT/SE2000/001011 priority patent/WO2000079845A1/en
Priority to DE60029962T priority patent/DE60029962T2/de
Priority to US09/594,485 priority patent/US6333856B1/en
Publication of SE9902300L publication Critical patent/SE9902300L/sv
Publication of SE514426C2 publication Critical patent/SE514426C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

i 2 ledare kan bestå av guld, silver eller något annat material.
Med mönstren på plats placeras de olika lagren ett och ett på varandra till dess att alla lager är på plats.
Hela mönsterkortet sätts sedan i tryck, förs in i en ugn och bakas på en gång (Co-fired) i relativt låg temperatur, 700- 800°C massan sintras och blir till keramik (Ceramic). Efter denna (Low Temperature) vilket medför att den keramiska härdningsprocess är det vanligt att tala om lager i stället för tejper.
För tillämpningar för högfrekventa signaler, särskilt inom är det inte alltid. möjligt att använda skulle oacceptabla förluster och störningar. För mikrovågssignaler mikrovågsområdet, traditionella ledningar, eftersom detta medföra att det ovan och/eller under en I de fall då en ledare endast har jordplan på en sida, kallas ledaren kan till exempel krävas ledare finns ett jordplan, vilket följer ledaren.
Dessa är vanligen anordnade så att de har och luft I andra fall är det önskvärt en ndkrostrip. mönsterkortet på en sida eller något annat dielektrikum på andra sidan. att ledaren omges av jordplan både ovan och under, varvid ledaren är en så kallad stripline. Om avstànden mellan en stripline och jordplanen är lika på båda sidor om ledaren kallas asymmetrisk stripline. striplinen symmetrisk. Är avstànden olika fås en Symmetriska striplines är vanligast, men det finns tillfällen då en asymmetrisk stripline är att En fördel med exempel överför signaler är att när man till kallad föredra. striplines i mikrovågsområdet i så stripline-mod blir strålningen från ledarna liten, vilket är en anledning' till att nämnda signaler> ofta förs på detta sätt. Mikrostripar och striplines är lätta att anordna i flerlagers mönsterkort, varför dessa ofta används för detta ändamål. För att möjliggöra att ledare omges av jordplan 10 15 20 25 < ~' *ä*¿šäæ:Z¿;p“%§íQ§ag_"%¿ 3 brukar ledarplan och jordplan anordnas om vartannat i mönsterkortet.
Bortsett från möjligheten att montera chip, till exempel MMIC (Monolithic flerlagers mönsterkort, är det även möjligt att montera chip Microwave Integrated Circuit), på ett i detsamma. För att åstadkomma detta placeras chipet på jordplanet eller någon annan bärande del j. en kavitet och ansluts med så kallade bondtrådar till ett signalförande lager. Detta visas i figur 1 där chipet på känt sätt ansluts till en mikrostrip, Ett problen1 son1 uppstår när' man. monterat ett chip i ett flerlagers mönsterkort enligt ovan kända metod är att mönsterkortet innehåller kaviteter. En kavitet innebär att en volym av kortet försvinner. Denna volym kan sedan inte utnyttjas effektivt i konstruktionen av mönsterkortet.
JP-07221211 beskriver en anordning för att montera två chip i en kavitet, vilket ökar utnyttjandet av ett mönsterkorts Denna kända lösning innebär att ett substrat monteras elektriskt kopplat till areä. ovanpå kaviteten. Substratet är mönsterkortet medelst ett antal vior, och dess undersida innefattar ett chip. Medelst detta arrangemang kan endast Dessutom är substratet tvål chip monteras i kaviteten. placerat ovanpå mönsterkortet, varvid mönsterkortets tjocklek ökar.
REnoGöaELsE FÖR UPPFINNINGEN Föreliggande uppfinning angriper ett problem hur kaviteter i flerlagers mönsterkort kan utnyttjas effektivare. 10 15 20 25 4 Ett ändamål med föreliggande uppfinning är att åstadkomma en anordning för flerlagers mönsterkort vilken möjliggör effektivare utnyttjande av i mönsterkortet förekommande kaviteter.
I korthet innebär föreliggande uppfinning en anordning vilken ligger i en kavitet och åtminstone på vars undersida komponenter, exempelvis chip, kan vara monterade.
Anordningen enligt uppfinningen är därvid kännetecknad så som framgår av det efterföljande patentkravet 1.
Fördelaktiga utföringsformer av metoden enligt uppfinningen framgår av de efterföljande patentkraven 2-7.
En fördel med nämnda lösning på problemet är kompakta då bygghöjden utnyttjas stället för byggsätt för flerlagers mönsterkort, ovanpå varandra i medför att så att chip kan monteras bredvid Detta utnyttjas effektivare. varandra. mönsterkortets yta Uppfinningen kommer nu att beskrivas närmare med hjälp av föredragna utföringsformer och med hänvisning till bifogade ritning.
FIGURBESKRIVNING Figur l visar ett genomskuret flerlagers mönsterkort med ett känt sätt att montera ett chip i en kavitet, sett från sidan.
Figur 2 visar en grundläggande utföringsfonn av anordningen enligt uppfinningen i samma vy som figur 1. 10 15 20 25 30 5 Figur 3 visar i större detalj en del av anordningen enligt uppfinningen sedd i perspektiv.
Figur 4 visar förenklat en annan utföringsform av anordningen enligt uppfinningen sedd i väsentligen samma vy som i figur 1.
FÖREDRAGNA Uwrönmssrolánmn Figur 1 visar ett genomskuret flerlagers mönsterkort 20 från sidan. inte nödvändigtvis lika Med 1 avses ett antal lager, tjocka, på vilka det vanligen ligger en ledare av någon sort, exempelvis jordplan 2, 10, signalförande ledare i form som i. figuren, av en mikrostrip 4, en symmetrisk eller, asymmetrisk stripline 3 eller någon annan lämplig ledare.
Ovan nämnda ledare kan var och en om så behövs vara anordnade på mer än ett lager 1. Vidare kan ledarnas inbördes ordning, räknat ovan- eller nedanifrån, varieras om detta skulle vara önskvärt. För åskådlighets skull visas inte dessa varianter i någon figur, utan alla ledare visas anordnade på endast ett lager, vilket dock inte skall tolkas sonx om ledarna endast förs i. detta lager. Vidare kan ett jordplan vara så anordnat i ett ovan- eller underliggande lager att det följer den ledare för vilken den skall vara jordplan. På så vis kan ett jordplan vara verksamt utan att täcka onödigt stor yta, bara nämnda jordplan håller sig rakt samt är tillräckligt mycket bredare än ovanför ledaren ledaren. Således kan alltså olika ledare vara anordnade på samma lager 1.
En kavitet 6 bryter genom såväl det övre jordplanet 2 som ett antal lager 1 ner till ett underliggande jordplan 10.
Kaviteten 6 smalnar på åtminstone en sida av vid striplinen 3, vilket gör att striplinen 3 där övergår i en mikrostrip 4 10 15 20 25 30 6 Området, mikrostripen 4 befinner sig kallas ofta för' bondhylla 5. (som endast har jordplan pà en sida). hyllan, där Längst ner i kaviteten 6 finns en komponent, ofta ett chip 7, vilket kan vara anordnat direkt mot jordplanet 10. Detta chip 7 är anslutet till Inikrostriparna 4 på bondhyllan 5 antal kontaktledare 8, kallade genom ett exempelvis så bondtrådar.
Som nämnts ovan medför ovan nämnda arrangemang att delar av kaviteten 6 är outnyttjade. Dessutom är hela kaviteten och däri anordnade komponenter oskyddade.
I figur 2 visas en grundläggande utföringsform av anordningen enligt uppfinningen i samma vy som i figur 1.
Liksom i figur 1 visas ett antal lager 1, tvâ jordplan 2, 10, en kavitet 6 med mikrostripar 4 på en bondhylla 5 samt ett chip 7 anslutet till mikrostriparna 4 medelst bondtrådar 8. bland annat, anordnade på en bondhylla 13, ett jordplan 35 och ett Själva anordningen enligt uppfinningen innefattar ytterligare antal mikrostripar 12, vilka mikrostripar 12 kan bondhylla 13 befinner sig högre upp i kaviteten 6 än tidigare nämnda bondhylla 5. substrat 14 är placerat och eventuellt fäst. övergå i ett antal striplines 11. Denna Bondhyllan 13 verkar som kanter på vilka ett Substratet 14 30 och ett antal signalförande ledare, mikrostripar 17. För att undvika innefattar en kärna 34, ett par jordplan 15, elektrisk kontakt mellan jordplanet 30 och mikrostriparna 17, då dessa är anordnade på samma sida av substratet 14, är en isolerande yta 32 anordnat mellan varje mikrostrip 17 och anordnat en jordplanet 30. På nämnda komponent, i detta fall ett chip 16, vilket är anslutet till jordplan 30 är mikrostriparna 17 medelst kontaktledare (bondtràdar) 18. 10 15 20 25 30 Substratet 14 är så orienterat i kaviteten 6 att dess andra jordplan 15 är riktat utåt, medan chipet 16 är riktat inåt.
Då substratet 14 är orienterat pà detta sätt vetter även mikrostriparna 17 och jordplanet 30 mot kavitetens 6 botten.
Detta medför att mikrostriparna 17 på substratet 14 står i elektrisk kontakt med mikrostriparna 12, då ndkrostriparna 17 väsentligen sträcker sig ut till substratets 14 kanter.
På analogt sätt står jordplanet 30 i elektrisk kontakt med 35 på bondhyllan 13. Substratets 14 jordplan 15 står i elektrisk kontakt med mönsterkortets 20 i detta fall jordplanet andra övre jordplan 2 genom ett antal kontaktledare, bondtrådar 19. Nämnda andra jordplan 15 kan även vara jordat ledande Detta medför att visade i mellan jordplan 15, 30. medelst vior (ej figuren), substratets 14 bägge nämnda bondtrådar 19 ej är nödvändiga.
För att säkra den elektriska kontakten mellan bondhyllans 13 och substratets 14 ledare, fixeras substratet 14 på bondhyllan 13 medelst limning, lödning eller annat lämpligt sätt.
Det är önskvärt eller nödvändigt att inga signalförande ledare befinner sig väsentligen rakt under varandra sett i att det finns ett bland annat för att detta kan ge mönsterkortets 20 tvärriktning utan jordplan emellan dem, till mönsterkortet 20 ett jordplan 31 anordnat mellan striplinen 3 och ledarna 11, 12. nödvändigt att något jordplan utsträcker sig över ett helt upphov störningar. Av denna anledning innefattar Son: nämnts ovan är det dock inte -lager 1.
Andra lösningar på ovan nämnda problem att inte anordna ”intill” striplinen 13 och ledarna 11, ledare varandra existerar. Exempelvis kan 12 vara anordnade så att de inte alla ligger i papperets plan i figur 2. Befinner sig 10 15 20 25 30 8 striplinen 3 tillräckligt långt över eller under papperets då ledarna 11, uppstår väsentligen inte problemet enligt ovan. I det senare plan, 12 befinner sig i papperets plan, fallet kan det även vara så att striplinen 3 och striplinen 11 står i direkt elektrisk kontakt med varandra. Detta kan till exempel åstadkommas genom att striplinen 3, som i detta fall inte ligger i papperets plan, är ansluten till ett via (ej visat i figuren). Nämnda via leder genom lagren 1 tills den når lagret med mikrostripen 11, där den ansluter till en mikrostrip, vilken leder till papperets plan där den står i kontakt med nämnda mikrostrip 11.
Om så önskas, vilket för tydlighets skull inte visas i denna figur kan även ett chip vara anordnat på substratets 14 jordplan 15, det vill säga ovanpå substratet 14. I detta fall sker anslutningen av nämnda chip till ett antal ledare antingen analogt med chipets 16 anslutning till mönsterkortet 20, eller medelst bondtrådar vilka direkt ansluter till ledare anordnade på något lager 1.
Figur 3 beskriver närmare substratet 14 enligt ovan. I denna figur visas substratet 14 upp-och-ner jämfört med figur 2 och i perspektiv. Liksom i den tidigare figuren ses här en kärna 34, ett på jordplanet 30 anordnat chip 16, anslutet till mikrostripar 17 medelst bondtrådar 18. Dessutom visas snittytan i figur 2 med en streckad linje. I figuren tydliggörs hur både mikrostriparna 17 och jordplanet 30 väsentligen sträcker sig till substratets 14 kanter.
Mikrostriparna 17 är anordnade nära substratets kanter, medan jordplanet 30 kan täcka resten av substratets 14 yta på denna sida, bortsett från ett antal ytor 32 anordnade mellan mikrostriparna 17 och jordplanet 30, vilka ytor 32 verkar isolerande mellan nämnda mikrostripar 17 och jordplan 30. 10 15 20 25 30 9 Då både mikrostriparna 17 och jordplanet 30 sträcker sig till substratets 14 kommer dessa i kontakt med bondhyllan 13. bondhyllan 13 mikrostriparna 12, vilka svarar mot de på substratet 14 kanter Utöver de på belägna belägna mikrostriparna 17, kan nämnda bondhylla 13 även ett figuren) avsedda att stå i elektrisk kontakt med jordplanet innefatta antal jordade ledare (vilka ej visas i 30. Naturligtvis kan dessutom mer än ett chip 16 anordnas på substratet 14, behövs på substratet 14 samt motsvarande mikrostripar 12 på bondhyllan 13. i vilket fall eventuellt fler mikrostripar 17 Figur 4 visar förenklat en annan utföringsform av anordningen enligt uppfinningen. För tydlighetens skull är till alla utföringsform är en exempel inte jordplan utritade. Denna andra påbyggnad av den grundläggande utföringsformen, vilken här används mer än en gång. Liksom i figur 2 ses här ett flerlagers mönsterkort 20 med en kavitet 6. Ett chip 7 är anordnat på kavitetens 6 botten. Högre upp i kaviteten 6 finns ett substrat 14 med ett monterat chip 16, vilket är vänt mot kavitetens 6 botten. Vidare ses ett antal olika ledande lager i mönsterkortet 20: jordplan 2, 10 och striplines 3, 11.
På ett antal punkter skiljer sig figur 4 från figur 2.
Mönsterkortet 20 är i figur 4 tjockare och kaviteten 6 är Dessutom innefattar mönsterkortet 20 fler lager på Då flera djupare. vilka ett antal ledare 27, 28 och 29 är anordnade. olika ledare kan vara anordnade på samma lager hänvisas för en mer ingående beskrivning till figur 2. Substratet 14 innefattar ytterligare ett chip 21 monterat på motsatt sida av substratet 14 jämfört med chipet 16.
I denna utföringsfornl av uppfinningen är ytterligare ett substrat 22 anordnat i kaviteten 6. Detta substrat 22 10 15 20 25 30 ^' .. mf . <- -~ , «..- f « . . < i . . _ , 4 ». .-_ <- «,__, _ .v . . . . . . _ - - m . f - -. - -. ¿ _ - .n- ”2 . , i . . ; . . , . 4 ._ -;z= _ my; 4, . . - . f - - . .. . . . .. __¿_ , -~ . . _ V .~ g -. . . f . u U .. v.. . < 10 befinner sig längre från kavitetens 6 botten än det första substratet 14. Detta till sin uppbyggnad likt substratet 14 då det är försett med ett andra substrat 22 är antal chip 23, 24 anordnade på varsin sida av substratet 22, ett antal mikrostripar 25 och ett par jordplan 26, 33. chip 23, 24, och ledare, står i elektrisk kontakt med mönsterkortet 20 på Substratet 22 och därpå anordnade komponenter, väsentligen samma vis som det första substratet 14, se ovan under figur 2.
Med den grundläggande anordningen enligt uppfinningen bildar substratet 14 ett lock för kaviteten 6 och skyddar på så vis underliggande chip 7, 16. Ytterligare chip 21 kan om så önskas monteras på substratets 14 jordplan 15. Är kaviteten 6 tillräckligt djup kan dessutom anordningen enligt den grundläggande utföringsformen användas mer än en gång. Detta görs genom att ytterligare substrat 22 nwnteras högre upp i kaviteten 6, vilket görs med den andra utföringsformen av anordningen enligt uppfinningen. Är kaviteten 6 tillräckligt stor finns även möjligheten att anordna mer än ett substrat enligt den grundläggande utföringsformen i samma kavitet 6 och på samma lager 1.
I och med att kaviteten 6 utnyttjas i höjdled för att montera chip utnyttjas mönsterkortets 20 yta effektivare.
Detta medför att mönsterkortet 20 kan göras mindre.
Anslutningspunkterna mellan chip och substrat samt mönsterkortets ledare kan vara fler än vad som visas i figurerna. Vidare är inte ledningar och anslutningar för till beskrivningen eller i någon figur. exempel styrning och kraftförsörjning medtagna i Dessutom kan ingående delars utformning varieras. Olika material och typer av mönsterkort kan användas.
O i : -11 Anordningen enligt uppfinningen är användbart inte bara för mikrovågstillämpningar utan också för mera konventionella flerlagerskort där hög packningstäthet önskas.
Uppfinningen är naturligtvis inte begränsad till de ovan beskrivna och på ritningen visade utföringsformerna, utan kan modifieras inom ramen för de bifogade patentkraven.

Claims (1)

1. 0 15 20 25 30 12 PATENTKRKV Anordning i flerlagers mönsterkort (20) vilket innefattar en kavitet (6), vilken innesluter åtminstone en första komponent (7) elektriskt ansluten till ledare (4) i mönsterkortet (20), samt ett substrat (14), vilket innefattar åtminstone ett första jordplan (30) och ett antal signalförande ledare (17), anordnade så att jordplan (30) och signalförande ledare (17) är åtskilda av isolerande ytor (32), varvid en komponent (16) är elektriskt ansluten till nämnda signalförande ledare (17) medelst ett antal kontaktledare' (18), k ä n n e t e c k n a d av att nämnda kavitet (6) är avsmalnande urtagningar i ett (20) innefattar åtminstone en hylla utformad genom stegvis på så vis att (13) signalförande ledare antal av' mönsterkortets lager (1) nämnda kavitet (6) på vilken ett ytterligare antal (12) (35) substrat (14) är så anordnat på, hylla (13) jordplan (30) signalförande ledare hyllan (13). och jordplan är anordnade, och att nämnda och fixerat vid, nämnda (17) kontakterar motsvarande (35) på att nämnda och på substratet (14) (12) signalförande ledare respektive jordplan Anordning enligt patentkrav 1, k ä n n e t e c k n a d (16) vilken vetter mot kavitetens (6) botten av att nämnda komponent därvid har en fri ovansida k ä n n e t e c k n a d ett Anordning enligt patentkrav 1, av att substratet (14) även innefattar andra jordplan (15). Anordning enligt patentkrav 3, k ä n n e t e c k n a d av att nämnda jordplan (15) kontakt med ett jordplan (2) är jordat genonl elektrisk på mönsterkortets (20) (19). ena fria sida medelst ett antal kontaktledare 10 13 Anordning enligt patentkrav 3, k ä n n e t e c k n a d av att jordplanet (15) är jordat genom elektrisk kontakt (30) (14) medelst ett antal genom substratet med nämnda jordplan på substratet (14) ledande vior. Anordning enligt patentkrav 1, k ä n n e t e c k n a d av att nämnda substrat (14) innefattar en andra komponent (21) anordnad så att nämnda komponenter (16, 21) befinner sig på motsatta sidor av substratet (14). Anordning enligt patentkrav 1, k ä n n e t e c k n a d av ett andra substrat (22) av väsentligen samma utseende (14), är anordnat på en andra hylla varvid nämnda andra (36) botten än nämnda första substrat som det första substratet (22) från kavitetens (6) (14). substrat längre
SE9902300A 1999-06-17 1999-06-17 Anordning för chipmontering i kavitet i flerlagers mönsterkort SE514426C2 (sv)

Priority Applications (8)

Application Number Priority Date Filing Date Title
SE9902300A SE514426C2 (sv) 1999-06-17 1999-06-17 Anordning för chipmontering i kavitet i flerlagers mönsterkort
JP2001504729A JP2003502852A (ja) 1999-06-17 2000-06-13 多層プリント回路板へチップを装着するための構成
EP00944476A EP1195079B1 (en) 1999-06-17 2000-06-13 An arrangement for mounting chips in multilayer printed circuit boards
AU58568/00A AU5856800A (en) 1999-06-17 2000-06-13 An arrangement for mounting chips in multilayer printed circuit boards
IL14691300A IL146913A (en) 1999-06-17 2000-06-13 Arrangement for mounting chips in multilayer printed circuit boards
PCT/SE2000/001011 WO2000079845A1 (en) 1999-06-17 2000-06-13 An arrangement for mounting chips in multilayer printed circuit boards
DE60029962T DE60029962T2 (de) 1999-06-17 2000-06-13 Anordnung für die montage von chips auf leiterplatten
US09/594,485 US6333856B1 (en) 1999-06-17 2000-06-16 Arrangement for mounting chips in multilayer printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9902300A SE514426C2 (sv) 1999-06-17 1999-06-17 Anordning för chipmontering i kavitet i flerlagers mönsterkort

Publications (3)

Publication Number Publication Date
SE9902300D0 SE9902300D0 (sv) 1999-06-17
SE9902300L SE9902300L (sv) 2000-12-18
SE514426C2 true SE514426C2 (sv) 2001-02-19

Family

ID=20416129

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9902300A SE514426C2 (sv) 1999-06-17 1999-06-17 Anordning för chipmontering i kavitet i flerlagers mönsterkort

Country Status (8)

Country Link
US (1) US6333856B1 (sv)
EP (1) EP1195079B1 (sv)
JP (1) JP2003502852A (sv)
AU (1) AU5856800A (sv)
DE (1) DE60029962T2 (sv)
IL (1) IL146913A (sv)
SE (1) SE514426C2 (sv)
WO (1) WO2000079845A1 (sv)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
JP2002026187A (ja) * 2000-07-07 2002-01-25 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
US6445591B1 (en) * 2000-08-10 2002-09-03 Nortel Networks Limited Multilayer circuit board
DE10109542B4 (de) 2001-02-28 2004-02-05 Siemens Ag Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung
SE0101042D0 (sv) 2001-03-23 2001-03-23 Ericsson Telefon Ab L M Circulator and network
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6633005B2 (en) * 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
JP3662219B2 (ja) * 2001-12-27 2005-06-22 三菱電機株式会社 積層高周波モジュール
US6891239B2 (en) * 2002-03-06 2005-05-10 The Charles Stark Draper Laboratory, Inc. Integrated sensor and electronics package
TW571606B (en) * 2002-06-27 2004-01-11 High Tech Comp Corp Printed circuit board
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
US7102220B2 (en) * 2003-08-19 2006-09-05 Delaware Capital Formation, Inc. Multiple cavity/compartment package
TW200404706A (en) * 2003-12-05 2004-04-01 Chung Shan Inst Of Science Composite material structure for rotary-wings and its producing method
TWI239083B (en) * 2004-02-26 2005-09-01 Advanced Semiconductor Eng Chip package structure
US20050231922A1 (en) * 2004-04-16 2005-10-20 Jung-Chien Chang Functional printed circuit board module with an embedded chip
US7359213B2 (en) * 2004-07-09 2008-04-15 The Agency For Science, Technology And Research Circuit board
JP2006041238A (ja) * 2004-07-28 2006-02-09 Toshiba Corp 配線基板及び配線基板の製造方法
US7755457B2 (en) * 2006-02-07 2010-07-13 Harris Corporation Stacked stripline circuits
KR20070101579A (ko) * 2006-04-11 2007-10-17 엘지이노텍 주식회사 모듈 대 모듈 연결구조를 갖는 패키지 시스템
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
JP5100081B2 (ja) 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
US7626827B2 (en) * 2007-09-07 2009-12-01 Kla-Tencor Corporation High density in-package microelectronic amplifier
US9293350B2 (en) * 2008-10-28 2016-03-22 Stats Chippac Ltd. Semiconductor package system with cavity substrate and manufacturing method therefor
US8116090B2 (en) * 2009-04-09 2012-02-14 Bae Systems Information And Electronic Systems Integration Inc. Low temperature co-fired ceramic (LTCC) transmit/receive (T/R) assembly utilizing ball grid array (BGA) technology
FR2945379B1 (fr) * 2009-05-05 2011-07-22 United Monolithic Semiconductors Sa Composant miniature hyperfrequences pour montage en surface
US8519270B2 (en) * 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US8879276B2 (en) * 2011-06-15 2014-11-04 Power Gold LLC Flexible circuit assembly and method thereof
EP2916384B1 (en) * 2012-11-02 2019-05-08 NEC Corporation Semiconductor package and mounting structure thereof
JP6015508B2 (ja) * 2013-03-18 2016-10-26 富士通株式会社 高周波モジュール
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9190355B2 (en) 2014-04-18 2015-11-17 Freescale Semiconductor, Inc. Multi-use substrate for integrated circuit
EP3443760A4 (en) * 2016-04-14 2019-12-11 Robert Bosch GmbH MOLDED INTERCONNECT MICROSYSTEM (MEMS) DEVICE PACKAGE
DE102018100946A1 (de) * 2018-01-17 2019-07-18 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils
EP3582259B1 (en) * 2018-06-11 2021-11-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Stepped component assembly accommodated within a stepped cavity in component carrier
US11540395B2 (en) * 2018-10-17 2022-12-27 Intel Corporation Stacked-component placement in multiple-damascene printed wiring boards for semiconductor package substrates

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586354U (sv) * 1978-12-11 1980-06-14
JPS6010764A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
JPH04219966A (ja) * 1990-12-20 1992-08-11 Fujitsu Ltd 半導体素子
JPH06112344A (ja) * 1992-09-25 1994-04-22 Hitachi Ltd 集積回路モジュール
JPH07221211A (ja) * 1994-02-03 1995-08-18 Sumitomo Electric Ind Ltd 半導体装置
JP2682477B2 (ja) * 1994-11-16 1997-11-26 日本電気株式会社 回路部品の実装構造
US5766975A (en) * 1995-01-09 1998-06-16 Integrated Device Technology, Inc. Packaged integrated circuit having thermal enhancement and reduced footprint size
SE9502326D0 (sv) * 1995-06-27 1995-06-27 Sivers Ima Ab Mikrovågskrets, sådan krets av kapslat utförande, samt användning av mikrovågskretsen i ett kretsarrangemang
JPH10135406A (ja) * 1996-11-01 1998-05-22 Nec Corp 半導体装置の実装構造
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
DE19743356A1 (de) * 1997-09-30 1999-04-08 Bosch Gmbh Robert Thermophotovoltaischer Generator

Also Published As

Publication number Publication date
DE60029962D1 (de) 2006-09-21
WO2000079845A1 (en) 2000-12-28
US6333856B1 (en) 2001-12-25
SE9902300L (sv) 2000-12-18
IL146913A0 (en) 2002-08-14
SE9902300D0 (sv) 1999-06-17
AU5856800A (en) 2001-01-09
DE60029962T2 (de) 2007-02-15
EP1195079B1 (en) 2006-08-09
EP1195079A1 (en) 2002-04-10
JP2003502852A (ja) 2003-01-21
IL146913A (en) 2005-11-20

Similar Documents

Publication Publication Date Title
SE514426C2 (sv) Anordning för chipmontering i kavitet i flerlagers mönsterkort
US5132613A (en) Low inductance side mount decoupling test structure
KR100281813B1 (ko) 열및전기적으로개선된볼그리드패키지
US4975761A (en) High performance plastic encapsulated package for integrated circuit die
US5375041A (en) Ra-tab array bump tab tape based I.C. package
US5184095A (en) Constant impedance transition between transmission structures of different dimensions
US4498122A (en) High-speed, high pin-out LSI chip package
US6043559A (en) Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
JP4195883B2 (ja) 多層モジュール
US5721454A (en) Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
JP2011139083A (ja) 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体
KR19980064367A (ko) 집적 회로 칩 패키지용 차동 쌍 구성
US11690173B2 (en) Circuit board structure
US11937368B2 (en) Structure for circuit interconnects
US6340839B1 (en) Hybrid integrated circuit
KR101555403B1 (ko) 배선기판
US7705445B2 (en) Semiconductor package with low and high-speed signal paths
JPH03120851A (ja) 半導体搭載用基板
US20240304534A1 (en) Thermally improved substrate structure and package assembly with the same
KR20070076775A (ko) 다층 프린트 기판 및 이를 포함하는 반도체 패키지
JPS63239970A (ja) 半導体装置
JP2908918B2 (ja) 厚膜薄膜混成多層回路基板
JPH0512860B2 (sv)
JPS61295698A (ja) 集積回路装置
JPS59165438A (ja) 半導体装置