CN114019619B - 一种光器件集成的电路结构以及装配方法 - Google Patents

Abstract

本申请实施例公开了一种光器件集成的电路结构以及装配方法，包括：第一共面波导单元，所述第一共面波导单元包括从左到右依次设置的第一接地带、第一信号带以及第二接地带；与所述第一共面波导单元间隔设置的第二共面波导单元，所述第二共面波导单元包括从左到右依次设置的第三接地带、第三信号带以及第四接地带；第一键合线，连接在所述第一信号带以及所述第三信号带之间；第二键合线，连接在所述第一接地带以及所述第四接地带之间；以及第三键合线，连接在所述第二接地带以及所述第三接地带之间；所述第二键合线与所述第三键合线交叉形成位于所述第一键合线上方的交叉点S。本申请实施例具有阻抗连续性好的优点。

Description

一种光器件集成的电路结构以及装配方法

技术领域

本申请涉及光通信领域，尤其涉及一种光器件集成的电路结构以及装配方法。

背景技术

在光通信领域，光器件集成的电路结构通常是采用金丝键合的方式来实现连接，而金丝键合采用的金线有其固定的规格尺寸，不能像行波电极或者传输线那样通过调整线宽等参数来实现阻抗的匹配。

在高频或者高带宽的应用中，一般情况下，金丝键合处的对阻抗的要求是50欧姆，但阻抗的大小受到键合金丝的直径、线距、空气的介电常数等因素的影响，通常远大于50欧姆，由此导致阻抗不连续，造成阻抗的失配会导致严重的回波损耗，使得传输效果不佳。

发明内容

有鉴于此，本申请实施例期望提供一种光器件集成的电路结构以及装配方法，以改善阻抗连续性问题。

为达到上述目的，本申请实施例的技术方案是这样实现的：

一种光器件集成的电路结构，包括：第一共面波导单元，所述第一共面波导单元包括从左到右依次设置的第一接地带、第一信号带以及第二接地带；与所述第一共面波导单元间隔设置的第二共面波导单元，所述第二共面波导单元包括从左到右依次设置的第三接地带、第三信号带以及第四接地带；第一键合线，连接在所述第一信号带以及所述第三信号带之间；第二键合线，连接在所述第一接地带以及所述第四接地带之间；以及第三键合线，连接在所述第二接地带以及所述第三接地带之间；所述第二键合线与所述第三键合线交叉形成位于所述第一键合线上方的交叉点S。

进一步地，所述电路结构包括两条所述第一键合线，两条所述第一键合线并排连接在所述第一信号带以及所述第三信号带之间。

进一步地，所述电路结构包括连接在所述第一接地带以及所述第三接地带之间的第四键合线；和/或，所述电路结构包括连接在所述第二接地带以及所述第四接地带之间的第五键合线。

进一步地，所述第一共面波导单元包括设置在所述第一信号带与所述第二接地带之间的第二信号带；所述第二共面波导单元包括设置在所述第三信号带与所述第四接地带之间的第四信号带；所述电路结构包括连接所述第二信号带与所述第四信号带的第六键合线，所述交叉点S位于所述第六键合线上方。

进一步地，所述第二键合线与所述第三键合线在交叉点S为间隙设置，所述第二键合线与所述第三键合线的直径相等。

进一步地，所述第一共面波导单元与所述第二共面波导单元之间填充有介质层。

进一步地，所述介质层为环氧树脂、高分子胶层或者丙烯酸酯胶层。

进一步地，所述交叉点S。距离所述第一键合线的范围为1～20μm；和/或，所述第一共面波导单元与所述第二共面波导单元之间的间隙范围为50～100μm；和/或，所述第二键合线距离所述第一键合线的范围为20～500μm；和/或，所述第三键合线距离所述第一键合线第六键合线的范围为20～500μm。

进一步地，所述第一共面波导单元为包括第一芯片的芯片组件，所述第一接地带、所述第一信号带以及所述第二接地带分别为第一芯片的第一接地引脚、第一信号引脚以及第二接地引脚；

进一步地，所述第二共面波导单元为PCB板共面波导，所述第三接地带、所述第三信号带以及所述第四接地带分别为PCB板上的引线；或，所述第二共面波导单元为包括第二芯片的芯片组件，所述第三接地带、所述第三信号带以及所述第四接地带分别为芯片的第三接地引脚、第三信号引脚以及第四接地引脚。

一种装配方法，用于装配上述的电路结构，包括：采用金丝键合工艺将所述第一键合线连接在所述第一信号带以及所述第三信号带之间；采用金丝键合工艺将所述第二键合线连接在所述第一接地带以及所述第四接地带之间；采用金丝键合工艺将所述第三键合线连接在所述第二接地带以及所述第三接地带之间。

本申请实施例的一种光器件集成的电路结构以及装配方法通过设置第一键合线、第二键合线以及第三键合线，第一键合线、第二键合线以及第三键合线均采用金丝键合工艺，第一键合线连接在第一信号带以及第三信号带之间。第二键合线连接在第一接地带以及第四接地带之间。第三键合线连接在第二接地带以及第三接地带之间，将第二键合线与第三键合线交叉形成位于第一键合线上方的交叉点S，从而将彼此平行的金丝设置为立体结构。第二键合线与第三键合线可以从上方接近第一键合线，使得两者的距离更近，从而降低第二键合线、第三键合线、第一键合线处的阻抗，使其能达到或者接近欧姆，进而使得电路结构的阻抗连续性好。

附图说明

图1为本申请一实施例的电路结构的的示意图；

图2为本申请另一实施例的电路结构的示意图；

图3为图2的电路结构的俯视图；

图4为图3的A-A视图；

图5为图3的B向视图；

图6为本申请又一实施例的电路结构的示意图；

图7为本申请再一实施例的电路结构的示意图；

图8为图7的电路结构的俯视图；

图9为图8的C-C视图；

图10为图8的D向视图；

图11为图2中的电路结构仿真之后的一种效果图；

图12为图2中的电路结构仿真之后的另一种效果图；

图13为图2中的电路结构仿真之后的再一种效果图；

图14为图7中的电路结构仿真之后的一种效果图；

图15为图7中的电路结构仿真之后的另一种效果图；

图16为图7中的电路结构仿真之后的再一种效果图；

图17为相关技术中的光器件集成的电路结构的一种实施例；

图18为相关技术中的光器件集成的电路结构的另一种实施例。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的技术特征可以相互组合，具体实施方式中的详细描述应理解为本申请的解释说明，不应视为对本申请的不当限制。

在本申请实施例的描述中，“上”、“下”、“左”、“右”、“前”、“后”方位或位置关系为基于附图2所示的方位或位置关系，需要理解的是，这些方位术语仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

如图1至图16所示，一种光器件集成的电路结构，包括：第一共面波导单元100、与第一共面波导单元100间隔设置的第二共面波导单元200、第一键合线310、第二键合线320以及第三键合线330。第一共面波导单元100与第二共面波导单元200之间的间隙范围为50～100μm。

第一共面波导单元100包括从左到右依次设置的第一接地带110、第一信号带120以及第二接地带140。第二共面波导单元200包括从左到右依次设置的第三接地带210、第三信号带220以及第四接地带240。

第一共面波导单元100与第二共面波导单元200本身都是采用共面波导传输，信号电流与地回路电流处于同一平面，实现输入与输出；对于共面波导传输而言，第一共面波导单元100与第二共面波导单元200之间的间隙会切断地平面电流回路，引起内谐振，影响传输性能，因此在第一共面波导单元100与第二共面波导单元200之间需要通过第一键合线310、第二键合线320以及第三键合线330进行连接；其中，第一键合线310、第二键合线320以及第三键合线330均采用金丝键合工艺，第一键合线310连接在第一信号带120以及第三信号带220之间。第二键合线320连接在第一接地带110以及第四接地带240之间。第三键合线330连接在第二接地带140以及第三接地带210之间；由此，通过第一键合线310、第二键合线320以及第三键合线330实现第一共面波导单元100与第二共面波导单元200之间的信号的优良传输，避免了传统的单纯共面波导结构的限制。

相关技术中，参考图17，在PD(Photodetector光电探测器)芯片与PCB板的连接结构中，PD芯片的输出结构一般为GSG PAD结构，方便进行在片测试。GSG(Ground SignalGround，地-信号-地)PAD(引脚)结构本质上相当于一段很短的共面波导，由于PCB板与PD芯片不可避免的会有一个间隙，该缝隙会切断传统的微带金丝连接结构的地平面电流，导致传输性能恶化，因此需要通过键合线310’、320’、330’分别连接共面波导单元100’、200’的接地带110’、210’；共面波导单元100’、200’的信号带120’、220’；共面波导单元100’、200’的接地带140’、210’；从而实现PD芯片与PCB共面波导之间互连，完成信号的传输。但是该种设计在实践过程中虽然实现了信号传输，但是金丝键合处的阻抗过大，阻抗不连续，造成阻抗的失配，导致严重的回波损耗，使得传输效果不佳。

本申请实施例中，将第二键合线320与第三键合线330交叉形成位于第一键合线310上方的交叉点S，从而将彼此平行的金丝设置为立体结构。第二键合线320与第三键合线330可以从上方接近第一键合线310，使得两者的距离E、F可以选择为更短的数值，从而降低第二键合线320、第三键合线330、第一键合线310处的阻抗，使其能达到或者接近50欧姆，进而使得电路结构的阻抗连续性好。

需要清楚的是，金丝键合处的阻抗的大小与金丝的直径、介质以及金丝之间的距离相关，而在相关结构中，受限于PAD的大小与间距(通常是有固定规格)，因此很难对金丝的间距做出设计与改变，而改变金丝的直径与数量受限于空间不可能无限的增大，且键合金丝成本高昂。

在本申请各实施例中，本处的交叉点S是指的沿竖直方向，第二键合线320与第三键合线330从上向下投影所形成的交点，而第二键合线320与第三键合线330不接触，第二键合线320与第三键合线330在交叉点S为间隙设置，也即是两者之间从水平方向观察是一上一下保持一定间隙，交叉点S到第一键合线310的距离可以理解为第二键合线320与第三键合线330中相对较低的一个到第一键合线310的中心距离。例如在图4中，交叉点S到第一键合线310的距离，即可理解为第二键合线320与第一键合线310的中心距离E；例如在图9中，交叉点S到第一键合线310的距离，即可理解为第三键合线330与第一键合线310的中心距离F。通过合理的设计第一键合线310、第二键合线320以及第三键合线330的拱起高度，即可确定交叉点S到第一键合线310的距离，通常可将交叉点S距离第一键合线310的范围可设置为1～50μm；进而获得合适的阻抗，以保证阻抗的连续性。

一实施例中，如图2、图3、图7和图8所示，电路结构包括两条第一键合线310，两条第一键合线310并排连接在第一信号带120以及第三信号带220之间，从而获得较低的阻抗，以改善第二键合线320、第三键合线330、第一键合线310处的阻抗连续性。

第一键合线310的数量可根据设计需要进行调整改变，数量增多以后即相当于变相的加大了第一键合线310的直径。受限于空间，第一键合线310、第二键合线320、第三键合线330的直径范围为15～80μm，通常可选择25μm，通常，第一键合线310、第二键合线320与第三键合线330的直径相等。

一实施例中，如图2、图3、图7和图8所示，电路结构包括连接在第一接地带110以及第三接地带210之间的第四键合线340。电路结构包括连接在第二接地带140以及第四接地带240之间的第五键合线350。

第四键合线340以及第五键合线350均为金丝键合工艺，第四键合线340以及第五键合线350的数量可以为一条、两条或者更多，其直径也可以根据需要选择合适数值，具体以设计为准。

通过第二键合线320与第三键合线330交叉设置在传输信号的第一键合线310上方，第四键合线340与第五键合线350分别设置在其两侧，实现笼式结构，减小了物理线距，从而获得较低的阻抗，以改善该处的阻抗连续性，减少回波损耗。此外，由于是半包围形式的笼式结构，第二键合线320、第三键合线330、第四键合线340与第五键合线350还可以再一定程度上减小微波向空间的辐射损耗泄露，获得更好的传输效果。

为了对本实施例进行效果解读，对本方案进行了高速信号仿真，其仿真对比了：如图2中采用第二键合线320与第三键合线330交叉形成位于第一键合线310上方的本申请实施例；以及如图17相关技术中，键合线无交叉的情况，得到如图11至图13的S11、S21、TDR的仿真结果，其中，横轴频率代表传输的信号的频率，纵轴dB定义为回波损耗，即输出信号和输入信号强度的比值，S11、S21为散射矩阵中的散射参量，其中，S11和回波损耗相关，S21和传输系数相关，TDR为时域反射技术计算得出的各个时间(位置)所对应的阻抗，也即是反应了阻抗连续性，从仿真结果来看，采用本申请实施例的结构，可优化阻抗的匹配度，降低阻抗的不连续性，降低S11，提高S21，减小损耗。

一实施例中，如图6至图10所示，第一共面波导单元100包括设置在第一信号带120与第二接地带140之间的第二信号带130。第二共面波导单元200包括设置在第三信号带220与第四接地带240之间的第四信号带230。

电路结构包括连接第二信号带130与第四信号带230的第六键合线360，

TIA(trans-impedance amplifier跨阻放大器)芯片的输出结构通常为GSSD(Ground Signal Signal Ground，地-信号-信号-地)结构，即当TIA芯片与PCB板采用上述电路结构时会出现两条信号带用以传输信号；其中，第一信号带120以及第三信号带220之间通过第一键合线310传输信号，第三信号带220与第四接地带240之间通过第四信号带230传输信号，第六键合线360采用金丝键合工艺，同样的，第六键合线360的数量可为一条、两条或者更多，第六键合线360的直径范围为15～80μm，通常可选择25μm。

交叉点S位于第六键合线360上方，通过第二键合线320与第三键合线330交叉设置在传输信号的第六键合线360上方，第四键合线340与第五键合线350分别设置在其两侧，实现笼式结构，减小了物理线距，通常可将交叉点S距离第六键合线360的范围设置为1～20μm；以获得合适的阻抗，以保证阻抗的连续性。

需要注意的是，交叉点S位于第一键合线310、第六键合线360上方，交叉点S并不一定是正上方，可以是稍微偏移一点，只要确保第二键合线320与第三键合线330相对于第一键合线310、第六键合线360在上方，以实现线距的减少即可，具体以设计为准。

参考图18，芯片与PCB板的连接结构，键合线320’、310’、360’、330’分别连接共面波导单元100’、200’的接地带110’、210’；共面波导单元100’、200’的信号带120’、220’；共面波导单元100’、200’的信号带130’、230’；共面波导单元100’、200’的接地带140’、240’；从而完成信号的传输。

为了对本实施例进行效果解读，对本方案进行了高速信号仿真，其仿真对比了：如图2中采用第二键合线320与第三键合线330交叉形成位于第一键合线310上方的本申请实施例；以及如图18相关技术中，键合线无交叉的情况，得到如图14至图16的S11、S21、TDR的仿真结果，从仿真结果来看，采用本申请实施例的结构，可优化阻抗的匹配度，降低阻抗的不连续性，降低S11，提高S21，减小损耗。

一实施例中，如图5和图10所示，第一共面波导单元100与第二共面波导单元200之间填充有介质层400；介质层400可为环氧树脂、高分子胶层或者丙烯酸酯胶层；通过使用介质层400填充在第一共面波导单元100与第二共面波导单元200之间并将键合线包裹，从而降低阻抗，保证阻抗的连续性。本处的键合线泛指，第二键合线320、第三键合线330、第一键合线310、第四键合线340、第五键合线350以及第六键合线360的一个或者多个。

一实施例中，第一共面波导单元100为芯片组件，芯片组件包括第一芯片以及设置在芯片底部的载体。载体具有比较高的导热系数，能对第一芯片进行良好的散热；载体的热膨胀系数通常与第一芯片的热膨胀系数比较接近，以防止第一芯片在热胀冷缩的过程中被另一侧PCB下的腔体拉裂；三是通过设计合适的载体厚度对芯片垫高，使得第一芯片的上表面能够与PCB的上表面基本持平。但载体的引入不可避免会在载体和腔体之间会形成一个间隙，该间隙会切断传统的微带金丝互连结构的地平面电流，因此需要在该处增加金丝键合来传输信号。

第一芯片的输入输出为GSG PAD结构，则第一接地带110、第一信号带120以及第二接地带140分别为第一芯片的第一接地引脚、第一信号引脚以及第二接地引脚。

第一芯片的输入输出若为GSGG PAD结构，则第一接地带110、第一信号带120、第二信号带130以及第二接地带140分别为第一芯片的第一接地引脚、第一信号引脚、第二信号引脚以及第二接地引脚。

第二共面波导单元200可为PCB板共面波导，其上可设置有与功能相关的元器件，PCB板上的引线分别对应第三接地带210、第三信号带220、第四信号带130以及第四接地带240，用以传输信号。

第二共面波导单元200也可为包括第二芯片以及载体的芯片组件；

第二芯片的输入输出为GSG PAD结构，则第三接地带210、第三信号带220以及第四接地带240分别为第二芯片的第三接地引脚、第三信号引脚以及第四接地引脚。

第一芯片的输入输出若为GSGG PAD结构，则第三接地带210、第三信号带220、第四信号带130以及第四接地带240分别为芯片的第三接地引脚、第三信号引脚、第四信号引脚以及第四接地引脚。

一种装配方法，用于装配上述的电路结构，包括：

S10、采用金丝键合工艺将第一键合线310连接在第一信号带120以及第三信号带220之间；

S20、采用金丝键合工艺将第二键合线320连接在第一接地带110以及第四接地带240之间；

S30、采用金丝键合工艺将第三键合线330连接在第二接地带140以及第三接地带210之间。

本申请提供的各个实施例/实施方式在不产生矛盾的情况下可以相互组合。

以上所述仅为本申请的较佳实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种光器件集成的电路结构，其特征在于，包括：

第一共面波导单元(100)，所述第一共面波导单元(100)包括从左到右依次设置的第一接地带(110)、第一信号带(120)以及第二接地带(140)；

与所述第一共面波导单元(100)间隔设置的第二共面波导单元(200)，所述第二共面波导单元(200)包括从左到右依次设置的第三接地带(210)、第三信号带(220)以及第四接地带(240)；

第一键合线(310)，连接在所述第一信号带(120)以及所述第三信号带(220)之间；

第二键合线(320)，连接在所述第一接地带(110)以及所述第四接地带(240)之间；

以及第三键合线(330)，连接在所述第二接地带(140)以及所述第三接地带(210)之间；

所述第二键合线(320)与所述第三键合线(330)交叉形成位于所述第一键合线(310)上方的交叉点S，所述第二键合线(320)与所述第三键合线(330)在交叉点S为间隙设置，所述交叉点S距离所述第一键合线(310)的范围为1～20μm。

2.根据权利要求1所述的电路结构，其特征在于，所述电路结构包括两条所述第一键合线(310)，两条所述第一键合线(310)并排连接在所述第一信号带(120)以及所述第三信号带(220)之间。

3.根据权利要求1所述的电路结构，其特征在于，所述电路结构包括连接在所述第一接地带(110)以及所述第三接地带(210)之间的第四键合线(340)；和/或，

所述电路结构包括连接在所述第二接地带(140)以及所述第四接地带(240)之间的第五键合线(350)。

4.根据权利要求1所述的电路结构，其特征在于，所述第一共面波导单元(100)包括设置在所述第一信号带(120)与所述第二接地带(140)之间的第二信号带(130)；

所述第二共面波导单元(200)包括设置在所述第三信号带(220)与所述第四接地带(240)之间的第四信号带(230)；

所述电路结构包括连接所述第二信号带(130)与所述第四信号带(230)的第六键合线(360)，所述交叉点S位于所述第六键合线(360)上方。

5.根据权利要求1所述的电路结构，其特征在于，所述第二键合线(320)与所述第三键合线(330)的直径相等。

6.根据权利要求1至5任一项所述的电路结构，其特征在于，所述第一共面波导单元(100)与所述第二共面波导单元(200)之间填充有介质层(400)。

7.根据权利要求6所述的电路结构，其特征在于，所述介质层(400)为环氧树脂、高分子胶层或者丙烯酸酯胶层。

8.根据权利要求1至5任一项所述的电路结构，其特征在于，所述第一共面波导单元(100)为包括第一芯片的芯片组件，所述第一接地带(110)、所述第一信号带(120)以及所述第二接地带(140)分别为第一芯片的第一接地引脚、第一信号引脚以及第二接地引脚。

9.根据权利要求1至5任一项所述的电路结构，其特征在于，所述第二共面波导单元(200)为PCB板共面波导，所述第三接地带(210)、所述第三信号带(220)以及所述第四接地带(240)分别为PCB板上的引线；

或，所述第二共面波导单元(200)为包括第二芯片的芯片组件，所述第三接地带(210)、所述第三信号带(220)以及所述第四接地带(240)分别为芯片的第三接地引脚、第三信号引脚以及第四接地引脚。

10.一种装配方法，用于装配如权利要求1至9任一项所述的电路结构，其特征在于，包括：

采用金丝键合工艺将所述第一键合线(310)连接在所述第一信号带(120)以及所述第三信号带(220)之间；

采用金丝键合工艺将所述第二键合线(320)连接在所述第一接地带(110)以及所述第四接地带(240)之间；

采用金丝键合工艺将所述第三键合线(330)连接在所述第二接地带(140)以及所述第三接地带(210)之间。

Images