CN109300866A - 一种降低电磁干扰的装置 - Google Patents

一种降低电磁干扰的装置 Download PDF

Info

Publication number
CN109300866A
CN109300866A CN201811388101.5A CN201811388101A CN109300866A CN 109300866 A CN109300866 A CN 109300866A CN 201811388101 A CN201811388101 A CN 201811388101A CN 109300866 A CN109300866 A CN 109300866A
Authority
CN
China
Prior art keywords
bonding line
signal wire
slide holder
bonding
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811388101.5A
Other languages
English (en)
Other versions
CN109300866B (zh
Inventor
孙海燕
黄守坤
赵继聪
黄静
孙玲
方家恩
彭弘
彭一弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Xinrui Technology Co ltd
Original Assignee
Chengdu Core Technology Co Ltd
Nantong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Core Technology Co Ltd, Nantong University filed Critical Chengdu Core Technology Co Ltd
Priority to CN201811388101.5A priority Critical patent/CN109300866B/zh
Priority claimed from CN201811388101.5A external-priority patent/CN109300866B/zh
Publication of CN109300866A publication Critical patent/CN109300866A/zh
Application granted granted Critical
Publication of CN109300866B publication Critical patent/CN109300866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明一种降低电磁干扰的装置，包括具有上表面并具有接地平面的载片台；跨越至少部分载片台的信号线；以及屏蔽键合线阵列，屏蔽键合线阵列包括多道键合线，至少部分键合线端部耦接于载片台的接地平面并位于信号线的一侧，另有至少部分键合线端部耦接于载片台的接地平面并位于信号线的另一侧；耦接于载片台的接地平面并位于信号线的一侧的端部与耦接于载片台的接地平面并位于信号线的另一侧的端部通过屏蔽键合线阵列的至少部分键合线连接屏蔽键合线阵列跨越信号线的至少一部分。本发明提供具备屏蔽阵列结构的降低电磁干扰的装置，提高芯片封装整体的电磁兼容性能指标。具有与现有工艺兼容，制作成本低且易实现；适用性广，可灵活应用于各种键合线封装。

Description

一种降低电磁干扰的装置
技术领域
本发明涉及到半导体技术领域，具体涉及一种用于降低方形扁平无引脚封装(QFN：QuadFlat No-lead Package)电磁干扰(EMI：Electromagnetic Interference)的屏蔽键合线阵列(BWA：BondWireArray)结构，可用于指导半导体芯片封装抑制EMI，提高封装的电磁可靠性。
背景技术
随着半导体技术的持续发展，集成电路(IC：integrated circuit)的时钟频率、复杂度不断提高，噪声容限、功耗和特征尺寸不断降低，其封装模块的电磁兼容(简称EMC：Electromagnetic Compatibility)问题日益突出，EMI已成为高频IC封装设计中一个不可忽视的影响因素。为提高封装后的IC在系统应用中的可靠性，其封装的EMC特性预测仿真以及如何降低其产生的EMI将成为IC封装中极为重要的一环。
以12引脚QFN的封装体模型(不含芯片部分)作为示例进行EMC研究。其结构如图1a所示，其包括塑封体001、载片台003、12引脚002、跨接5号引脚和11号引脚的待研究信号线005以及连接其余引脚和载片台的键合线004，以下简称“参照例模型”)。
图1b和图1c分别显示了不含塑封体的参照例模型的俯视图和正视图，图中注明了一些重要结构的二维平面几何尺寸参数。
表1记录了封装模型的垂直尺寸参数
基于上述模型参数，并以塑封体的尺寸为2.084mm(长)×2.084mm(宽)×0.75mm(高)的介质环境，采用ANSYS HFSS软件进行封装建模，在待研究信号线引脚两端分别设置端口(Port1与Port2)。当信号能量从Port1端口进入，经过待研究信号线传递到Port2端口时，由于阻抗失配等因素的影响，信号能量会对外产生一定的EMI能量。这些辐射能量将会耦接到封装体内其他结构部件以及封装体外部其他电路系统中，并对它们造成一定的影响，最终会影响到芯片封装的整体性能。
基于上述参照例模型结构，首先对该模型进行宽频范围的扫描仿真(扫描范围：0-50GHz，步长：0.05GHz)，图2给出了正向传输增益S21的仿真结果示例。
在上述S21结果中可以得知，该参照例模型结构的最大谐振点发生在m1(38.55GHz，-14.6756dB)处，因此，选取38.55GHz作为下一步研究该结构EMC的频率点，图3和图4分别给出了38.55GHz频率处该结构远场辐射以及近场辐射结果示例。
从图3与图4结果可知，近场辐射最大方向值为21.94V/m，3m远处远场辐射最大方向值为344.08mV。
发明内容
为解决上述技术问题中的一个或者多个，本发明提供一种降低电磁干扰的装置。
本发明一种降低电磁干扰的装置，包括：
载片台，具有上表面，并具有接地平面；
信号线，跨越至少部分载片台；以及
屏蔽键合线阵列，包括多道键合线，至少部分键合线端部耦接于载片台的接地平面并位于信号线的一侧，另有至少部分键合线端部耦接于载片台的接地平面并位于信号线的另一侧；
耦接于载片台的接地平面并位于信号线的一侧的端部与耦接于载片台的接地平面并位于信号线的另一侧的端部通过屏蔽键合线阵列的至少部分键合线连接；
屏蔽键合线阵列跨越信号线的至少一部分。
本发明提供具备屏蔽阵列结构的降低电磁干扰的装置。当信号能量通过封装内信号线进行传输时，由于该结构的存在，向外辐射的能量一部分将会被此结构所吸收，从而降低产生的电磁辐射能量对其他结构所造成的EMI影响，提高芯片封装整体的EMC性能指标。具有与现有工艺兼容，制作成本低且易实现；适用性广，可灵活应用于各种键合线封装。
在一些实施方式中，屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的一侧的部分键合线的端部的数量为多个，多个部分键合线的端部线性分布于信号线的一侧；
屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的另一侧的部分键合线的端部的数量为多个，多个部分键合线的端部线性分布于信号线的另一侧。
在一些实施方式中，屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的一侧的部分键合线的端部的数量为多个，多个部分键合线的端部单线分布于信号线的一侧；
屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的另一侧的部分键合线的端部的数量为多个，多个部分键合线的端部单线分布于信号线的另一侧。
在一些实施方式中，屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的一侧的部分键合线的端部的数量为多个，多个部分键合线的端部多线分布于信号线的一侧；
屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的另一侧的部分键合线的端部的数量为多个，多个部分键合线的端部多线分布于信号线的另一侧。
作为键合线的端部与载片台接触点的分布方式，本申请优选线性分布，并进一步提出是单线分布，双线乃至多线分布的优先分布方式。
在一些实施方式中，屏蔽键合线阵列包括并排设置的多道键合线，各键合线两端分别跨接在待研究信号线两侧。
在一些实施方式中，屏蔽键合线阵列包括多道键合线，各键合线两端均分别跨接在待研究信号线两侧，至少部分键合线在载片台上的投影与其他至少部分键合线在载片台上的投影相交。
在一些实施方式中，屏蔽键合线阵列包括多组键合线，各组键合线包括二键合线，二键合线的两端均分别跨接在待研究信号线两侧，二键合线在载片台上的投影相交设置。
作为屏蔽键合线阵列的空间结构，本申请提供空间平行分布、空间交错分布的示例性方案。并将这些与触点状况作为结合，提出多种屏蔽键合线阵列，并基于其提出多种降低电磁干扰的装置，并给出了仿真验证结果。
在一些实施方式中，载片台选自引线框架、电路板、基板或再分布层。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1a为参照例模型结构的立体结构示意图；
图1b为参照例模型结构的俯视图；
图1c为参照例模型结构的正视图；
图2为参照例模型结构的正向传输增益S21；
图3为参照例模型结构的辐射场分布近场辐射；
图4为参照例模型结构的辐射场分布的远场辐射；
图5a为BWA的触点单线空间平行分布键合线阵列结构的结构示意图；
图5b为BWA的触点单线空间交错分布键合线阵列结构的结构示意图；
图5c为BWA的触点双线空间网状分布键合线阵列结构的结构示意图；
图6a为平行单跨模型结构示意图；
图6b为不含塑封体的平行单跨模型结构的俯视图；
图6c为不含塑封体的平行单跨模型结构的侧视图；
图7a为平行单跨模型结构的辐射场分布的近场辐射；
图7b为平行单跨模型结构的辐射场分布的远场辐射；
图8a为交错单跨模型的结构示意图；
图8b为不含塑封体交叉模型交错单跨模型的俯视图；
图8c为不含塑封体交叉模型交错单跨模型的正视图；
图9a为交错单跨模型的辐射场分布的近场辐射；
图9b为交错单跨模型的辐射场分布的远场辐射；
图10a为网状多跨模型结构示意图；
图10b为不含塑封体的网状多跨模型的俯视图；
图10c为不含塑封体的网状多跨模型的侧视图；
图11a为网状模型结构的辐射场分布的近场辐射；
图11b为网状模型结构的辐射场分布的远场辐射；
图12为QFN12模型；
图13为采用触点单线空间平行分布键合线阵列结构形式的BWA结构的QFN12模型；
图14为采用触点单线空间交错分布键合线阵列结构形式的BWA结构的QFN12模型。
具体实施方式
下面将结合本发明实施例中的附图，对发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出了一种降低电磁干扰的装置，包括：
载片台，具有上表面，并具有接地平面；
信号线，跨越至少部分载片台；以及
屏蔽键合线阵列，包括多道键合线，至少部分键合线端部耦接于载片台的接地平面并位于信号线的一侧，另有至少部分键合线端部耦接于载片台的接地平面并位于信号线的另一侧；
耦接于载片台的接地平面并位于信号线的一侧的端部与耦接于载片台的接地平面并位于信号线的另一侧的端部通过屏蔽键合线阵列的至少部分键合线连接；
屏蔽键合线阵列跨越信号线的至少一部分。
屏蔽键合线阵列(BondWireArray，以下简称BWA)是通过一定排列方式具有高密度、细间距跨接于信号线两侧形成的键合线阵列。
BWA结构不具有电气特性，不参与信号能量传输，仅作为一种能降低芯片封装EMI的屏蔽阵列结构。将此BWA结构置于封装体内部，用于跨接在信号线两侧。当信号能量通过封装内信号线进行传输时，由于BWA结构的存在，向外辐射的能量一部分将会被此结构所吸收，从而降低产生的电磁辐射能量对其他结构所造成的EMI影响，提高芯片封装整体的EMC性能指标。
本发明提供的BWA结构与现有工艺兼容，制作成本低且易实现；适用性广，可灵活应用于各种键合线封装。
优选的，本发明提供一种降低电磁干扰的装置，
屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的一侧的部分键合线的端部的数量为多个，多个部分键合线的端部线性分布于信号线的一侧；
屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的另一侧的部分键合线的端部的数量为多个，多个部分键合线的端部线性分布于信号线的另一侧。
作为键合线的端部与载片台接触点(以下简称：触点)线性分布的实施方式，可以是单线分布，也可以是双线乃至多线分布，本申请各实施例采用各线型均匀分布。
优选的，本发明提供一种降低电磁干扰的装置，屏蔽键合线阵列包括并排设置的多道键合线，各键合线两端分别跨接在待研究信号线两侧。
作为一种实施例，并排设置的多道键合线优选为多道键合线空间上平行分布的位置关系(以下简称“空间平行分布”)。在该优选方案的基础上结合上述触点单线分布的附加技术方案，如图5a所示，本发明示例性提供触点单线空间平行分布键合线阵列结构的BWA结构。
作为一种实施例，屏蔽键合线阵列可以是包括多道键合线，各键合线两端均分别跨接在待研究信号线两侧，至少部分键合线在载片台上的投影与其他至少部分键合线在所述载片台上的投影相交(以下简称：空间交错分布)。
作为空间交错分布的更具体的一个实施例，屏蔽键合线阵列包括多组键合线，各组键合线包括二键合线，二键合线的两端均分别跨接在待研究信号线两侧，二键合线在载片台上的投影相交设置。在该实施例基础上结合触点单线分布的附加技术方案，如图5b所示，本发明示例性提供触点单线空间交错分布键合线阵列结构的BWA结构。
作为空间交错分布的更具体，一键合线与其他键合线在所述载片台上投影的相交点数量在2以上，并结合触点双线分布的附件技术方案，本发明示例性提供触点双线空间网状分布键合线阵列结构的BWA结构。
更具体的，如图5c所示，触点双线空间网状分布键合线阵列结构包括多道键合线，各键合线两端均分别跨接在待研究信号线两侧，至少部分键合线在载片台上的投影与其他至少部分键合线在载片台上的投影相交，一键合线与其他键合线在载片台上投影的相交点数量为2，BWA结构的两侧端部为多线分布，即，BWA结构的多道键合线的部分端部在信号线的一侧呈一线性分布，另多道键合线的部分端部在信号线的一侧呈另一线性分布；另一侧也如是，即BWA结构的多道键合线的部分端部在信号线的另一侧呈一线性分布，另多道键合线的部分端部在信号线的另一侧呈另一线性分布。进一步，本发明提供的一种降低电磁干扰的装置，对构成BWA结构的多道键合线的内在结构关系不具有过多限制。
现将上述BWA结构的三种示例性结构应用于背景技术提出的参照例模型，分别对应命名为平行单跨模型、交错单跨模型及网状多跨模型，并进行仿真对比验证，本申请采用设计与分析工具为ANSYS公司的全波三维电磁仿真软件HFSS，研究本申请提供的BWA结构对EMI的抑制作用。在验证试验中采用示例的BWA结构，其材料、尺寸参数以及排列方式可根据具体应用进行相应的调整，不对保护范围具有限制。
本申请重点采用引线框架作为载片台验证上述装置的功用，当然，在本领域技术人员认知内，载片台还可以选用电路板、基板或再分布层等其他电路载片台。
平行单跨模型
如图6a所示，该结构具有a1～a13共13个阵列单元，依次并排跨接在待研究信号线两侧，两端与载片台相连接，图6b、图6c分别显示了不含塑封体的平行单跨模型结构的俯视图和正视图，示例性采用跨接宽度W＝0.212mm，跨接高度H＝0.2mm(H低于塑封体上表面高度)，跨接间隔L＝0.1mm，BWA结构键合线与载片台的触点线性分布，BWA结构键合线直径R＝0.025mm，使用材料为铜。
基于上述平行单跨模型，对此进行同参照例模型结构相同的频率扫描仿真，在38.55GHz处S21增加为-1.8974dB；同样选取38.55GHz作为研究EMC的频率点，图7a和图7b分别给出了38.55GHz频率处该结构远场辐射以及近场辐射结果示例。
可见，该结构近场辐射最大方向值为12.43V/m，3m远处远场辐射最大方向值为188.43mV。
交错单跨模型
如图8a所示，示例性地，该结构由a1～a7与b1～b7两组共14个阵列单元交叉组合构成，依次交叉跨接在待研究信号线两侧，两端与载片台相连接，图8b、8c分别显示了不含塑封体的交错单跨模型的俯视图和正视图，从图中可知，交错单跨模型跨接宽度W1＝W2＝0.468mm，a结构跨接高度H2＝0.2mm，b结构跨接高度H1＝0.17mm(H1、H2低于塑封体上表面高度)，不同高度结构跨接间隔L1＝0.1mm，相同高度结构跨接间隔L2＝0.2mm，BWA结构键合线单元直径R＝0.025mm，a、b结构与载片台的触点均线性分布，a、b结构的分布线相同位置设置，使用材料为铜。
基于上述交错单跨模型，对此进行同参照例模型结构相同的频率扫描仿真，在38.55GHz处S21增加为-5.0099dB；同样选取38.55GHz作为研究EMC的频率点，图9a和图9b分别给出了38.55GHz频率处该结构远场辐射以及近场辐射结果示例。
从图9a与图9b结果可知，该结构塑封体上表面电场分布最大值为9.3179E+02V/m，近场辐射最大方向值为14.81V/m，3m远处远场辐射最大方向值为263.07mV。
网状多跨模型
如图10a所示，示例性地，该结构由a1～a13与b1～b13两组共26个阵列单元组合构成，b1～b13跨接在靠近待研究信号线两端，a1～a13跨接在远离待研究信号线两端，共同交错形成网状，两端与载片台相连接。图10b、图10c分别显示了不含塑封体的网状多跨模型的俯视图和正视图，a结构跨接宽度W1＝0.51mm，b结构跨接宽度W2＝0.31mm，a结构跨接高度H2＝0.25mm，b结构跨接高度H1＝0.2mm(H1、H2低于塑封体上表面高度)，b结构跨接于a结构的内侧，a、b结构跨接间隔L1＝L2＝0.1mm，a、b结构与载片台的触点均线性分布，b结构的分布线位于a结构分布线朝向待研究信号线的一侧，BWA结构键合线直径R＝0.025mm，使用材料为铜。
基于上述网状多跨模型，对此进行同参照例模型结构相同的频率扫描仿真，在38.55GHz处S21增加为-1.9622dB；同样选取38.55GHz作为研究EMC的频率点，图11a和图11b分别给出了38.55GHz频率处该结构远场辐射以及近场辐射结果示例。结果可知，该结构近场辐射最大方向值为11.79V/m，3m远处远场辐射最大方向值为169.60mV。在对参照例模型结构中应用三种示例性的BWA模型结构并分别在相同条件下进行了0-50GHz宽频率范围的扫描仿真以及最大谐振频率38.55GHz下的EMC辐射仿真。
表2记录了参照例模型与三示例性BWA结构的模型的仿真数据对比。
表2参照例模型与三示例性BWA结构的模型仿真数据对比
从表2中可以得知，相对于参照例模型结构，平行单跨模型近场辐射为原来的56.655％，3m远场辐射为原来的54.763％；交错单跨模型结构近场辐射为原来的67.502％，3m远场辐射为原来的76.456％；网状单跨模型近场辐射为原来的53.737％，3m远场辐射为原来的49.291％；
综上所述，本发明提出的BWA结构能够显著降低封装模型的EMI，提高了封装模型的EMC性能指标。同时，本发明也可以用于指导其他半导体芯片封装进行EMI的抑制。
本发明对BWA结构至少提出了包括触点单线空间平行分布键合线阵列结构、触点单线空间交错分布键合线阵列结构、触点双线空间网状分布键合线阵列结构并对上述列举的三种模型结构进行EMC分析，EMC抑制效显著。
当然，本发明提供的BWA结构远不限于上述三种结构。具体应用仍以QFN12封装为例，如图12所示，封装结构中键合线(Bond wire)实现芯片与引脚之间的连接，然后引脚直接与外部印制电路板(PCB：Printed Circuit Board)焊盘进行连接，实现芯片与其他电子元件的物理和电气连接。
图13与图14分别呈现了触点单线空间平行分布键合线阵列结构的BWA结构和触点单线空间交错分布键合线阵列结构的BWA结构在QFN12封装中的具体应用场景示例。当然，载片台还可以选用电路板、基板或再分布层等其他电路载片台。
以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (8)

1.一种降低电磁干扰的装置，其特征在于，包括：
载片台，具有上表面，并具有接地平面；
信号线，跨越至少部分载片台；以及
屏蔽键合线阵列，包括多道键合线，至少部分键合线端部耦接于载片台的接地平面并位于信号线的一侧，另有至少部分键合线端部耦接于载片台的接地平面并位于信号线的另一侧；
耦接于载片台的接地平面并位于信号线的一侧的端部与耦接于载片台的接地平面并位于信号线的另一侧的端部通过所述屏蔽键合线阵列的至少部分键合线连接；
所述屏蔽键合线阵列跨越信号线的至少一部分。
2.根据权利要求1所述的一种降低电磁干扰的装置，其特征在于，
所述屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的一侧的部分键合线的端部的数量为多个，多个部分键合线的端部线性分布于信号线的一侧；
所述屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的另一侧的部分键合线的端部的数量为多个，多个部分键合线的端部线性分布于信号线的另一侧。
3.根据权利要求2所述的一种降低电磁干扰的装置，其特征在于，
所述屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的一侧的部分键合线的端部的数量为多个，多个部分键合线的端部单线分布于信号线的一侧；
所述屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的另一侧的部分键合线的端部的数量为多个，多个部分键合线的端部单线分布于信号线的另一侧。
4.根据权利要求2所述的一种降低电磁干扰的装置，其特征在于,
所述屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的一侧的部分键合线的端部的数量为多个，多个部分键合线的端部多线分布于信号线的一侧；
所述屏蔽键合线阵列中耦接于载片台的接地平面并位于信号线的另一侧的部分键合线的端部的数量为多个，多个部分键合线的端部多线分布于信号线的另一侧。
5.根据权利要求1～4任一项所述的一种降低电磁干扰的装置，其特征在于，
所述屏蔽键合线阵列包括并排设置的多道键合线，各所述键合线两端分别跨接在待研究信号线两侧。
6.根据权利要求1～4任一项所述的一种降低电磁干扰的装置，其特征在于，
所述屏蔽键合线阵列包括多道键合线，各所述键合线两端均分别跨接在待研究信号线两侧，至少部分键合线在所述载片台上的投影与其他至少部分键合线在所述载片台上的投影相交。
7.根据权利要求1～4任一项所述的一种降低电磁干扰的装置，其特征在于，
所述屏蔽键合线阵列包括多组键合线，各组键合线包括二键合线，所述二键合线的两端均分别跨接在待研究信号线两侧，二键合线在所述载片台上的投影相交设置。
8.根据权利要求1所述的一种降低电磁干扰的装置，其特征在于，所述载片台选自引线框架、电路板、基板或再分布层。
CN201811388101.5A 2018-11-21 一种降低电磁干扰的装置 Active CN109300866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811388101.5A CN109300866B (zh) 2018-11-21 一种降低电磁干扰的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811388101.5A CN109300866B (zh) 2018-11-21 一种降低电磁干扰的装置

Publications (2)

Publication Number Publication Date
CN109300866A true CN109300866A (zh) 2019-02-01
CN109300866B CN109300866B (zh) 2024-06-04

Family

ID=

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900144A (zh) * 2020-08-12 2020-11-06 深圳安捷丽新技术有限公司 高速互连的接地参考形状
CN111913257A (zh) * 2019-05-09 2020-11-10 苏州旭创科技有限公司 光学组件及具有其的光模块
CN112394255A (zh) * 2020-12-15 2021-02-23 广州广电计量检测股份有限公司 一种pcb板电磁辐射敏感度的测试方法
CN114019619A (zh) * 2021-10-26 2022-02-08 武汉光谷信息光电子创新中心有限公司 一种光器件集成的电路结构以及装配方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
US20080170379A1 (en) * 2007-01-12 2008-07-17 Suresh Basoor Optical Receiver Having Improved Shielding
CN102215448A (zh) * 2010-04-08 2011-10-12 北京卓锐微技术有限公司 可屏蔽电磁干扰的硅麦克风封装方法、封装体及电子装置
CN209016044U (zh) * 2018-11-21 2019-06-21 成都芯锐科技有限公司 一种降低电磁干扰的装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
US20080170379A1 (en) * 2007-01-12 2008-07-17 Suresh Basoor Optical Receiver Having Improved Shielding
CN102215448A (zh) * 2010-04-08 2011-10-12 北京卓锐微技术有限公司 可屏蔽电磁干扰的硅麦克风封装方法、封装体及电子装置
CN209016044U (zh) * 2018-11-21 2019-06-21 成都芯锐科技有限公司 一种降低电磁干扰的装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111913257A (zh) * 2019-05-09 2020-11-10 苏州旭创科技有限公司 光学组件及具有其的光模块
CN111900144A (zh) * 2020-08-12 2020-11-06 深圳安捷丽新技术有限公司 高速互连的接地参考形状
CN111900144B (zh) * 2020-08-12 2021-11-12 深圳安捷丽新技术有限公司 高速互连的接地参考形状
CN112394255A (zh) * 2020-12-15 2021-02-23 广州广电计量检测股份有限公司 一种pcb板电磁辐射敏感度的测试方法
CN114019619A (zh) * 2021-10-26 2022-02-08 武汉光谷信息光电子创新中心有限公司 一种光器件集成的电路结构以及装配方法

Similar Documents

Publication Publication Date Title
KR101776821B1 (ko) 기판 구조들을 이용하는 전자기 신호의 재지향
KR101774415B1 (ko) 적층형 메모리 패키지, 그의 제조 방법, 및 ic 패키지 기판의 핀아웃 설계
US5424492A (en) Optimal PCB routing methodology for high I/O density interconnect devices
US7550842B2 (en) Integrated circuit assembly
JP3758678B2 (ja) 高性能集積回路パッケージ
JPS61205001A (ja) 伝送線路
US20120086110A1 (en) Ic package
US20060208347A1 (en) Semiconductor device package
CN106935572A (zh) 改进在射频和毫米波产品中的bga封装隔离的方法
CN209016044U (zh) 一种降低电磁干扰的装置
EP1577947A1 (en) Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference
CN108352329A (zh) 用于减轻封装集成电路中的寄生耦合的方法和装置
CN101142676B (zh) 电子器件和载体基板
US8446735B2 (en) Semiconductor package
CN109300866A (zh) 一种降低电磁干扰的装置
CN218730939U (zh) 晶圆组件和层叠封装结构
CN106771405A (zh) 一种球栅阵列式集成电路接口适配器
KR101686140B1 (ko) 반도체 칩 패키지
US7071556B2 (en) Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
CN109300866B (zh) 一种降低电磁干扰的装置
JP3507300B2 (ja) Ｉｃパッケージ、プリント基板、ｉｃパッケージが実装されたプリント基板
CN116075036A (zh) 电路装置及其制造方法以及电路系统
CN113709971A (zh) 一种电路板及通讯设备
US20030123231A1 (en) Dual interposer packaging for high density interconnect
US7125743B2 (en) Method for reduction of electromagnetic interference in integrated circuit packages

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221212

Address after: No. 1707, Floor 17, Building 2, No. 530, Middle Section of Tianfu Avenue, Chengdu Hi tech Zone, China (Sichuan) Pilot Free Trade Zone, Chengdu 610041, Sichuan

Applicant after: CHENGDU XINRUI TECHNOLOGY CO.,LTD.

Address before: 226019 Jiangsu Province, Nantong City Chongchuan District sik Road No. 9

Applicant before: NANTONG University

Applicant before: CHENGDU XINRUI TECHNOLOGY CO.,LTD.

TA01 Transfer of patent application right
GR01 Patent grant