CN111900144B - 高速互连的接地参考形状 - Google Patents

高速互连的接地参考形状 Download PDF

Info

Publication number
CN111900144B
CN111900144B CN202010807452.6A CN202010807452A CN111900144B CN 111900144 B CN111900144 B CN 111900144B CN 202010807452 A CN202010807452 A CN 202010807452A CN 111900144 B CN111900144 B CN 111900144B
Authority
CN
China
Prior art keywords
substrate
ground
shape
signal
bond wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010807452.6A
Other languages
English (en)
Other versions
CN111900144A (zh
Inventor
康宽弘
范科伟
周官水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Anjilite New Technology Co ltd
Original Assignee
Shenzhen Anjili New Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Anjili New Technology Co ltd filed Critical Shenzhen Anjili New Technology Co ltd
Priority to CN202010807452.6A priority Critical patent/CN111900144B/zh
Publication of CN111900144A publication Critical patent/CN111900144A/zh
Application granted granted Critical
Publication of CN111900144B publication Critical patent/CN111900144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了用于使用键合线提供高速互连的装置和方法。根据本发明的各个方面，所提供的技术可以提供接地形状以将高速信号线与半导体组件中的基板屏蔽开。在示例性实施例中，提供了一种组件，该组件可以包括基板，附接至基板的半导体管芯，连接半导体管芯上的焊盘和基板上的键合手指的信号键合线以及基板上的接地形状以将信号线与基板屏蔽开。

Description

高速互连的接地参考形状
技术领域
本公开涉及高速连接，尤其涉及用于半导体封装的高速互连。
背景技术
对于半导体封装互连，缩短键合线（bonding wire）是通常用于处理高速信号的惯例。另一种方法是与高速信号平行地布设地线。但是，缩短键合线和铺设接地线不足以满足现代高速接口技术的要求，例如，16Gb/s或更高速率的PCIe Gen 4。处理诸如高速Ser/Des差分对之类的高速信号的传统方法是使用倒装芯片球栅阵列封装（FCBGA）。FCBGA可提供良好的阻抗控制和隔离，但与键合线互连相比，需要更高的封装/组装成本。
发明内容
存在持续需要改进的键合线互连。本公开的主题涉及使用键合线提供高速互连的装置和方法。根据本发明的各个方面，所提供的技术可以形成接地形状以将高速信号线与半导体组件中的基板屏蔽开。此外，所提供的技术可以形成梯形形状的接地形状，以在半导体组件中将高速信号线的各个差分对与基板屏蔽开，其中梯形形状在两个基底处均短接。
在示例性实施例中，提供了一种组件。该组件可以包括基板，附接到基板的半导体管芯，连接所述半导体管芯上的键合焊盘和所述基板上的键合手指的信号键合线，以及所述基板上的接地形状以将所述信号线与所述基板屏蔽开。
在另一个示例性实施例中，提供了一种组件。该组件可以包括：基板，附接到基板的半导体管芯，每条键合线连接所述半导体管芯上的相应的键合焊盘和所述基板上的相应的键合手指的一对键合线，以及所述基板上的接地形状以将所述一对键合线与所述基板屏蔽开。
在又一示例性实施例中，提供了一种用于制造半导体组件的方法。该方法可以包括：在基板上形成接地形状，以及用信号线键合所述基板上的半导体管芯，所述信号线连接所述半导体管芯上的键合焊盘和所述基板上的键合手指。所述接地形状可以从管芯覆盖区延伸到所述基板上的键合手指，并且所述信号线可以通过所述接地形状与所述基板屏蔽开。
附图简要说明
图1示意性地示出了根据本公开的一个实施例中的半导体组件的截面图。
图2示意性地示出了根据本公开的一个实施例中的半导体组件的一部分的截面图。
图3示意性地示出了根据本公开的一个实施例中的半导体组件的俯视图。
图4是根据本公开的实施例的用于制造半导体组件的过程的流程图。
具体实施方式
现在将参考附图详细描述根据本申请的具体实施例。为了一致性，各个图中的相同元件由相同的附图标记表示。
根据本公开的示例性实施例可以提供一种组件，该组件可以包括基板和附接到该基板的半导体管芯。该组件可以具有一条信号键合线，该信号键合线连接半导体管芯上的键合焊盘和基板上的键合手指，并且在基板上具有接地形状以将信号线与基板屏蔽开。根据本公开的另一示例性实施例可以提供一种组件，该组件可以包括：基板，附接到该基板的半导体管芯，每一条连接该半导体管芯上的相应的键合焊盘和该基板上的相应的键合手指的一对键合线，以及基板上的接地形状以将一对键合线与基板屏蔽开。
图1示意性地示出了根据本公开的一个实施例中的半导体组件100的截面图。半导体组件100可以包括管芯102、基板104、接地平面106、接地形状110、多个键合线108，多条键合线108连接在管芯102上的多个键合焊盘112与基板上的多个键合手指114之间。在一个实施例中，管芯102可以是具有集成电路（IC）的半导体管芯。基板104可以是用于半导体封装的封装基板。接地平面106可以覆盖管芯102在基板104上的覆盖区，并且在一些实施例中可以被称为接地参考平面。应当注意，半导体组件100可以具有其他层，为了简单起见可以将其省略，例如，模制化合物以封装管芯。还应注意，多条键合线108的每条连接在管芯102上的一个相应的键合焊盘112与基板104上的一个相应的键合手指114之间。
在图1中，接地形状110可以在基板104上，并显示为接地平面106的一部分。在一实施例中，接地形状110可以是接地平面106的延伸，该延伸是从接地平面106的边缘向键合手指114突出。在一些实施例中，可以存在多个接地形状110，并且每个接地形状110可以是从接地平面106的边缘朝向键合手指114所在的位置突出的延伸。某些键合线108可以用于信号线，而某些键合线108可以用于接地线。在一个实施例中，通过接地线108键合的手指可以耦合到接地形状110。在一些实施例中，接地形状110和接地平面106可以在基板104的顶表面上。在一些其他实施例中，接地形状110和接地平面106可以靠近基板104的顶表面，但是在接地形状110和接地平面106的顶部上可以存在其他层，例如但不限于密封层和/或绝缘层。
图2示意性地示出了根据本公开的实施例的半导体组件100的一部分的截面图。接地形状110可以位于基板104上并且被配置为将高速线108.1与基板104屏蔽开。除了接地形状110之外，高速线108.1还可以伴随有一对接地线108.2。一对接地线108.2可以沿着信号线差分对108.1的两个相应侧面设置。接地形状110可以增强隔离度，并有助于进一步减少信号键合线108.1的噪声耦合。在一个实施例中，高速线108.1可以是信号键合线差分对。
如图2所示，接地形状110可以具有宽度D。宽度D可以至少与信号键合线差分对108.1的两条信号线之间的距离W一样宽。即，宽度D可以等于或大于距离W。应当注意，信号键合线差分对108.1的两条信号线不需要平行，并且信号键合引线差分对108.1的两条信号线之间的距离W不一定是单个值。因此，宽度D也不一定是单个值。但是在沿着信号键合线差分对108.1的两条信号线的任意点，接地形状110的宽度D可以等于或大于距离W，并且覆盖的范围等于或大于信号键合线差分对108.1在基板104上的正交投影的跨度。在一些实施例中，宽度D可以与接地线108.2在基板104上的正交投影的距离一样宽。
应当注意，尽管图2示出了通过接地形状110将信号键合线差分对108.1与基板104屏蔽开。一个实施例可以具有接地形状110，以将一条信号键合线与基板屏蔽开。
图3示意性地示出了根据本公开的实施例的半导体组件100的俯视图。管芯102可以包括多个键合焊盘112。基板104可以包括多个键合手指114。为了简单起见，仅标记了一个键合手指114。两条高速线108.1可以是第一信号键合线差分对，并伴随有第一对接地线108.2。两条高速线108.3可以是第二信号键合线差分对，并伴随有第二对接地线108.4。高速线和接地线中的每条可以连接在管芯102上的相应的焊盘112与基板104上的相应的手指114之间。
接地形状110.1可以是基板104上的第一接地形状，以将第一信号键合线差分对108.1与基板104屏蔽开。接地形状110.1可以具有梯形形状，其第一基底连接到接地平面106，第二基底连接到手指侧。接地形状110.1的梯形形状的两个底面之间的距离在任何点处都可以大于沿着高速线108.1在同一点处的两条高速线108.1之间的距离。在一个实施例中，通过接地线108.2键合的手指114可以耦合到接地形状110.1，并且通过高速线108.1键合的手指114可以与接地形状110.1绝缘。
接地形状110.2可以是基板104上的第二接地形状，以将第二信号键合线差分对108.3与基板104屏蔽开。接地形状110.2也可以具有梯形形状，其第一基底连接到接地平面106，第二基底连接到手指侧。接地形状110.2的梯形形状的两个侧面之间的距离在任何点处都可以大于沿着高速线108.3在同一点处的两条高速线108.3之间的距离。在一个实施例中，通过接地线108.4键合的手指114可以耦合到接地形状110.2，并且通过高速线108.3键合的手指114可以与接地形状110.2绝缘。
在一实施例中，接地形状110.1和接地形状110.2可以通过桥302电短接。也就是说，接地形状110.1和接地形状110.2可以在两个梯形基底处短路：在一个基底处被接地平面106短接，在另一个基底处被桥302短接。应当注意，尽管图3示出了两个接地形状110.1和110.2以为信号键合线差分对108.1和108.3提供屏蔽，但是在一个实施例中，可以存在多于两对信号键合线差分对，并且每条信号键合线差分对都可以被基板上的相应接地形状屏蔽。多个接地形状中的每一个可以具有梯形形状，其一个基底耦合到接地平面，而另一基底耦合到手指，在任意两个相邻接地形状之间的该耦合到手指的基底通过桥302与相邻接地形状短接。
图4是根据本公开的实施例的用于制造半导体组件的过程400的流程图。在框402中，可以在基板上形成接地形状。在一实施例中，接地形状可从管芯覆盖区延伸到基板上的键合手指。在框404中，可使用信号线将半导体管芯键合在基板上，该信号线连接半导体管芯上的键合焊盘和基板上的键合手指。信号线可以通过接地形状与基板屏蔽开。在一个实施例中，键合线可以是信号键合线差分对中的一个，并且接地形状可以成形为至少与信号键合线差分对中的两条信号线之间的距离一样宽以将差分信号键合线对中的两条信号线与基板屏蔽开。在一个实施例中，一对接地线可以被键合在管芯上的相应的接地信号焊盘与基板上的相应接地手指之间。所述一对接地线可以沿着所述信号键合线的差分对的两个相应侧面设置。接地形状可以具有梯形形状，其中第一基底连接键合焊盘，第二基底连接键合手指。
在一些实施例中，过程400可以进一步包括：在基板上形成第二接地形状；在半导体管芯上的相应的键合焊盘与基板上的相应的键合手指之间键合第二信号键合线差分对，以及键合沿着第二信号键合线差分对的两个相应侧面设置的第二对接地线。第二接地形状可以具有梯形形状，并且梯形的两个底面的宽度至少与第二信号键合线差分对中的两条信号线的距离一样宽，其中第二接地形状的第二基底与第一接地形状的第二基底短接。
在一些实施例中，过程400可以进一步包括形成接地参考平面以覆盖管芯覆盖区。接地形状可以是接地参考平面从管芯覆盖区处的接地参考平面的边缘朝向基板上的键合手指突出的延伸。应当注意，在一些实施例中，可使用已知且尚未开发的以在可与基板的其他部分绝缘的基板上形成导电图案的技术将接地参考平面和接地形状一起形成。接地参考平面和接地形状可以使用相同或不同的导电材料形成，例如但不限于铜和金。
在示例性实施例中，提供了一种组件。该组件可以包括基板，附接到所述基板的所述半导体管芯，连接所述半导体管芯上的键合焊盘和所述基板上的键合手指的信号键合线，以及所述基板上的接地形状以将所述信号线与所述基板屏蔽开。
在一个实施例中，所述信号键合线可以是第一信号键合线差分对中的一条，并且所述接地形状被成形为至少与所述第一信号键合线差分对中的两条线之间的距离一样宽。
在一个实施例中，该组件可以进一步包括第一对接地线，所述第一对接地线沿着所述第一信号键合线差分对的两个相应侧面设置。
在一个实施例中，该接地形状可以具有梯形形状，其具有与所述键合焊盘连接的第一基底和与所述键合手指连接的第二基底。
在一个实施例中，该组件可以进一步包括第二信号键合线差分对和第二接地形状，其中所述第二接地形状被成形为至少与所述第二信号键合线差分对中的两条线之间的距离一样宽。
在一个实施例中，该组件可以进一步包括第二对接地线，所述第二对接地线沿着所述第二信号键合线差分对的两个相应侧面设置，其中，所述第二接地形状也具有梯形形状，并且所述第二接地形状的第二基底与所述第一接地形状的所述第二基底短接。
在一实施例中，所述基板是封装基板。
在一实施例中，该基板可包括在所述半导体管芯下方的接地参考平面，所述接地参考平面覆盖所述半导体管芯在所述基板上的覆盖区，所述接地形状是所述接地参考平面的从所述管芯处的所述接地参考平面的边缘朝向所述基板上的所述键合手指突出的延伸。
在另一个示例性实施例中，提供了一种组件。该组件可以包括：基板；附接到所述基板的半导体管芯；一对键合线，每条连接所述半导体管芯上的相应的键合焊盘和所述基板上的相应的键合手指；以及所述基板上的接地形状以将所述一对键合线与所述基板屏蔽开。
在一个实施例中，所述一对键合线可以是信号线差分对，所述组件还包括：一对接地线，其沿所述信号键合线差分对的两个相应侧面设置，并且其中，所述接地形状具有梯形形状，其具有与所述键合焊盘连接的第一基底和与所述键合手指连接的第二基底。
在一个实施例中，该组件可以进一步包括第二信号键合线差分对和第二接地形状，其中所述第二接地形状被成形为至少与所述第二信号键合线差分对中的两条线之间的距离一样宽。
在一个实施例中，该组件可以进一步包括第二对接地线，所述第二对接地线沿着所述第二信号键合线差分对的两个相应侧面设置，其中，所述第二接地形状也具有梯形形状，并且所述第二接地形状的第二基底与所述第一接地形状的所述第二基底短接。
在一实施例中，所述基板包括在所述半导体管芯下方的接地参考平面，所述接地参考平面覆盖所述半导体管芯在所述基板上的覆盖区，所述接地形状和所述第二接地形状是所述接地参考平面的从所述管芯处的所述接地参考平面的边缘朝向所述基板上的所述键合手指突出的两个延伸。
在一实施例中，所述基板可以是封装基板。
在又一示例性实施例中，提供了一种用于制造半导体组件的方法。该方法可以包括：在基板上形成接地形状；以及用信号线键合所述基板上的半导体管芯，所述信号线连接所述半导体管芯上的键合焊盘和所述基板上的键合手指。所述接地形状可以从管芯覆盖区延伸到地端基板上的键合手指，并且所述信号线通过所述接地形状与所述基板屏蔽开。
在一个实施例中，键合线可以是信号键合线差分对中的一条，并且所述接地形状被成形为至少与所述第一信号键合线差分对中的两条线之间的距离一样宽以将所述信号键合线差分对中的两条信号线与所述基板屏蔽开。
在一个实施例中，该方法可以进一步包括：键合沿所述信号键合线差分对的两个相应侧面设置的一对接地线。
在一个实施例中，所述接地形状可以具有梯形形状，其具有与所述键合焊盘连接的第一基底和与所述键合手指连接的第二基底。
在一个实施例中，该方法可以进一步包括在基板上形成第二接地形状，在半导体管芯上的相应键合焊盘与基板上的相应键合手指之间键合第二信号键合线差分对，以及键合沿着所述第二信号键合线差分对的两个相应侧面设置的第二对接地线。所述第二接地形状可以具有梯形形状，并且梯形的两个底面可以具有至少与第二信号键合线差分对中的两条信号线之间的距离一样宽的宽度。所述第二接地形状的第二基底可以与所述第一接地形状的第二基底短接。
在一实施例中，该方法可进一步包括形成接地参考平面以覆盖所述管芯覆盖区，其中所述接地形状和所述第二接地形状是所述接地参考平面的从所述管芯覆盖区处的所述接地参考平面的边缘朝向所述基板上的所述键合手指突出的两个延伸。
可以以有助于理解本发明的实施方式的方式将各种操作依次描述为多个离散操作。但是，描述的顺序不应解释为暗示这些操作与顺序有关。此外，一些实施例可以包括比所描述的更多或更少的操作。
该描述可以使用短语“在一个实施例中”，“在实施例中”，“在一些实施例中”或“在各种实施例中”，其可以分别指代相同或不同实施例中的一个或多个。此外，关于本发明的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
可以在本文中使用术语“耦合到”及其派生词。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以意味着两个或更多个元件间接地彼此接触，但是仍然彼此协作或相互作用，并且可以意味着一个或多个其他元件在被称为彼此耦合的元素之间耦合或连接。
术语芯片、管芯、集成电路、单片器件、半导体器件和微电子器件在微电子领域中经常互换使用。如本领域中通常所理解的，本发明适用于所有上述内容。
尽管本文已经公开了各个方面和实施例，但是其他方面和实施例对于本领域技术人员将是显而易见的。本文所公开的各个方面和实施例是出于说明的目的，而不是旨在进行限制，真实的范围和精神由所附权利要求书指示。

Claims (18)

1.一种半导体组件，其特征在于，包括：
基板；
附接在所述基板上的半导体管芯；
连接所述半导体管芯上的键合焊盘和所述基板上的键合手指的信号键合线；和
所述基板上的接地形状以将所述信号键合线与所述基板屏蔽开，所述接地形状具有梯形形状，其具有与接地参考平面覆盖所述半导体管芯在所述基板上的覆盖区连接的第一基底和与键合手指侧连接的第二基底，所述梯形形状的两个侧面之间的距离在任何点处都大于沿着所述信号键合线在同一点处的两条信号键合线之间的距离。
2.根据权利要求1所述的组件，其特征在于，所述信号键合线是第一信号键合线差分对中的一条，并且所述接地形状为第一接地形状，所述第一接地形状被成形为至少与所述第一信号键合线差分对中的两条线之间的距离一样宽。
3.根据权利要求2所述的组件，其特征在于，还包括第一对接地线，所述第一对接地线沿着所述第一信号键合线差分对的两个相应侧面设置。
4.根据权利要求3所述的组件，其特征在于，进一步包括第二信号键合线差分对和第二接地形状，其中所述第二接地形状被成形为至少与所述第二信号键合线差分对中的两条线之间的距离一样宽。
5.根据权利要求4所述的组件，其特征在于，还包括第二对接地线，所述第二对接地线沿着所述第二信号键合线差分对的两个相应侧面设置，其中，所述第二接地形状也具有梯形形状，并且所述第二接地形状的第二基底与所述第一接地形状的所述第二基底短接。
6.根据权利要求1所述的组件，其特征在于，所述基板是封装基板。
7.根据权利要求1所述的组件，其特征在于，所述基板包括在所述半导体管芯下方的接地参考平面，所述接地参考平面覆盖所述半导体管芯在所述基板上的覆盖区，所述接地形状是所述接地参考平面的从所述管芯处的所述接地参考平面的边缘朝向所述基板上的所述键合手指突出的延伸。
8.一种半导体组件，其特征在于，包括：
基板；
附接在所述基板上的半导体管芯；
一对信号键合线，每条连接所述半导体管芯上的相应的键合焊盘和所述基板上的相应的键合手指；和
所述基板上的接地形状以将所述一对信号键合线与所述基板屏蔽开，所述接地形状具有梯形形状，其具有与接地参考平面覆盖所述半导体管芯在所述基板上的覆盖区连接的第一基底和与键合手指侧连接的第二基底，所述梯形形状的两个侧面之间的距离在任何点处都大于沿着所述信号键合线在同一点处的两条信号键合线之间的距离。
9.根据权利要求8所述的组件，其特征在于，所述一对信号键合线是信号线差分对，所述组件还包括：一对接地线，其沿所述信号键合线差分对的两个相应侧面设置，并且其中，所述接地形状为第一接地形状。
10.根据权利要求9所述的组件，其特征在于，进一步包括第二信号键合线差分对和第二接地形状，其中所述第二接地形状被成形为至少与所述第二信号键合线差分对中的两条线之间的距离一样宽。
11.根据权利要求10所述的组件，其特征在于，还包括第二对接地线，所述第二对接地线沿着所述第二信号键合线差分对的两个相应侧面设置，其中，所述第二接地形状也具有梯形形状，并且所述第二接地形状的第二基底与所述第一接地形状的所述第二基底短接。
12.根据权利要求11所述的组件，其特征在于，所述基板包括在所述半导体管芯下方的接地参考平面，所述接地参考平面覆盖所述半导体管芯在所述基板上的覆盖区，所述第一接地形状和所述第二接地形状是所述接地参考平面的从所述管芯处的所述接地参考平面的边缘朝向所述基板上的所述键合手指突出的两个延伸。
13.根据权利要求8所述的组件，其特征在于，所述基板是封装基板。
14.一种制造半导体组件的方法，其特征在于，包括：
在基板上形成接地形状，所述接地形状从半导体管芯覆盖区延伸到所述基板上的键合手指；和
用信号键合线键合所述基板上的半导体管芯，所述信号键合线连接所述半导体管芯上的键合焊盘和所述基板上的键合手指，所述信号键合线通过所述接地形状与所述基板屏蔽开，其中，所述接地形状具有梯形形状，其具有与接地参考平面覆盖所述半导体管芯在所述基板上的覆盖区连接的第一基底和与键合手指侧连接的第二基底，所述梯形形状的两个侧面之间的距离在任何点处都大于沿着所述信号键合线在同一点处的两条信号键合线之间的距离。
15.根据权利要求14所述的方法，其特征在于，所述信号键合线是第一信号键合线差分对中的一条，并且所述接地形状被成形为至少与所述第一信号键合线差分对中的两条线之间的距离一样宽以将所述信号键合线差分对中的两条信号键合线与所述基板屏蔽开。
16.根据权利要求15所述的方法，其特征在于，还包括：键合沿所述信号键合线差分对的两个相应侧面设置的一对接地线。
17.根据权利要求14所述的方法，其特征在于，还包括：
在所述基板上形成第二接地形状；
在所述半导体管芯上的相应的键合焊盘与所述基板上的相应的键合手指之间键合第二信号键合线差分对；和
键合沿着所述第二信号键合线差分对的两个相应侧面设置的第二对接地线，其中所述第二接地形状具有梯形形状，并且梯形的两个底面的宽度至少与所述第二信号键合线差分对中的两条信号键合线的距离一样宽，其中所述第二接地形状的第二基底与所述接地形状的所述第二基底短接。
18.根据权利要求17所述的方法，其特征在于，进一步包括：形成接地参考平面以覆盖所述管芯覆盖区，其中所述接地形状和所述第二接地形状是所述接地参考平面的从所述管芯覆盖区处的所述接地参考平面的边缘朝向所述基板上的所述键合手指突出的两个延伸。
CN202010807452.6A 2020-08-12 2020-08-12 高速互连的接地参考形状 Active CN111900144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010807452.6A CN111900144B (zh) 2020-08-12 2020-08-12 高速互连的接地参考形状

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010807452.6A CN111900144B (zh) 2020-08-12 2020-08-12 高速互连的接地参考形状

Publications (2)

Publication Number Publication Date
CN111900144A CN111900144A (zh) 2020-11-06
CN111900144B true CN111900144B (zh) 2021-11-12

Family

ID=73230001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010807452.6A Active CN111900144B (zh) 2020-08-12 2020-08-12 高速互连的接地参考形状

Country Status (1)

Country Link
CN (1) CN111900144B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
CN1723557A (zh) * 2002-12-10 2006-01-18 皇家飞利浦电子股份有限公司 高密度封装的互连电源和地线条及其方法
CN101183677A (zh) * 2007-03-28 2008-05-21 日月光半导体制造股份有限公司 封装结构及其封装结构的制造方法
US8637975B1 (en) * 2002-01-16 2014-01-28 Marvell International Ltd. Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area
CN105359267A (zh) * 2013-07-03 2016-02-24 罗森伯格高频技术有限及两合公司 包括具有至少部分被电介质层包围的多个金属芯的互连件的互连系统
US9337140B1 (en) * 2015-09-01 2016-05-10 Freescale Semiconductor, Inc. Signal bond wire shield
CN109300866A (zh) * 2018-11-21 2019-02-01 南通大学 一种降低电磁干扰的装置
CN109314100A (zh) * 2016-04-01 2019-02-05 英特尔公司 具有电磁干扰屏蔽结构的半导体封装

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602050B2 (en) * 2005-07-18 2009-10-13 Qualcomm Incorporated Integrated circuit packaging
US20190287918A1 (en) * 2018-03-13 2019-09-19 Texas Instruments Incorporated Integrated circuit (ic) packages with shields and methods of producing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
US8637975B1 (en) * 2002-01-16 2014-01-28 Marvell International Ltd. Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area
CN1723557A (zh) * 2002-12-10 2006-01-18 皇家飞利浦电子股份有限公司 高密度封装的互连电源和地线条及其方法
CN101183677A (zh) * 2007-03-28 2008-05-21 日月光半导体制造股份有限公司 封装结构及其封装结构的制造方法
CN105359267A (zh) * 2013-07-03 2016-02-24 罗森伯格高频技术有限及两合公司 包括具有至少部分被电介质层包围的多个金属芯的互连件的互连系统
US9337140B1 (en) * 2015-09-01 2016-05-10 Freescale Semiconductor, Inc. Signal bond wire shield
CN109314100A (zh) * 2016-04-01 2019-02-05 英特尔公司 具有电磁干扰屏蔽结构的半导体封装
CN109300866A (zh) * 2018-11-21 2019-02-01 南通大学 一种降低电磁干扰的装置

Also Published As

Publication number Publication date
CN111900144A (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
KR100209993B1 (ko) 필름 캐리어 반도체 장치
US6608376B1 (en) Integrated circuit package substrate with high density routing mechanism
US6765228B2 (en) Bonding pad with separate bonding and probing areas
US6031293A (en) Package-free bonding pad structure
US8796847B2 (en) Package substrate having main dummy pattern located in path of stress
US5708304A (en) Semiconductor device
JPH05109972A (ja) リードフレーム及び集積回路チツプのパツケージ・アセンブリ
KR100596685B1 (ko) 반도체 패키지 및 그 제조방법
US8637975B1 (en) Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area
EP0810655A2 (en) A package for a semiconductor device
KR20000059861A (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
KR100702970B1 (ko) 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
KR930004244B1 (ko) 하이브리드형 수지밀봉 반도체장치
US5742101A (en) Semiconductor device
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
CN111900144B (zh) 高速互连的接地参考形状
KR100574954B1 (ko) 중앙부 패드와 재 배선된 패드에서 와이어 본딩된집적회로 칩패키지
KR100780691B1 (ko) 폴딩 칩 플래나 스택 패키지
US11276655B2 (en) Ground reference shape for high speed interconnect
US11211349B2 (en) Semiconductor device including a plurality of bonding pads
CN108231723A (zh) 封装结构及其形成方法
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JP3702152B2 (ja) 半導体装置
JP4030363B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 502, Block A, Jingang Center, Jingang Building, Haoye Community, Xixiang Street, Baoan District, Shenzhen City, Guangdong Province, 518000

Patentee after: Shenzhen anjilite New Technology Co.,Ltd.

Address before: No.302, no.6, zone 2, Fuhai Industrial Zone, Fuyong community, Fuyong street, Bao'an District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen anjili New Technology Co.,Ltd.

CP03 Change of name, title or address