JP2005050868A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2005050868A JP2005050868A JP2003203393A JP2003203393A JP2005050868A JP 2005050868 A JP2005050868 A JP 2005050868A JP 2003203393 A JP2003203393 A JP 2003203393A JP 2003203393 A JP2003203393 A JP 2003203393A JP 2005050868 A JP2005050868 A JP 2005050868A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- electronic device
- resin material
- wiring pattern
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【解決手段】グランド配線パターン5及び信号配線パターン6を有する配線基板1の上面に、複数のグランド電極端子7及び信号電極端子8を有する電子部品素子2を載置させ、前記グランド配線パターン5と前記グランド電極端子7とをループ形状のグランド用金属細線9を介して、また前記信号配線パターン6と前記信号電極端子8とをループ形状の信号用金属細線10を介して各々電気的に接続してなる電子装置において、前記電子部品素子2を、前記グランド用金属細線9の最上部が露出するようにして絶縁性樹脂材3で被覆するとともに、該絶縁性樹脂材3及びグランド用金属細線9の前記露出部を導電性樹脂材4で被覆する。
【選択図】図2
Description
【発明の属する技術分野】
本発明は、携帯電話機やパーソナルコンピュータ等の通信機器、電子機器に組み込まれる電子装置に関するものである。
【0002】
【従来の技術】
従来より、携帯電話機等の通信機器に高周波回路を備えた電子装置が用いられている。
【0003】
かかる従来の電子装置を図4に示す。この電子装置50は、グランド配線パターンや信号配線パターンなどの表面配線パターン52を有する配線基板51上面に、IC素子等の電子部品素子53を載置させるとともに、電子部品素子53上面に設けられている接続電極54と前記表面配線パターン52とを、金属細線55を介して電気的に接続させた構造を有し、更に電子部品素子53を絶縁性を有する樹脂56により被覆したものが知られている(例えば、特許文献1参照。)。
【0004】
ところで電子装置50からは、不要な電磁波が放出されることがあり、その場合、絶縁性の樹脂56は電磁遮蔽機能を有していないため、電磁波が電子装置50の外部に漏洩してしまう。そして、このような電子装置50が携帯電話などの電子機器に搭載されると、電子装置50から漏洩した電磁波が周辺に配置されている他の電子装置や電子機器の回路などに対して影響を及ぼし、雑音障害や発振部品の発振特性を変化させてしまうなどの問題を引き起こす。逆に、電子装置50に対して外部から不要な電磁波が伝播してきた場合には、電子装置50が誤作動を起こしてしまう。
【0005】
そこで、上記のような電磁波障害の対策として前記樹脂56の代わりに、図5に示すように金属などの導電性材料からなるシールドケース30を、電子部品素子53を覆うようにして取着させる方法がある。このシールドケース30は、電子装置の使用時、これをグランド電位に保持しておくことにより、電子部品素子53などから発生する電磁波、あるいは電子装置50外部から伝播してくる電磁波を遮蔽するためのものである。このようなシールドケース30は、例えば、一面を開口させた筐体状の形状をなし、シールドケース30と金属細線55とが接触しないように、シールドケース30−金属細線55の最上部間に一定の間隔を設けた状態で配線基板51に取り付けられる(例えば、特許文献2参照。)。
【0006】
【特許文献1】
実用新案登録第2583242号公報
【0007】
【特許文献2】
特開平8−17955号公報(図4、図5)
【0008】
【発明が解決しようとする課題】
ところで、上述した従来の電子装置においては、シールドケース30を取りつける際に、シールドケース30が傾いたり、取り付け位置にばらつきを生じることがあるため、金属細線55とシールドケース30とが接触しないように、シールドケース30−金属細線55間には、ある程度の間隔が設けられるように設計する必要がある。しかしながら、シールドケース30−金属細線55間にある程度の間隔を設けると、その分、余分な空間が発生することから、電子装置が大型化してしまうという問題があった。
【0009】
本発明は上述の問題点に鑑み案出されたもので、その目的は、シールドケースを使用することなく電磁波を良好に遮蔽し、且つ薄型化への対応が可能な電子装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明の電子装置は、グランド配線パターン及び信号配線パターンを有する配線基板の上面に、複数のグランド電極端子及び信号電極端子を有する電子部品素子を載置させ、前記グランド配線パターンと前記グランド電極端子とをループ形状のグランド用金属細線を介して、また前記信号配線パターンと前記信号電極端子とをループ形状の信号用金属細線を介して各々電気的に接続してなる電子装置において、前記電子部品素子を、前記グランド用金属細線の最上部が露出するようにして絶縁性樹脂材で被覆するとともに、該絶縁性樹脂材及びグランド用金属細線の前記露出部を導電性樹脂材で被覆したことを特徴とするものである。
【0011】
また、本発明の電子装置は、前記信号用金属細線の最上部の高さが前記グランド用金属細線の最上部の高さよりも低く位置設定されているとともに、前記信号用金属細線全体が前記絶縁性樹脂材でもって被覆されていることを特徴とするものである。
【0012】
本発明の電子装置によれば、電子部品素子をグランド用金属細線の最上部が露出するようにして絶縁性樹脂材で被覆するとともに、該絶縁性樹脂材及びグランド用金属細線の露出部を導電性樹脂材で被覆するようにしたことから、電子装置の使用時、前記導電性樹脂材を前記グランド用金属細線及びグランド配線パターンを介してグランド電位に保持できるようになり、導電性樹脂材によって電磁波を効果的に遮蔽することができるようになる。その結果、電子装置から発せられる電磁波の遮蔽により、周辺に配置される他の電子装置、あるいは電子機器の回路特性を安定化させることができるとともに、電子装置の外部から伝播してくる電磁波の遮蔽により、電子装置を安定して動作させることができるようになる。しかもこの場合、従来の電子装置のようにシールドケースと金属細線との間に余分なスペースを確保する必要はないことから、電子装置を薄型化することが可能となる。
【0013】
また本発明の電子装置によれば、グランド用金属細線の最上部の高さを信号用金属細線の最上部の高さよりも高くなし、該最上部を導電性樹脂材で被覆するようにしたことから、簡単な構造で前記導電性樹脂材を前記グランド用金属細線及びグランド配線パターンを介してグランド電位に保持することができるようになる。
【0014】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【0015】
図1は本発明の一実施形態に係る電子装置の上面図、図2は図1の電子装置のA−A線断面図である。尚、図1では絶縁性樹脂材2及び導電性樹脂材3の図示を省略している。
【0016】
同図に示す電子装置20は、大略的に、配線基板1、電子部品素子2、絶縁性樹脂材3、導電性樹脂材4とで構成されている。
【0017】
前記配線基板1は、複数個の絶縁層を厚み方向に積層してなる略矩形状の積層体により構成されており、これら絶縁層間には多数の回路配線が介在され、これらの回路配線を絶縁層中に埋設されているビアホール導体等を介して相互に電気的に接続させている。
【0018】
このような配線基板1を構成する絶縁層の材質としては、例えばガラスセラミックス等のセラミック材料が用いられ、個々の絶縁層の厚みは例えば50μm〜300μmに設定される。
【0019】
尚、前記配線基板1は、絶縁層がセラミック材料から成る場合、セラミック原料の粉末に適当な有機溶剤、有機溶媒等を添加・混合して得たセラミックグリーンシートを複数枚積層した上、これをプレス成形し、しかる後、この積層体を高温で焼成し、外形加工することによって製作される。
【0020】
また、前記配線基板1の内部に設けられる回路配線やビアホール導体の材質としては、例えば、銀を主成分とする導電材料が好適に用いられ、個々の回路配線の厚みは、例えば5μm〜50μmに設定される。
【0021】
一方、配線基板1の主面にはグランド配線パターン5や信号配線パターン6が形成されている。
【0022】
前記グランド配線パターン5は、配線基板1内部のビアホール導体などを介して配線基板1の下面あるいは側面に形成される外部接続導体(図示せず)に接続される。前記外部接続導体は、電子装置20が実装されるマザーボードに設けられたグランド配線に電気的に接続されており、これによりグランド配線パターン5は、電子装置20の使用時、グランド電位に保持されるようになっている。
【0023】
また前記信号配線パターン6は、配線基板1内部の回路配線やビアホール導体と接続され、入出力信号などが流れる経路になっている。
【0024】
これらのグランド配線パターン5及び信号配線パターン6は、例えば、Ag、Ag−Pd、Ag−Pt等のAg系粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロース等の有機バインダー、有機溶剤等を含有してなる導体ペーストを従来周知のスクリーン印刷等によって、配線基板1の最上層に対応するセラミックグリーンシート上に塗布し、焼成することによって形成され、その厚みは例えば5μm〜80μmに設定される。
【0025】
また、前記グランド配線パターン5及び信号配線パターン6は、絶縁性樹脂3及び導電性樹脂材4の塗布領域との位置関係や電子部品素子2の上面に形成されているグランド電極端子7及び信号電極端子8との位置関係などを考慮して種々のパターンにレイアウト設計される。尚、本実施形態においては、グランド配線パターン5を電子部品素子2の載置領域全体にわたって形成しておくことにより、電子部品素子2の下面側の電磁遮蔽を行うようにしている。
【0026】
このような配線基板1の上面には、IC素子や半導体素子等の電子部品素子2が載置され、例えばダイボンド材や導電性樹脂材などを介して配線基板1に機械的に固定される。
【0027】
この電子部品素子2の上面には、複数のグランド電極端子7及び信号電極端子8が形成されており、グランド電極端子7はグランド配線パターン5とグランド用金属細線9を介して、また信号電極端子8は信号用配線パターン6と信号用金属細線10を介してそれぞれが電気的に接続されている。
【0028】
前記グランド用金属細線9及び信号用金属細線10は、従来周知のワイヤボンディングにより形成され、その形状は、例えば最頂部が曲線の“山なり”をなすループ形状になっており、信号用金属細線10の最上部の高さはグランド用金属細線9の最上部の高さよりも低く位置設定されている。
【0029】
尚、グランド用金属細線9及び信号用金属細線10は、例えばAuやAlなどの金属材料からなり、その直径は18μm〜35μmである。
【0030】
そして電子部品素子2は、絶縁性樹脂材3及び導電性樹脂材4によって順次被覆されている。ただし、絶縁性樹脂材2は前記信号用金属細線10全体を覆い且つ前記グランド用金属細線9の最上部が露出するようにして、また導電性樹脂材4は絶縁性樹脂材3及びグランド用金属細線9の露出部を覆うようにして電子部品素子2を被覆している。
【0031】
絶縁性樹脂材3は、電子部品素子2を外部からの衝撃より保護する保護膜としての機能と、導電性樹脂材4と電子部品素子2及び信号用金属細線10とが短絡するのを防止する絶縁膜としての機能と、電子部品素子2を気密封止するための封止層としての機能とを有している。
【0032】
また、このような絶縁性樹脂材3は、エポキシ樹脂等の熱硬化性樹脂に硬化剤、硬化促進剤、その他必要に応じて無機質充填剤などを添加・混合したものを、従来周知のスクリーン印刷法等により電子部品素子2及び信号用金属細線10を覆うように塗布し、しかる後、加熱・硬化することにより形成され、信号用金属細線10の最頂部から絶縁性樹脂材3の上面までの距離は、例えば、0.10mm〜0.30mmの範囲になるように設定される。
【0033】
一方、導電性樹脂材4は、グランド用金属細線9と電気的に接続されており、電子装置の使用時、導電性樹脂材4を前記グランド用金属細線9及びグランド配線パターン5を介してグランド電位に保持することにより、電磁波を導電性樹脂材4によって良好に遮蔽することができるようになる。すなわち、電子装置20から発せられる電磁波の遮蔽により電子装置20が搭載される電子機器及び周辺の電子装置の回路特性を安定化させるとともに、電子装置20の外部で発生する電磁波の遮蔽により電子装置20を正常に動作させることができるようになる。しかもこの場合、従来の電子装置のようにシールドケースと金属細線との間に余分なスペースを確保する必要はないことから、電子装置20を薄型化することが可能となる。
【0034】
このような導電性樹脂材4は、例えば、先に述べた絶縁性樹脂材3と同様の樹脂材料、例えばエポキシ樹脂、シリコン樹脂、ポリイミド樹脂等の中にAu、Ag、Cu等の導電性粒子及び硬化剤、硬化促進剤、その他必要に応じて無機質充填剤を添加・混合したものを、従来周知のスクリーン印刷法等により、前記絶縁性樹脂材3及びグランド用金属細線9の露出部を覆うようにして塗布し、しかる後、熱硬化させることにより形成され、その厚みは、例えば、0.05mm〜0.50mmに設定される。
【0035】
尚、前記導電性粒子の含有量は、導電性樹脂材全体の重量に対して、例えば75〜88重量%の範囲に設定される。
【0036】
かくして上述した電子装置は、配線基板1に搭載されている電子部品素子2を絶縁性樹脂材3によって被覆し、該絶縁性樹脂材3を導電性樹脂材4によって被覆することにより、シールドケースを使用することなく電磁波を導電性樹脂材4によって良好に遮蔽することができるようになる。
【0037】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良が可能である。
【0038】
上述の実施形態においては、グランド用金属細線9の最頂部が曲線状をなしていたが、これに代えて図3に示すようにグランド用金属細線9の最頂部が平坦状をなすようにしてもよい。これによって、グランド用金属細線9と導電性樹脂材4との接触部分を多くとることができるようになり、より確実に導電性樹脂材4をグランド電位に保持することができるようになる。尚、平坦部の長さは0.7mm以上にしておくことが好ましい。
【0039】
また、上述の実施形態においては、配線基板1をガラスセラミックスにより形成するようにしたが、これに代えて、アルミナセラミックス等の他のセラミック材料やガラス布基材エポキシ樹脂等の複合材料を用いて配線基板1を形成するようにしても構わない。
【0040】
【発明の効果】
本発明の電子装置によれば、電子部品素子をグランド用金属細線の最上部が露出するようにして絶縁性樹脂材で被覆するとともに、該絶縁性樹脂材及びグランド用金属細線の露出部を導電性樹脂材で被覆するようにしたことから、電子装置の使用時、前記導電性樹脂材を前記グランド用金属細線及びグランド配線パターンを介してグランド電位に保持できるようになり、導電性樹脂材によって電磁波を効果的に遮蔽することができるようになる。その結果、電子装置から発せられる電磁波を遮蔽することにより、周辺に配置される他の電子装置、あるいは電子機器の回路特性を安定化させることができるとともに、電子装置の外部から伝播してくる電磁波を遮蔽することにより、電子装置を安定して動作させることができるようになる。しかもこの場合、従来の電子装置のようにシールドケースと金属細線との間に余分なスペースを確保する必要はないことから、電子装置を薄型化することが可能となる。
【0041】
また本発明の電子装置によれば、グランド用金属細線の最上部の高さを信号用金属細線の最上部の高さよりも高くなし、該最上部を導電性樹脂材で被覆するようにしたことから、簡単な構造で前記導電性樹脂材を前記グランド用金属細線及びグランド配線パターンを介してグランド電位に保持することができるようになる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る電子装置の平面図である。
【図2】図1の電子装置のA−A線断面図である。
【図3】本発明の他の実施形態に係る電子装置の断面図である。
【図4】従来の電子装置の断面図である。
【図5】従来の電子装置の断面図である。
【符号の説明】
1・・・・配線基板
2・・・・電子部品素子
3・・・・絶縁性樹脂材
4・・・・導電性樹脂材
5・・・・グランド配線パターン
6・・・・信号配線パターン
7・・・・グランド電極端子
8・・・・信号電極端子
9・・・・グランド用金属細線
10・・・信号用金属細線
Claims (2)
- グランド配線パターン及び信号配線パターンを有する配線基板の上面に、複数のグランド電極端子及び信号電極端子を有する電子部品素子を載置させ、前記グランド配線パターンと前記グランド電極端子とをループ形状のグランド用金属細線を介して、また前記信号配線パターンと前記信号電極端子とをループ形状の信号用金属細線を介して各々電気的に接続してなる電子装置において、
前記電子部品素子を、前記グランド用金属細線の最上部が露出するようにして絶縁性樹脂材で被覆するとともに、該絶縁性樹脂材及びグランド用金属細線の前記露出部を導電性樹脂材で被覆したことを特徴とする電子装置。 - 前記信号用金属細線の最上部の高さが前記グランド用金属細線の最上部の高さよりも低く位置設定されているとともに、前記信号用金属細線全体が前記絶縁性樹脂材でもって被覆されていることを特徴とする請求項1に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203393A JP4057968B2 (ja) | 2003-07-29 | 2003-07-29 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203393A JP4057968B2 (ja) | 2003-07-29 | 2003-07-29 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005050868A true JP2005050868A (ja) | 2005-02-24 |
JP4057968B2 JP4057968B2 (ja) | 2008-03-05 |
Family
ID=34262746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003203393A Expired - Fee Related JP4057968B2 (ja) | 2003-07-29 | 2003-07-29 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4057968B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141412A (ja) * | 2006-11-30 | 2008-06-19 | Kyocera Kinseki Corp | 圧電デバイス |
JP2010040689A (ja) * | 2008-08-04 | 2010-02-18 | Taiyo Yuden Co Ltd | 回路モジュール及び回路モジュールの製造方法 |
JP2011529638A (ja) * | 2008-07-31 | 2011-12-08 | スカイワークス ソリューションズ,インコーポレイテッド | 一体化された干渉シールドを備えた半導体パッケージおよびその製造方法 |
JP2014072473A (ja) * | 2012-10-01 | 2014-04-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US8748230B2 (en) | 2008-07-31 | 2014-06-10 | Skyworks Solutions, Inc. | Semiconductor package with integrated interference shielding and method of manufacture thereof |
JP2015073135A (ja) * | 2015-01-13 | 2015-04-16 | 株式会社東芝 | 半導体装置の製造方法 |
WO2019156051A1 (ja) * | 2018-02-08 | 2019-08-15 | 株式会社村田製作所 | 高周波モジュール |
WO2019230705A1 (ja) * | 2018-06-01 | 2019-12-05 | 株式会社村田製作所 | 高周波モジュール |
WO2022138514A1 (ja) * | 2020-12-24 | 2022-06-30 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
-
2003
- 2003-07-29 JP JP2003203393A patent/JP4057968B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141412A (ja) * | 2006-11-30 | 2008-06-19 | Kyocera Kinseki Corp | 圧電デバイス |
JP2011529638A (ja) * | 2008-07-31 | 2011-12-08 | スカイワークス ソリューションズ,インコーポレイテッド | 一体化された干渉シールドを備えた半導体パッケージおよびその製造方法 |
US8748230B2 (en) | 2008-07-31 | 2014-06-10 | Skyworks Solutions, Inc. | Semiconductor package with integrated interference shielding and method of manufacture thereof |
US8987889B2 (en) | 2008-07-31 | 2015-03-24 | Skyworks Solutions, Inc. | Semiconductor package with integrated interference shielding and method of manufacture thereof |
JP2010040689A (ja) * | 2008-08-04 | 2010-02-18 | Taiyo Yuden Co Ltd | 回路モジュール及び回路モジュールの製造方法 |
JP2014072473A (ja) * | 2012-10-01 | 2014-04-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2015073135A (ja) * | 2015-01-13 | 2015-04-16 | 株式会社東芝 | 半導体装置の製造方法 |
WO2019156051A1 (ja) * | 2018-02-08 | 2019-08-15 | 株式会社村田製作所 | 高周波モジュール |
JPWO2019156051A1 (ja) * | 2018-02-08 | 2021-01-07 | 株式会社村田製作所 | 高周波モジュール |
US11476172B2 (en) | 2018-02-08 | 2022-10-18 | Murata Manufacturing Co., Ltd. | Radio frequency module |
WO2019230705A1 (ja) * | 2018-06-01 | 2019-12-05 | 株式会社村田製作所 | 高周波モジュール |
JPWO2019230705A1 (ja) * | 2018-06-01 | 2021-04-08 | 株式会社村田製作所 | 高周波モジュール |
JP7010372B2 (ja) | 2018-06-01 | 2022-01-26 | 株式会社村田製作所 | 高周波モジュール |
US11348894B2 (en) | 2018-06-01 | 2022-05-31 | Murata Manufacturing Co., Ltd. | High-frequency module |
WO2022138514A1 (ja) * | 2020-12-24 | 2022-06-30 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4057968B2 (ja) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102246040B1 (ko) | 회로 모듈 | |
CN104137245B (zh) | 薄型、空间高效的电路屏蔽 | |
US20120104570A1 (en) | Semiconductor package module | |
JPH10214923A (ja) | チップ・オン・ボード遮蔽構造およびその製造方法 | |
JP5750528B1 (ja) | 部品内蔵回路基板 | |
WO2007132560A1 (ja) | 高周波素子モジュール及びその製造方法 | |
US7915715B2 (en) | System and method to provide RF shielding for a MEMS microphone package | |
CN108807360A (zh) | 半导体封装设备和制造半导体封装设备的方法 | |
JP4057968B2 (ja) | 電子装置 | |
JP2008078205A (ja) | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 | |
JP4567281B2 (ja) | 電磁シールド付きフレキシブル回路基板 | |
JPH03120746A (ja) | 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板 | |
TWI484616B (zh) | 具電磁干擾屏蔽之封裝模組 | |
JP4051326B2 (ja) | 電子装置の製造方法 | |
JP2005019900A (ja) | 電子装置 | |
JP4494714B2 (ja) | プリント配線板 | |
JP2010109243A (ja) | 配線基板 | |
KR100698570B1 (ko) | 전자파 간섭을 감소시키는 패키지 디바이스 | |
JP2003234595A (ja) | 電磁波シールド型半導体装置 | |
CN111081696A (zh) | 半导体封装和制造半导体封装的方法 | |
KR101607065B1 (ko) | 공통 모드 필터 및 그 제조 방법 | |
JP3872378B2 (ja) | 電子装置 | |
JPH09252191A (ja) | 回路基板装置 | |
JP3796104B2 (ja) | 多層配線基板 | |
JP2009111428A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |