JPWO2019230705A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JPWO2019230705A1
JPWO2019230705A1 JP2020522203A JP2020522203A JPWO2019230705A1 JP WO2019230705 A1 JPWO2019230705 A1 JP WO2019230705A1 JP 2020522203 A JP2020522203 A JP 2020522203A JP 2020522203 A JP2020522203 A JP 2020522203A JP WO2019230705 A1 JPWO2019230705 A1 JP WO2019230705A1
Authority
JP
Japan
Prior art keywords
component
bonding
bonding wires
frequency module
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020522203A
Other languages
English (en)
Other versions
JP7010372B2 (ja
Inventor
喜人 大坪
喜人 大坪
元彦 楠
元彦 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019230705A1 publication Critical patent/JPWO2019230705A1/ja
Application granted granted Critical
Publication of JP7010372B2 publication Critical patent/JP7010372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

ボンディングワイヤによりシールド部材を形成する際に、弧の高さの異なる複数のボンディングワイヤを用いることにより、任意の位置のボンディングワイヤの配置間隔を小さくしてシールド性能を強化することができる高周波モジュールを提供する。高周波モジュール１ａは、多層配線基板２と、該多層配線基板２の上面２０ａに実装された部品３ａ〜３ｅと、部品３ａに沿って配置されたシールド部材６と、封止樹脂層４と、シールド膜５とを備え、シールド部材６は、弧の高さの異なる複数のボンディングワイヤ６ａ〜６ｄにより形成される。各ボンディングワイヤ６ａ〜６ｄは、弧の高さの低いものを、弧の高さの高いものが順次入れ子状に跨ぐように配置されることにより、任意の位置のボンディングワイヤの配置間隔を小さくすることができ、シールド性能を強化させることができる。

Description

本発明は、シールドを備える高周波モジュールに関する。
通信端末装置などの電子機器に内蔵されているマザー基板には、種々の高周波モジュールが実装されている。この種の高周波モジュールの中には、配線基板に実装された部品が封止樹脂層で封止されるものがある。また、部品に対するノイズを遮蔽するために、封止樹脂層の表面をシールド膜で被覆する場合もある。配線基板に複数の部品が実装される場合では、特定の部品に対してのみノイズを遮蔽したい場合があるが、封止樹脂層の表面を被覆するシールド膜では、特定の部品に対してのみシールドを行うのが困難であり、設計自由度が低い。そこで、設計自由度が高いシールド部材の配置が可能な高周波モジュールが提案されている。例えば、図１１に示すように、特許文献１に記載の高周波モジュール１００では、配線基板１０１に部品１０２が実装される。そして、複数のワイヤボンド１０３が部品１０２の周りに配置されており、これらのワイヤボンド１０３により、部品１０２がシールドされる。このようにすると、シールドが必要な箇所のみにワイヤボンド１０３を実装すればよいため、設計自由度が向上する。
特許第５２７６１６９号公報（段落００２１〜００２４、図３等参照）
ところで、このような高周波モジュール１００においては、ワイヤボンド１０３を所定間隔で配列してシールド部材を構成するが、シールド性能を強化させるためにはワイヤボンド１０３が密に配置されるよう、ワイヤボンド１０３の配置間隔を小さくするのがよい。たとえば、ワイヤボンド１０３の始点であるファーストボンド側の端部と、終点であるセカンドボンド側の端部との間隔を小さくすることにより、ワイヤボンド１０３を密に配置することが考えられる。しかしながら、この場合、ワイヤボンド１０３の弧の高さが同じで、ファーストボンド側の端部とセカンドボンド側の端部の間隔が小さくなるため、ワイヤボンド１０３が変形しやすくなり、部品１０２に接触するおそれがある。このため、ワイヤボンド１０３と部品１０２との間に一定の間隔を設ける必要が生じ、その結果、実装面積が大きくなってしまい、モジュールが大型化する、という問題がある。また、セカンドボンド側では、ワイヤの曲げをコントロールすることが難しいため裾引き形状にする必要があり、ファーストボンド側の端部とセカンドボンド側の端部との間隔を小さくするのにも限界がある。
本発明は、上記した課題に鑑みてなされたものであり、ボンディングワイヤの端部同士の間隔を小さくしてシールド性能を向上させつつ、部品とボンディングワイヤとの間隔も小さくして、実装密度を向上させた高周波モジュールを提供することを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の主面に実装された第１部品と、複数の弧状のボンディングワイヤで構成された、少なくとも前記第１部品をシールドするためのシールド部材と、前記配線基板の前記主面に形成され、それぞれ、いずれかの前記ボンディングワイヤの端部が接続される複数の接続電極と、前記第１部品および前記複数のボンディングワイヤを封止する封止樹脂層とを備え、前記複数の接続電極は、前記ボンディングワイヤの一端部が接続されるものと、他端部が接続されるものとを含めて、前記配線基板の前記主面に対して垂直な方向から見たときに、前記第１部品の端縁に沿って一列に配列されており、前記複数のボンディングワイヤの中には、弧の高さが異なるものがあり、弧の高さの高い方の前記ボンディングワイヤは、弧の高さの低い方の前記ボンディングワイヤを跨いでいることを特徴としている。
この構成によれば、１つのボンディングワイヤのファーストボンド側の端部とセカンドボンド側の端部は、弧の高さが低いボンディングワイヤのほうが、当該端部の間隔を小さくできるため、ボンディングワイヤが変形しにくい。よって、ボンディングワイヤが部品に接触することなく、所望の位置のワイヤの密度を高くしてシールド性能を強化することができる。また、各ボンディングワイヤと部品との間隔も小さくすることができるため、モジュールの実装密度を高くすることができ、設計自由度を向上させることができる。
本発明によれば、ボンディングワイヤと部品とを接触させずに、各ボンディングワイヤの配置間隔を小さくすることができる。また、ボンディングワイヤと部品との間隔も小さくすることができるため、モジュールの実装密度を向上させることができ、設計自由度を向上させることができる。
本発明の第１実施形態にかかる高周波モジュールの断面図である。 図１の高周波モジュールのシールド膜を除いた状態の平面図である。 本発明の第２実施形態にかかる高周波モジュールの断面図である。 図３の高周波モジュールのシールド膜を除いた状態の平面図である。 図３の高周波モジュールのボンディングワイヤ配置の変形例を示す図である。 図５の高周波モジュールのシールド膜を除いた状態の平面図である。 本発明の第３実施形態にかかる高周波モジュールの断面図である。 図７の高周波モジュールのシールド膜を除いた状態の平面図である。 図７の高周波モジュールのボンディングワイヤ配置の変形例を示す図である。 図９の高周波モジュールのシールド膜を除いた状態の平面図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュール１ａについて、図１〜図２を参照して説明する。なお、図１は図２のＡ−Ａ矢視断面図、図２は高周波モジュール１ａのシールド膜５を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、多層配線基板２（本発明の「配線基板」に相当）と、該多層配線基板２の上面２０ａに実装された複数の部品３ａ〜３ｅと、多層配線基板２の上面２０ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜５と、多層配線基板２の上面２０ａに実装された複数のボンディングワイヤ６ａ〜６ｄからなるシールド部材６と、接続電極７と、各ボンディングワイヤ６ａ〜６ｄの端部が接続される複数の接続電極７０ａ〜７０ｄ、７１ａ〜７１ｄとを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
多層配線基板２は、例えば、低温同時焼成セラミック、高温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層２ａ〜２ｄが積層されて成る。多層配線基板２の上面２０ａ（本発明の「配線基板の一方主面」に相当）には、各ボンディングワイヤ６ａ〜６ｄの端部が接続される接続電極７０ａ〜７０ｄ、７１ａ〜７１ｄや部品３ａ〜３ｅの実装電極（図示省略）が形成される。なお、図１、図２に示す４個の接続電極７は、２個ずつが別途ボンディングワイヤにより接続されている。多層配線基板２の下面２０ｂには、外部接続用の複数の外部電極８が形成される。また、隣接する絶縁層２ａ〜２ｄ間それぞれに、各種の内部配線電極９が形成されるとともに、多層配線基板２の内部には、絶縁層２ａ〜２ｄに形成された内部配線電極９同士を接続するための複数のビア導体１０が形成される。なお、各接続電極７、７０ａ〜７０ｄ、７１ａ〜７１ｄ、各実装電極、各外部電極８および各内部配線電極９は、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体１０は、ＡｇやＣｕ等の金属で形成されている。なお、各接続電極７、７０ａ〜７０ｄ、７１ａ〜７１ｄ、各実装電極、各外部電極８には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。とくに、ボンディングワイヤは通常Ａｕ線であり、ボンディングワイヤと接続電極とがＡｕ−Ａｕ接合となるように、各接続電極７、７０ａ〜７０ｄ、７１ａ〜７１ｄの最表面はＡｕめっきが形成されている。
部品３ａ〜３ｅは、IＣやＰＡ（パワーアンプ）などの半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成され、半田接合などの一般的な表面実装技術により多層配線基板２に実装される。
封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成され、各部品３ａ〜３ｄを封止する。また、封止樹脂層４は、多層配線基板２に当接する下面４ｂ（本発明の「封止樹脂層の当接面」に相当）と、該下面４ｂに対向する上面４ａ（本発明の「封止樹脂層の対向面」に相当）と、側面４ｃとを有する。
シールド部材６は、複数のボンディングワイヤ６ａ〜６ｄで形成され、部品３ａと部品３ｃとの間のコンパートメントシールドとして機能する。各ボンディングワイヤ６ａ〜６ｄは、一般的にワイヤボンディングに利用されるＡｕ、Ａｌ、Ｃｕなどの金属ワイヤであり、それぞれ弧の高さが異なっており、弧の高さの低いボンディングワイヤを弧の高さの高いボンディングワイヤが跨ぐように配置されている。具体的には、図１に示すように最も弧の高さの低いボンディングワイヤ６ａをボンディングワイヤ６ｂが跨ぎ、ボンディングワイヤ６ｂをボンディングワイヤ６ｃが跨ぎ、ボンディングワイヤ６ｃをボンディングワイヤ６ｄが跨ぐように配置されている。すなわち、各ボンディングワイヤ６ａ〜６ｄが入れ子状にそれぞれ１つのボンディングワイヤを跨ぐように配置されている。また、各ボンディングワイヤ６ａ〜６ｄの端部は複数の接続電極７０ａ〜７０ｄ、７１ａ〜７１ｄにそれぞれ接続されている。各接続電極７０ａ〜７０ｄ、７１ａ〜７１ｄは、図２に示すように、部品３ａの一辺に沿って一列に配列されている。なお、ここでいう「一列に配列されている」ことには、製造ばらつきによる接続電極の配置ずれ程度は含まれるものとする。
このように各ボンディングワイヤ６ａ〜６ｄが配置されることにより、シールド部材６は、部品３ａ（本発明の「第１部品」に相当する）と部品３ｃ（本発明の「第２部品」に相当する）との間のコンパートメントシールドとして機能する。なお、最も弧の高さの高いボンディングワイヤ６ｄは、封止樹脂層４の上面４ａから一部が露出してシールド膜５に接触している。ボンディングワイヤ６ｄの一部がシールド膜５に接触することで、シールド性能をより向上させることができる。なお、各接続電極７０ａ〜７０ｄ、７１ａ〜７１ｄは、それぞれ多層配線基板２に形成されたグランド電極（図示省略）に接続されている。ここでは、各接続電極７０ａ〜７０ｄ、および７１ａ〜７１ｄはそれぞれ個別に設けられているが、たとえば、接続電極７０ａ〜７０ｄを共通の電極として、グランド電極に接続してもよい。同様に、接続電極７１ａ〜７１ｄを共通の電極として、グランド電極に接続してもよい。一方、接続電極を共通化すると、各ボンディングワイヤ６ａ〜６ｄは接触してもよいことになるが、これらが接触すると、変形したりして部品に接触してしまうおそれがあるため、当該ボンディングワイヤ同士は接触しないほうがよい。
図２に示すように、シールド部材６は部品３ａと部品３ｃとの間に配置されている。特に部品３ａと部品３ｃとの間のシールド性能を強化させるため、部品３ａと部品３ｃとで挟まれた位置、すなわち、部品３ａと部品３ｃが対向している部分に挟まれた領域、における、ボンディングワイヤ同士の間隔が小さくなるように配置するとよい。例えば、部品３ａと部品３ｃとの間に、弧の高さの低いボンディングワイヤ６ａ、６ｂを配置することにより、両ボンディングワイヤ６ａ、６ｂのファーストボンド（本発明の「接合の始点」に相当する）側の端部とセカンドボンド（本発明の「接合の終点」に相当する）側の端部との間隔を小さくすることができる。弧の高さの高いボンディングワイヤのファーストボンド側端部とセカンドボンド側端部との間隔を小さくすると、ワイヤが変形しやすくなり、部品へ接触する恐れがあるが、本願においては、ファーストボンド側端部とセカンドボンド側端部との間隔が小さい箇所に、弧の高さの低いボンディングワイヤが形成されているため、ワイヤの変形を抑制して部品への接触を防ぎつつ、ワイヤ同士の間隔を狭くすることができる。
図２に示すように、部品３ａと部品３ｃが対向している部分に挟まれた領域に配置された接続電極７０ａ、７０ｂ、７１ａ、７１ｂの配置間隔は、その他の接続電極７０ｃ、７０ｄ、７１ｃ、７１ｄの配置間隔よりも狭くなっている。このように配置することにより、上述したように、部品３ａと部品３ｃとの間のシールド性能を強化することができる。ボンディングワイヤ６ａのファーストボンド側端部が接続された接続電極７０ａと、ボンディングワイヤ６ａのセカンドボンド側端部が接続された接続電極７１ａとの間隔は、ボンディングワイヤ６ａの弧の高さを低くすることにより小さくすることができる。また、ボンディングワイヤ６ａのファーストボンド側端部に接続された接続電極７０ａとボンディングワイヤ６ｂのファーストボンド側端部に接続された接続電極７０ｂとは、ファーストボンド側端部同士であるため配置間隔を小さくすることができる。ボンディングワイヤ６ａを跨ぐようにボンディングワイヤ６ｂを形成することにより、ボンディングワイヤ６ａのセカンドボンド側端部に接続された接続電極７１ａとボンディングワイヤ６ｂのセカンドボンド側端部に接続された接続電極７１ｂとの間隔も小さくすることができる。
一方、ボンディングワイヤ６ｃ、６ｄは弧の高さが高く、それぞれのファーストボンド側端部が接続された接続電極７０ｃ、７０ｄと、それぞれのセカンドボンド側端部が接続された接続電極７１ｃ、７１ｄとは、それぞれ間隔が大きく配置されている。一般的に、ボンディングワイヤは弧の高さが低いほど、また、接続電極（ワイヤの両端部）の間隔が大きいほど変形しにくい性質がある。これは、同じ接続電極の間隔であっても、ワイヤの弧の高さ（ループ高さ）が高くなると、ワイヤ長が長くなり、ワイヤのねじれ量も大きくなるからである。特に、接続電極の間隔が小さい場合には、ワイヤのループ高さを高くすると、ループの頂点での変形がより大きくなり、これにより、ワイヤのねじれが大きくなって変形しやすい。この実施形態では、接続電極の間隔を小さく配置したい部分には弧の高さの低いボンディングワイヤ６ａ、６ｂを配置し、接続電極の間隔が大きくてもかまわない部分には、弧の高さの高いボンディングワイヤ６ｃ、６ｄを配置している。このようにして、シールド性能の向上とボンディングワイヤの変形の防止を両立させることが可能となる。
シールド膜５は、封止樹脂層４の表面（上面４ａ、側面４ｃ）と多層配線基板２の側面２０ｃとを被覆する。また、シールド膜５は、多層配線基板２の側面２０ｃに露出したグランド電極（図示省略）に接続される。
シールド膜５は、封止樹脂層４の上面４ａに積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。ここで、密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。導電膜は、シールド膜５の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。
したがって、上記した実施形態によれば、シールド性能を強化したい部分には、弧の高さの低いボンディングワイヤ６ａ、６ｂを配置することにより、接続電極７０ａ、７０ｂ、７１ａ、７１ｂの配置間隔を小さくすることができる。さらに、ボンディングワイヤ６ａ、６ｂは弧の高さが低いため、部品３ａ、３ｃに接触する恐れがなく、部品３ａ、３ｃとシールド部材６との間の距離を小さくすることができるため、高周波モジュール１ａの実装密度を高めることができる。また、接続電極７０ａ〜７０ｄ、７１ａ〜７１ｄを一列に配列し、弧の高さの低いボンディングワイヤを弧の高さの高いボンディングワイヤが跨ぐように配置することで、シールド対象の部品の任意の位置にコンパートメントシールドを形成することが可能であり、部品に対するシールド性能を向上させることができる。
＜第２実施形態＞
本発明の第２実施形態にかかる高周波モジュール１ｂについて、図３〜図４を参照して説明する。なお、図３は高周波モジュール１ｂの断面図であって、図４のＢ−Ｂ矢視断面図、図４は高周波モジュール１ｂのシールド膜５を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｂが、図１〜図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図３〜図４に示すように、各ボンディングワイヤ６０ａ〜６０ｃのファーストボンド側端部に接続された接続電極７２ａ〜７２ｃの配置間隔がセカンドボンド側端部に接続された接続電極７３ａ〜７３ｃの配置間隔よりも小さくなるように、各接続電極７が配置されている点である。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この実施形態では、部品３ａと部品３ｃとの間のシールド部材６０が、ボンディングワイヤ６０ａ〜６０ｃにより形成されている。部品３ａと部品３ｃとの間に各ボンディングワイヤ６０ａ〜６０ｃのファーストボンド側端部が接続される接続電極７２ａ〜７２ｃが配置される。多層配線基板２の上面２０ａに垂直な方向において、各ボンディングワイヤ６０ａ〜６０ｃのファーストボンド側は高さを出すことが容易であり、セカンドボンド側は高さのコントロールが難しい。このため、シールド性能を強化したい部品３ａと部品３ｃとの間に各ボンディングワイヤ６０ａ〜６０ｃのファーストボンド側端部を配置し、配置間隔を小さくすることにより、部品３ａと部品３ｃとの間のボンディングワイヤの密度を高くしてシールド性能を強化させることができる。
したがって、上記した実施形態によれば、第１実施形態の高周波モジュール１ａと同様の効果に加えて、各ボンディングワイヤ６０ａ〜６０ｃのファーストボンド側端部に接続される接続電極７２ａ〜７２ｃの配置間隔を、セカンドボンド側端部に接続される接続電極７３ａ〜７３ｃの配置間隔よりも小さくすることにより、任意の位置のシールド性能を強化させることができる。
（ボンディングワイヤの変形例）
上記した実施形態では、線状に配置されたシールド部材６０の一方側に、各ボンディングワイヤ６０ａ〜６０ｃのファーストボンド側端部に接続される接続電極７２ａ〜７２ｃが配置され、他方側に、各ボンディングワイヤ６０ａ〜６０ｃのセカンドボンド側端部に接続される接続電極７３ａ〜７３ｃが配置されていたが、図５および図６に示す高周波モジュール１ｃのように、シールド部材６１の中央部に各ボンディングワイヤ６１ａ〜６１ｄのファーストボンド側端部に接続される接続電極７４ａ〜７４ｄが配置され、シールド部材６１の両端部に各ボンディングワイヤ６１ａ〜６１ｄのセカンドボンド側端部に接続される接続電極７５ａ〜７５ｄが配置されていてもよい。このとき、部品３ａと部品３ｃとで挟まれた位置、すなわち、部品３ａと部品３ｃが対向している部分に挟まれた領域に、ファーストボンド側用の接続電極７４ａ〜７４ｄが配置されることになる。このように、各ボンディングワイヤ６１ａ〜６１ｄおよび各接続電極７４ａ〜７４ｄ、７５ａ〜７５ｄの配置を変えることにより、任意の位置のシールド性能を強化させることができる。
＜第３実施形態＞
本発明の第３実施形態にかかる高周波モジュール１ｄについて、図７〜図８を参照して説明する。なお、図７は高周波モジュール１ｄの断面図であって、図８のＤ−Ｄ矢視断面図、図８は図７のシールド膜５を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｄが、図１〜図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図７および図８に示すように、各ボンディングワイヤ６２ａ〜６２ｄが入れ子状にそれぞれ１つのボンディングワイヤを跨ぐのではなく、ボンディングワイヤ６２ｃが２つのボンディングワイヤ６２ａ、６２ｂを跨ぎ、ボンディングワイヤ６２ｄがボンディングワイヤ６２ｃを跨いでいる点である。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この実施形態では、弧の高さの異なる３種類のボンディングワイヤ６２ａ〜６２ｄによりシールド部材６２が形成されている。これらのボンディングワイヤ６２ａ〜６２ｄのうち、最も弧の高さの低いボンディングワイヤ６２ａ、６２ｂが２つ配置されて各々の両端が接続電極７６ａ、７７ａ、および接続電極７６ｂ、７７ｂにそれぞれ接続され、これらを跨ぐようにボンディングワイヤ６２ｃが配置されて両端が接続電極７６ｃ、７７ｃに接続されている。なお、最も弧の高さの高いボンディングワイヤ６２ｄの両端が接続電極７６ｄ、７７ｄに接続されている。最も弧の高さの低いボンディングワイヤ６２ａ、６２ｂのファーストボンド側に接続される接続電極７６ａ、７６ｂとセカンドボンド側端部に接続される接続電極７７ａ、７７ｂは、配置間隔を小さくすることができるため、特にシールド性能を強化したい、部品３ａと部品３ｃとの間に配置されている。
したがって、上記した実施形態によれば、第１実施形態の高周波モジュール１ａと同様の効果に加えて、各ボンディングワイヤ６２ａ〜６２ｄおよび各接続電極７６ａ〜７６ｄ、７７ａ〜７７ｄの配置を変えることにより、任意の位置のシールド性能を強化させることができる。
（ボンディングワイヤの変形例）
上記した実施形態では、最も弧の高さの低いボンディングワイヤ６２ａ、６２ｂが２つ配置されていたが、図９および図１０に示す高周波モジュール１ｅのように、最も弧の高さの低いボンディングワイヤ６３ａ〜６３ｄが４つ配置され、それらを１つのボンディングワイヤ６３ｅが跨ぐように配置されて、シールド部材６３が形成されていてもよい。最も弧の高さの低いボンディングワイヤ６３ａ〜６３ｄの数を増やすことにより、各ボンディングワイヤ６３ａ〜６３ｄの両端部に接続される接続電極７８ａ〜７８ｄ、７９ａ〜７９ｄの配置間隔を小さくすることができるため、シールド性能を強化したい部分が広い場合にも、シールド性能を落とすことなくシールド部材６３を形成することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組み合わせてもよい。
たとえば、上記した実施形態では、各接続電極はそれぞれグランド電極に接続されているが、各ボンディングワイヤの少なくとも一方の端部がそれぞれ共通のグランド電極に接続されていてもよい。この場合、シールド性能をよりいっそう向上させることができる。
また、上記した実施形態では、封止樹脂層４の表面にシールド膜５が形成されているが、シールド膜５が形成されていなくてもよい。
本発明は、シールドを備える種々の高周波モジュールに適用することができる。
１ａ〜１ｅ 高周波モジュール
２ 多層配線基板（配線基板）
３ａ 部品（第１部品）
３ｃ 部品（第２部品）
４ 封止樹脂層
５ シールド膜
６、６０〜６３ シールド部材
６ａ〜６ｃ ボンディングワイヤ
７０ａ〜７０ｄ、７１ａ〜７１ｄ 接続電極

Claims (7)

  1. 配線基板と、
    前記配線基板の主面に実装された第１部品と、
    複数の弧状のボンディングワイヤで構成された、少なくとも前記第１部品をシールドするためのシールド部材と、
    前記配線基板の前記主面に形成され、それぞれ、いずれかの前記ボンディングワイヤの端部が接続される複数の接続電極と、
    前記第１部品および前記複数のボンディングワイヤを封止する封止樹脂層とを備え、
    前記複数の接続電極は、前記ボンディングワイヤの一端部が接続されるものと、他端部が接続されるものとを含めて、前記配線基板の前記主面に対して垂直な方向から見たときに、前記第１部品の端縁に沿って一列に配列されており、
    前記複数のボンディングワイヤの中には、弧の高さが異なるものがあり、弧の高さの高い方の前記ボンディングワイヤは、弧の高さの低い方の前記ボンディングワイヤを跨いでいる
    ことを特徴とする高周波モジュール。
  2. 前記配線基板の前記主面に実装された第２部品をさらに備え、
    前記シールド部材は、前記第１部品と前記第２部品とに挟まれている部分と、前記第１部品と前記第２部品とに挟まれていない部分とがあり、
    前記複数の接続電極のうち、前記第１部品と前記第２部品に挟まれている部分に配置されるものは、前記第１部品と前記第２部品に挟まれていない部分に配置されるものよりも、隣接する前記接続電極の間隔が狭い、
    ことを特徴とする請求項１に記載の高周波モジュール。
  3. 前記複数の接続電極は、
    前記第１部品と前記第２部品に挟まれている部分に配置されるものは、前記ボンディングワイヤの両端部のうち、接合の始点となる端部が接続され、
    前記第１部品と前記第２部品に挟まれていない部分に配置されるものは、前記ボンディングワイヤの両端部のうち、接合の終点となる端部が接続される
    ことを特徴とする請求項２に記載の高周波モジュール。
  4. 前記弧の高さが低い方のボンディングワイヤが複数あり、
    当該弧の高さが低い方のボンディングワイヤの端部が接続される前記接続電極は、いずれも、前記弧の高さが高い方のボンディングワイヤの一端部が接続される前記接続電極と、他端部が接続される前記接続電極との間に配置されることにより、前記弧の高さが高い方のボンディングワイヤが、当該複数の弧の高さが低い方の前記ボンディングワイヤを跨いでいることを特徴とする請求項１に記載の高周波モジュール。
  5. 前記封止樹脂層は、前記配線基板の前記主面に当接する当接面と、前記当接面に対向する対向面と、前記当接面と前記対向面の端縁同士を繋ぐ側面とを有し、
    前記封止樹脂層の前記対向面と前記側面とを少なくとも被覆するシールド膜をさらに備えることを特徴とする請求項１ないし４のいずれか１項に記載の高周波モジュール。
  6. 前記弧の高さが高い方のボンディングワイヤは、一部が前記封止樹脂層の前記対向面から露出して、前記シールド膜に接触していることを特徴とする請求項５に記載の高周波モジュール。
  7. 前記複数のボンディングワイヤは、いずれも少なくとも一端部が前記接続電極を介して、前記配線基板に形成された共通のグランド電極に接続されていることを特徴とする請求項１ないし６のいずれか１項に記載の高周波モジュール。
JP2020522203A 2018-06-01 2019-05-28 高周波モジュール Active JP7010372B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018105947 2018-06-01
JP2018105947 2018-06-01
PCT/JP2019/021049 WO2019230705A1 (ja) 2018-06-01 2019-05-28 高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2019230705A1 true JPWO2019230705A1 (ja) 2021-04-08
JP7010372B2 JP7010372B2 (ja) 2022-01-26

Family

ID=68698131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020522203A Active JP7010372B2 (ja) 2018-06-01 2019-05-28 高周波モジュール

Country Status (4)

Country Link
US (1) US11348894B2 (ja)
JP (1) JP7010372B2 (ja)
CN (1) CN214254388U (ja)
WO (1) WO2019230705A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN220189619U (zh) * 2020-10-22 2023-12-15 株式会社村田制作所 电路模块
WO2023062758A1 (ja) * 2021-10-13 2023-04-20 三菱電機株式会社 高周波半導体パッケージ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050868A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 電子装置
US20070241440A1 (en) * 2004-03-04 2007-10-18 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US8012868B1 (en) * 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
JP2017084898A (ja) * 2015-10-26 2017-05-18 株式会社村田製作所 高周波モジュール
US20170263568A1 (en) * 2016-03-10 2017-09-14 Amkor Technology, Inc. Semiconductor device having conductive wire with increased attachment angle and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102105981B (zh) 2008-07-31 2013-11-13 斯盖沃克斯解决方案公司 集成的干扰屏蔽体的半导体封装体及其制造方法
US10134682B2 (en) * 2015-10-22 2018-11-20 Avago Technologies International Sales Pte. Limited Circuit package with segmented external shield to provide internal shielding between electronic components

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050868A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 電子装置
US20070241440A1 (en) * 2004-03-04 2007-10-18 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US8012868B1 (en) * 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
JP2017084898A (ja) * 2015-10-26 2017-05-18 株式会社村田製作所 高周波モジュール
US20170263568A1 (en) * 2016-03-10 2017-09-14 Amkor Technology, Inc. Semiconductor device having conductive wire with increased attachment angle and method

Also Published As

Publication number Publication date
US20210066237A1 (en) 2021-03-04
CN214254388U (zh) 2021-09-21
WO2019230705A1 (ja) 2019-12-05
US11348894B2 (en) 2022-05-31
JP7010372B2 (ja) 2022-01-26

Similar Documents

Publication Publication Date Title
JP7120295B2 (ja) 高周波モジュール
JP6753514B2 (ja) 高周波モジュール
JP6806166B2 (ja) 高周波モジュール
JP6950757B2 (ja) 高周波モジュール
JP6414637B2 (ja) 高周波モジュール
WO2019098316A1 (ja) 高周波モジュール
US10312172B2 (en) High-frequency module
JP4653005B2 (ja) 電子部品パッケージ
US10674648B2 (en) High-frequency module
US10667381B2 (en) High frequency module
JP7010372B2 (ja) 高周波モジュール
KR102279978B1 (ko) 모듈
WO2022071235A1 (ja) 回路モジュール
JP2009182087A (ja) 積層型半導体パッケージおよび電子装置
JP6511947B2 (ja) 高周波モジュール
JP2020025075A (ja) モジュール
WO2022254908A1 (ja) 伸縮性実装基板
US20220159825A1 (en) Module
JP2018137353A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2013046041A (ja) 信号伝送路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211227

R150 Certificate of patent or registration of utility model

Ref document number: 7010372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150