CN104137245B - 薄型、空间高效的电路屏蔽 - Google Patents

薄型、空间高效的电路屏蔽 Download PDF

Info

Publication number
CN104137245B
CN104137245B CN201380010490.7A CN201380010490A CN104137245B CN 104137245 B CN104137245 B CN 104137245B CN 201380010490 A CN201380010490 A CN 201380010490A CN 104137245 B CN104137245 B CN 104137245B
Authority
CN
China
Prior art keywords
integrated circuit
shielding
conformal emi
coupled
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380010490.7A
Other languages
English (en)
Other versions
CN104137245A (zh
Inventor
S·X·阿诺德
S·P·穆林斯
J·M·托马
R·钱德拉塞卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of CN104137245A publication Critical patent/CN104137245A/zh
Application granted granted Critical
Publication of CN104137245B publication Critical patent/CN104137245B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种薄型的空间高效的电路屏蔽。该屏蔽包括设置在集成电路上方和下方的顶部金属层和底部金属层。在一个实施例中，该屏蔽可包括被布置为环绕集成电路的边缘并且将顶部金属层和底部金属层耦合在一起的边缘电镀层。在另一个实施例中，该屏蔽可包括被布置为环绕集成电路的边缘并且将顶部金属层和底部金属层耦合在一起的通孔。在另一个实施例中，无源器件可邻近集成电路设置在屏蔽内。

Description

薄型、空间高效的电路屏蔽
技术领域
所描述的实施例整体涉及屏蔽电气部件，并且更具体地涉及薄型、空间高效的电气屏蔽。
背景技术
电磁干扰(EMI)信号可不利地影响电气设备的性能和功能。一些电气设备可能对来自其他设备的辐射EMI信号敏感。例如，低噪声放大器可向输入信号提供相当大的增益；然而，该放大器的性能可能因放大器输入上的干扰EMI信号的存在而受到负面影响。EMI信号可能失真或以其他方式导致敏感输入区段中的错误，并且因此放大器的输出可能变得失真。为了防止电气设备接收到非预期的EMI辐射，政府机构通常对所发射的电磁干扰的强度进行管控。
用于控制EMI信号的发射和接收这两者的一种常用设备是用于覆盖电气部件的金属屏蔽。该屏蔽防止敏感电气部件接收到杂散的EMI信号并且还可限制EMI信号的辐射。屏蔽是通过为EMI信号提供低阻抗通路来发挥作用的。屏蔽通常由金属诸如钢构造而成，或者在一些情况下，可由诸如塑料之类的绝缘体上的导电涂料构造而成。
正如所述的，传统屏蔽具体实施覆盖一个或多个电气部件。遗憾的是，传统屏蔽具体实施可能增加在支撑基板诸如印刷电路板(PCB)上所用的面积。增加的面积可至少部分地归因于在屏蔽与受保护的部件之间通常使用的气隙。该气隙可使屏蔽在支撑基板上的组装和安装变得容易。随着产品设计被迫使变得更小，相关模块诸如印刷电路板的面积也被迫使变得更小。因此，希望减小为支撑屏蔽具体实施所需的面积，尤其是在支撑基板诸如PCB上。
因此，所希望的是在支撑基板上使用的用于使干扰电信号衰减的空间高效的屏蔽组件。
附图说明
通过参考以下结合附图所作的描述可以最佳地理解所述实施例及其优点。这些附图绝不会限制本领域的技术人员在不脱离所述实施例的实质和范围的情况下可对所述实施例作出的在形式和细节方面的任何改变。
图1为一种小外形屏蔽系统的一个实施例的简化图。
图2为一种小外形屏蔽系统的另一个实施例的简化图。
图3为一种小外形屏蔽系统的另一个实施例的简化图。
图4为一种小外形屏蔽系统的再一个实施例的简化图。
图5为一种小外形屏蔽系统的另一个实施例的简化图。
图6为一种小外形屏蔽系统的另一个实施例的简化图。
图7为用于形成一种薄型、空间高效的EMI屏蔽的方法步骤的流程图。
图8为支撑柔性电路的一种薄型屏蔽系统的图示。
图9A、9B和9C示出了一种薄型屏蔽组件的两个视图。
图10示出了一种薄型屏蔽组件的另一个实施例。
图11为用于形成屏蔽系统的方法步骤的流程图。
具体实施方式
本部分描述了根据本专利申请的方法和装置的代表性应用。提供这些实例仅仅是为了添加情境并且有助于理解所述实施例。因此，对于本领域的技术人员而言将显而易见的是，可在没有这些具体细节中的一些或全部的情况下实践所述实施例。在其他情况下，为了避免不必要地使所述实施例费解，未详细描述熟知的工艺步骤。其他应用也是可能的，因此以下实例不应被认为是限制性的。
在以下具体实施方式中，参考了形成说明书一部分的附图，在附图中以举例说明的方式示出了根据所述实施例的具体实施例。虽然这些实施例被描述得足够详细，以使本领域的技术人员能够实践所述实施例，但是应当理解，这些实例不是限制性的；从而可使用其他实施例，并且可在不脱离所述实施例的实质和范围的情况下做出改变。
屏蔽技术被广泛地实践以控制不需要的电磁干扰(EMI)的影响。屏蔽不仅可用于防止敏感部件吸收不需要的EMI，而且还可用于防止EMI信号的不期望的发射。然而，传统屏蔽技术可为体积庞大的，并且可由于需要安装基板诸如印刷电路板上的过多面积而强加设计约束。
公开了一种薄型、空间高效的集成屏蔽解决方案。在一个实施例中，集成电路由在集成电路周围形成屏蔽的顶部金属层和底部金属层以及边缘电镀层围绕。在一个实施例中，屏蔽可耦合至与集成电路共享的信号。在另一个实施例中，屏蔽可与集成电路隔离。例如，屏蔽可耦合至与耦合至集成电路的信号相分离的信号。在某些实施例中，该分离的信号为接地信号。在另一个实施例中，边缘电镀层可用通孔进行替换，该通孔既耦合顶部金属层和底部金属层又充当边缘屏蔽。在另一个实施例中，无源器件可与集成电路一起被包括在屏蔽内。
图1为根据本说明书的一种小外形屏蔽系统100的一个实施例的简化图。屏蔽系统100可包括集成电路102和基板110。基板110可为印刷电路板、柔性电路或其他技术上可行的材料。在一个实施例中，集成电路102 可嵌入到合适的基体104诸如树脂、玻璃纤维、环氧树脂或其他绝缘材料内。在一个实施例中，集成电路102可为球栅阵列、CSP、PLCC或其他可行的集成电路封装。
集成电路102，或者集成电路102与基体104的组合，可用屏蔽来有效地盘绕。在一个实施例中，屏蔽101可包括屏蔽顶部120、屏蔽底部122和屏蔽边缘电镀层124。屏蔽101可由薄金属箔诸如铜、铝、钢或其他合适的材料形成。通过将屏蔽101直接附接至集成电路102(或集成电路102与基体104的组合)，可在基板110上节省相当大的面积，因为屏蔽101与集成电路102的组合无需要求比单独的集成电路102大得多的表面积。在一些实施例中，屏蔽101可由金属箔形成，该金属箔仅几微米厚。例如，箔的厚度可在10微米至100微米的范围内。不同的箔厚度可使不同的EMI频率衰减。在一个实施例中，可选择箔厚度以减少特定目标频率。在另一个实施例中，可选择箔厚度以增加或降低EMI衰减的量。
集成电路102信号可通过端子130、激光通孔132和凸块134进行耦合。在一个实施例中，激光通孔132在形成屏蔽101之前形成。即，将屏蔽101形成为在其中具有对应于激光通孔132的位置的开口。在一个实施例中，凸块134可为球块、焊料球或允许将信号耦合至焊盘106的其他合适的特征。在一个实施例中，屏蔽101可耦合至与集成电路102共享的一个或多个凸块134。这样，当凸块134接地时，于是屏蔽101也接地。这种布置可降低或消除对支持屏蔽信号耦合所需的专用焊盘的需要。在一个实施例中，屏蔽101可用作其他部件诸如柔性电路的接触点或支撑点。例如，当屏蔽101接地时，于是单独的柔性电路可将柔性电路接地信号耦合至屏蔽101。
图2为根据本说明书的一种小外形屏蔽系统200的另一个实施例的简化图。类似于图1，该实施例在安装在基板110上的基体104内包括集成电路102。屏蔽顶部120和屏蔽底部122可设置在基体104的上方和下方并与基体104接触。通孔202可将屏蔽顶部120耦合至屏蔽底部122。通孔202 可围绕集成电路102的周边被放置并替换对边缘电镀层124的需要。因此，屏蔽201可包括屏蔽顶部120、屏蔽底部122和通孔202。屏蔽201可如图1中所述而耦合至凸块134以将屏蔽201连接至已被集成电路102使用的接地信号。在一个实施例中，类似于印刷电路板设计，基体104可支撑两个或更多个子层。通孔202可垂直堆叠以通过基体104内的子层将屏蔽顶部120耦合至屏蔽底部122。
图3为根据本说明书的一种小外形屏蔽系统300的另一个实施例的简化图。屏蔽系统300包括如上文在图2中所述的集成电路102和基板110。屏蔽301可包括屏蔽顶部120、屏蔽底部122和边缘电镀层124。在该实施例中，屏蔽301可相对于可耦合至集成电路102的其他信号而被隔离。如图所示，屏蔽301可耦合至专用凸块302。继而，凸块302可通过基板110上的焊盘304而耦合至信号。这种信号传输布置使得屏蔽301能够耦合至相对于集成电路102隔离的信号。例如，集成电路可使用局部参考电压 (诸如模拟接地)，而屏蔽301可耦合至另一信号(诸如数字接地)。
图4为根据本说明书的一种小外形屏蔽系统400的再一个实施例的简化图。屏蔽系统400可包括如上所述的集成电路102和基板110。屏蔽顶部 120和屏蔽底部122再次设置在集成电路102的上方和下方。在该实施例中，不是使用边缘电镀层124，而是使用通孔202来将屏蔽顶部120耦合至屏蔽底部122。因此，屏蔽401可包括屏蔽顶部120、屏蔽底部122和通孔202。如在图3中所述，屏蔽401可相对于可耦合至集成电路102的其他信号而被隔离。因此，屏蔽401可耦合至相对于集成电路102隔离的信号。
图5为根据本说明书的一种小外形屏蔽系统500的另一个实施例的简化图。屏蔽系统500包括集成电路102和基板110。屏蔽501可包括屏蔽顶部120、屏蔽底部122和边缘电镀层124。在该实施例中，可相对于集成电路102的尺寸增大由屏蔽501所包围的体积。体积的增大可对也可嵌入到基体104中的一个或多个无源器件502进行支撑。无源器件可以是电阻器、电容器、电感器等。在一个实施例中，信号可耦合在集成电路102与无源器件502之间。例如，无源器件502可以是可耦合至集成电路102的总线终端电阻器。在一个实施例中，屏蔽501可与去往或来自如图3中所述的集成电路102的其他信号相隔离。在另一个实施例中，屏蔽501可耦合至可与集成电路102共享的凸块134。
图6为根据本说明书的一种小外形屏蔽系统600的另一个实施例的简化图。屏蔽601可包括屏蔽顶部120、屏蔽底部122和通孔202。可增大由屏蔽601所包围的体积和基体104的体积以允许一个或多个无源器件502 与集成电路102一起被嵌入。在一个实施例中，屏蔽601可与去往或来自集成电路202的其他信号相隔离。在另一个实施例中，屏蔽601可耦合至去往或来自集成电路102的至少一个信号。在一个实施例中，信号可耦合在无源器件502与集成电路102之间。
图7为用于形成一种薄型、空间高效的EMI屏蔽的方法步骤700的流程图。本领域的技术人员将会知道，以任何顺序执行以下步骤的任何系统都在所公开的方法步骤的范围内。该方法始于步骤702，在该步骤中获得集成电路102。在一个实施例中，集成电路102可包括焊料凸块。在其他实施例中，集成电路102可包括焊料球或其他类似的特征。在步骤704中，获得EMI屏蔽的金属部件。在一个实施例中，金属部件可包括屏蔽顶部120 和屏蔽底部122，并且可获得边缘电镀层124。在步骤706中，将金属部件附接至集成电路102。在一个实施例中，集成电路102可嵌入到基体104 内；因此，金属部件可被附接至基体104。在步骤708中，可将金属部件耦合在一起以形成EMI屏蔽，并且该方法结束。
图8为支撑柔性电路的一种薄型屏蔽系统800的图示。屏蔽801可包括屏蔽顶部120、屏蔽底部122和边缘电镀层124。屏蔽801可耦合至凸块134。凸块134可通过焊盘106耦合至信号，从而将屏蔽801耦合至焊盘 106上的信号。在一个实施例中，焊盘106上的信号可为接地信号，因此屏蔽801可耦合至该接地信号。柔性电路803可被配置为将至少一个信号耦合至屏蔽801。在一个实施例中，柔性电路803可设置在屏蔽801上并且与屏蔽801直接接触。在一个实施例中，柔性电路803可用导电粘合剂附接至屏蔽801，从而将柔性电路803内的暴露的迹线或导线耦合至屏蔽801。在一个实施例中，当屏蔽801耦合至地时，柔性电路803中的一个或多个信号也可被耦合至地。例如，柔性电路可包括可通过屏蔽801耦合至地的接地平面。
图9A和9B示出了一种薄型屏蔽组件900的两个视图。图9A通过顶视图示出了组件900。在该实施例中，集成电路102嵌入到基体104中以形成薄型屏蔽系统914。然而，基体104的初始尺寸可大于屏蔽系统914的成品尺寸。屏蔽系统914可包括由屏蔽901围绕的嵌入式集成电路102，屏蔽 901可包括边缘电镀层912、屏蔽顶部120和屏蔽底部(未示出)。在一个实施例中，基体104可充当集成电路102和屏蔽901的载体。如此被配置的基体104可实现屏蔽系统914更容易的组装、加工以及制造。
在一个实施例中，屏蔽顶部120可接收阻焊层。尤其是在屏蔽系统 914可通过流动焊接技术或回流焊接技术附接至电路板时，阻焊层可抵抗焊料。在另一个实施例中，屏蔽顶部120的至少一部分可没有阻焊层以允许附接散热片、散热管或其他导热解决方案。在一个实施例中，基体104可在区域950中在集成电路102上被最小化，以帮助增加来自集成电路102 的热转移。
图9A还示出了用于将信号耦合至集成电路102和屏蔽901的焊盘 934。焊盘934可通过激光通孔936将信号耦合至集成电路102。在一个实施例中，屏蔽系统914可包括30个焊盘。其他实施例可根据支撑集成电路 102的需要而包括更多或更少的凸块。需注意，屏蔽底部122可存在于焊盘 934之间以增强屏蔽901性能。基体104可包括布线区域910。布线区域910可使边缘电镀层912能够在屏蔽系统914仍安装于基体104(充当载体)中的同时得到施加。布线区域910可由布线器、激光钻机或用任何其他技术上可行的方法来形成。边缘电镀层912可通过布线区域910而施加，并且可以将屏蔽顶部120和屏蔽底部122耦合以形成屏蔽901。在一个实施例中，为了将屏蔽系统914与基体104的多余部分分离，可围绕屏蔽系统914的周边划线。在另一个实施例中，可用激光或任何其他类似的方法来将屏蔽系统914与基体914的多余部分分离。
图9B示出了组件900的侧视图。集成电路102被嵌入到基体104中并由屏蔽901有效地围绕。如图所示，屏蔽901可包括屏蔽顶部120、屏蔽底部122和通过布线区域910施加的边缘电镀层912。焊盘934可将信号耦合至集成电路102。图9B还示出了超出屏蔽901的基体104的多余部分。例如，在将屏蔽系统914安装到电路板上之前，可将基体104的这些部分移除。其他实施例可包括不同的集成电路102高度和不同的屏蔽系统914高度。在一个实施例中，屏蔽914可与集成电路102共享信号，诸如接地信号。早前结合图1描述了这种布置。在另一个实施例中，屏蔽914可与由集成电路102所使用的信号隔离，并且可耦合至独立信号诸如机壳接地。早前结合图3描述了这种布置。
图9C示出了在移除基体104的多余部分之后图9A和图9B 的组件900 的侧视图。可使用任何合适的方法来移除基体104的多余部分。在一个实施例中，使用布线器来将基体104的多余部分布线远离屏蔽系统914。在另一个实施例中，靠近屏蔽系统914对基体104的多余部分划痕，随后将其折断。在其他实施例中，使用激光切割设备来切除基体104的多余部分。例如，在移除基体104的多余部分之后，可将屏蔽系统914安装到电路板 940上。电路板940可为印刷电路板、柔性电路或其他合适的结构。焊料球 942可与焊盘934对齐，使得信号可从电路板940耦合至集成电路102。
图10示出了一种薄型屏蔽组件1000的另一个实施例。在该实施例中，屏蔽系统1014可包括嵌入到基体104中的集成电路102。与图9中的屏蔽系统914相比，屏蔽系统1014的拐角可以45度切倒角1006。倒角 1006可有助于增加可在屏蔽系统1014旁边安装在电路板上的其他部件的数量。倒角1006可作为稍后的步骤在将集成电路102嵌入到基体104中之后并且在形成屏蔽901并附接屏蔽901之后被形成。在一个实施例中，倒角 1006可由布线器形成。在另一个实施例中，倒角1006可通过对基体104刻痕以实现轻松的分离来形成。在另一个实施例中，倒角1006可由激光切割设备形成。
焊盘934在屏蔽系统1014的远侧上(如在图9A中)并且在此处用虚线示出。例如，针脚A1指示器1008可施加至屏蔽系统1014的近侧(并且在焊盘A1上方)并且可有助于将屏蔽系统1014取向以便正确地组装到电路板上。
图11为用于形成屏蔽系统914的方法步骤1100的流程图。方法始于步骤1102，在该步骤中获得集成电路102。在步骤1104中，将集成电路 102嵌入到基体104中。在一个实施例中，基体104可大于屏蔽系统914的成品尺寸。步骤1104可包括将布线区域910形成进基体104中。在步骤 1105中，可形成屏蔽901以围绕集成电路102。在一个实施例中，屏蔽901 可包括屏蔽顶部120、屏蔽底部122和通过布线区域910施加的边缘电镀层 912。在步骤1106中，可将焊盘934附接至基体104以将信号耦合至集成电路102。在一个实施例中，可形成激光通孔以有助于将信号从集成电路 102耦合至焊盘934。在步骤1108中，可优选地将阻焊层施加到屏蔽顶部 120。在一个实施例中，可使屏蔽顶部120的部分不具有阻焊层，以使得能够附接散热片、散热管或其他类似的导热设备。在步骤1110中，可将多余基体104移除。在一个实施例中，多余基体104可为基体104的延伸超出屏蔽系统914的成品尺寸的部分。
在上述描述中，为了进行解释，使用了特定的命名以提供对所述实施例的彻底理解。然而，对于本领域的技术人员而言显而易见的是，实践所述实施例并不需要这些具体细节。因此，对特定实施例的上述描述是出于举例说明和描述的目的而呈现的。这些描述并非旨在是详尽的，也不旨在将所述实施例限制为所公开的精确形式。对于本领域的普通技术人员而言显而易见的是，根据上述教导内容可作出许多修改和变型。

Claims (19)

1.一种小外形屏蔽设备，包括：
集成电路组件，所述集成电路组件包括：
集成电路，和
基体，所述基体由绝缘材料形成并且完全封装所述集成电路；
适形的电磁干扰EMI屏蔽，所述适形的电磁干扰EMI屏蔽由围绕所述集成电路组件的柔性导体形成，并且被配置为适形于所述集成电路组件的顶部部分和底部部分的形状使得包括所述适形的EMI屏蔽和所述集成电路组件的被盘绕的集成电路组件与单独的所述集成电路组件同样大小；
柔性电路，所述柔性电路与所述适形的EMI屏蔽耦合并且包括彼此分离且区别的电气地导电的通路，所述电气地导电的通路中的至少一个电气地导电的通路与所述适形的EMI屏蔽电气地耦合并且通过所述适形的EMI屏蔽接地；和
通孔，所述通孔围绕所述集成电路的周边而设置，所述通孔中的每一者从所述基体的所述顶部部分延伸至所述基体的所述底部部分，从而将所述适形的EMI屏蔽的第一部分电耦合至沿着所述底部部分设置的所述适形的EMI屏蔽的第二部分。
2.根据权利要求1所述的小外形屏蔽设备，其中所述通孔中的至少一个通过激光形成。
3.根据权利要求1所述的小外形屏蔽设备，还包括将所述适形的EMI屏蔽的顶部部分和底部部分彼此耦合的导电边缘电镀层。
4.根据权利要求1所述的小外形屏蔽设备，其中所述适形的EMI屏蔽的顶部部分和底部部分由薄金属箔形成。
5.根据权利要求1所述的小外形屏蔽设备，其中所述适形的EMI屏蔽与所述集成电路电耦合。
6.根据权利要求1所述的小外形屏蔽设备，其中所述适形的EMI屏蔽与所述集成电路电隔离。
7.根据权利要求1所述的小外形屏蔽设备，还包括嵌入在所述基体中的至少一个无源器件。
8.根据权利要求7所述的小外形屏蔽设备，其中所述至少一个无源器件为电阻器、电容器或电感器中的一者。
9.根据权利要求7所述的小外形屏蔽设备，其中所述至少一个无源器件与所述集成电路电气连通。
10.一种形成小外形屏蔽设备的方法，包括：
将集成电路嵌入到基体中，所述集成电路在其上具有多个导电接触焊盘并且所述基体由绝缘材料形成；
对应于所述多个导电接触焊盘，在所述基体中形成多个通孔，使得所述多个通孔电气连通至和电气连通自所述集成电路；
通过以柔性导体围绕所述嵌入式集成电路来创建适形的EMI屏蔽，其中所述适形的EMI屏蔽电耦合至所述多个导电接触焊盘中的至少一个接地的导电接触焊盘；以及
将包括彼此分离且区别的电气地导电的通路的柔性电路与所述适形的EMI屏蔽耦合，使得所述电气地导电的通路中的至少一个电气地导电的通路与所述适形的EMI屏蔽电气地耦合并且通过所述适形的EMI屏蔽接地。
11.根据权利要求10所述的方法，还包括形成将所述适形的EMI屏蔽的顶部部分和底部部分彼此耦合的导电边缘电镀层。
12.根据权利要求10所述的方法，还包括在所述基体中围绕所述集成电路的周边形成金属填充的通孔，所述金属填充的通孔将所述适形的EMI屏蔽的顶部部分和底部部分彼此耦合。
13.根据权利要求10所述的方法，还包括将至少一个无源器件嵌入在所述基体中。
14.根据权利要求13所述的方法，其中所述至少一个无源器件为电阻器、电容器或电感器中的一者。
15.根据权利要求10所述的方法，还包括将所述多个通孔中的至少一个电耦合至印刷电路板上的多个触点中的至少一个。
16.根据权利要求12所述的方法，其中所述适形的EMI屏蔽被形成为其中具有开口，所述开口对应于多个通孔的位置。
17.一种小外形屏蔽系统，包括：
集成电路组件，所述集成电路组件包括具有多个导电接触焊盘的集成电路和由绝缘材料形成并且被配置为完全封装所述集成电路的基体；
适形的EMI屏蔽，所述适形的EMI屏蔽由围绕所述集成电路组件的柔性导体形成，并且被配置为适形于所述集成电路组件的顶部部分和底部部分的形状，其中所述适形的EMI屏蔽电耦合至所述多个导电接触焊盘中的至少一个接地的导电接触焊盘；
柔性电路，所述柔性电路与所述适形的EMI屏蔽耦合并且包括彼此分离且区别的电气地导电的通路，所述电气地导电的通路中的至少一个电气地导电的通路与所述适形的EMI屏蔽电气地耦合并且通过所述适形的EMI屏蔽接地；
在所述基体中的多个导电通孔，所述多个导电通孔与所述多个导电接触焊盘耦合并且对应于所述多个导电接触焊盘，使得所述多个通孔连通至和连通自所述集成电路；
电子组件，所述电子组件包括多个触点和基板，其中所述多个导电通孔中的至少一个耦合至所述多个触点中的至少一个；和
导电边缘电镀层，所述导电边缘电镀层将所述适形的EMI屏蔽的顶部部分和底部部分彼此耦合。
18.根据权利要求17所述的小外形屏蔽系统，还包括所述基体中的围绕所述集成电路的周边的金属填充的通孔，所述金属填充的通孔将所述适形的EMI屏蔽的顶部部分和底部部分彼此耦合。
19.根据权利要求17所述的小外形屏蔽系统，其中所述电子组件为印刷电路板或柔性电路中的一者。
CN201380010490.7A 2012-02-23 2013-02-21 薄型、空间高效的电路屏蔽 Expired - Fee Related CN104137245B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261602529P 2012-02-23 2012-02-23
US61/602,529 2012-02-23
US201261613427P 2012-03-20 2012-03-20
US61/613,427 2012-03-20
US13/593,075 US9030841B2 (en) 2012-02-23 2012-08-23 Low profile, space efficient circuit shields
US13/593,075 2012-08-23
PCT/US2013/027179 WO2013126600A1 (en) 2012-02-23 2013-02-21 Low profile, space efficient circuit shields

Publications (2)

Publication Number Publication Date
CN104137245A CN104137245A (zh) 2014-11-05
CN104137245B true CN104137245B (zh) 2017-12-12

Family

ID=49002670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380010490.7A Expired - Fee Related CN104137245B (zh) 2012-02-23 2013-02-21 薄型、空间高效的电路屏蔽

Country Status (6)

Country Link
US (1) US9030841B2 (zh)
EP (1) EP2817820A4 (zh)
KR (1) KR101676934B1 (zh)
CN (1) CN104137245B (zh)
TW (1) TWI585934B (zh)
WO (1) WO2013126600A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143653B1 (ko) * 2013-12-31 2020-08-11 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
US9583445B2 (en) * 2014-03-18 2017-02-28 Apple Inc. Metal electromagnetic interference (EMI) shielding coating along an edge of a ceramic substrate
US9433090B2 (en) 2014-03-25 2016-08-30 Microsoft Technology Licensing, Llc Edge plated printed circuit board
US9536841B2 (en) * 2014-08-01 2017-01-03 Cyntec Co., Ltd. Semiconductor package with conformal EM shielding structure and manufacturing method of same
US10321553B2 (en) * 2014-08-04 2019-06-11 Cisco Technology, Inc. Shield to improve electromagnetic interference (EMI) suppression capability
JP2016063015A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体装置
JPWO2016042739A1 (ja) * 2014-09-17 2017-06-29 パナソニックＩｐマネジメント株式会社 放熱シートおよびこれを用いた放熱構造体
JP6411249B2 (ja) * 2015-03-11 2018-10-24 新光電気工業株式会社 半導体装置
US20170181266A1 (en) * 2015-12-22 2017-06-22 Thomson Licensing Electronic circuit board shielding with open window heat transfer path
WO2017142741A1 (en) * 2016-02-19 2017-08-24 Alpha Assembly Solutions Inc. Rf shield with selectively integrated solder
WO2018063262A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Package-level noise filtering for emi rfi mitigation
CN106449563B (zh) * 2016-11-29 2018-11-13 卡姆丹克太阳能（江苏）有限公司 一种具有鳍形结构的晶圆封装
CN106449443B (zh) * 2016-11-29 2019-01-01 海安浩驰科技有限公司 一种具有鳍形结构的晶圆封装方法
CN108231743A (zh) * 2016-12-15 2018-06-29 矽格股份有限公司 晶圆级金属屏蔽封装结构及其制造方法
US10553542B2 (en) * 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
JP2018164040A (ja) * 2017-03-27 2018-10-18 東芝メモリ株式会社 半導体装置
US10950555B2 (en) 2017-03-30 2021-03-16 Intel Corporation Ultra-low profile package shielding technique using magnetic and conductive layers for integrated switching voltage regulator
US11006514B2 (en) 2017-03-30 2021-05-11 Intel Corporation Three-dimensional decoupling integration within hole in motherboard
CN210074170U (zh) * 2017-04-03 2020-02-14 株式会社村田制作所 高频模块
US10607860B2 (en) 2017-09-25 2020-03-31 Powertech Technology Inc. Package structure and chip structure
CN111972051A (zh) 2018-03-16 2020-11-20 华为技术有限公司 用于电磁干扰屏蔽的组件及方法
US10867934B2 (en) * 2018-03-27 2020-12-15 Intel IP Corporation Component magnetic shielding for microelectronic devices
CN109698188B (zh) * 2018-12-29 2020-08-04 江苏长电科技股份有限公司 封装结构的成型方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111761A (en) * 1999-08-23 2000-08-29 Motorola, Inc. Electronic assembly
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
CN101971326A (zh) * 2007-09-13 2011-02-09 飞思卡尔半导体公司 集成电路管芯封装的电磁屏蔽形成

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153379A (en) * 1990-10-09 1992-10-06 Motorola, Inc. Shielded low-profile electronic component assembly
US5557142A (en) * 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JP2565300B2 (ja) * 1994-05-31 1996-12-18 日本電気株式会社 半導体装置
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
JP3278363B2 (ja) * 1996-11-18 2002-04-30 三菱電機株式会社 半導体加速度センサ
JP3280610B2 (ja) * 1997-09-09 2002-05-13 ホシデン株式会社 表面実装コネクタソケット
JP4169833B2 (ja) * 1998-06-18 2008-10-22 富士通株式会社 ディスク装置
US6743975B2 (en) * 2001-03-19 2004-06-01 Hewlett-Packard Development Company, L.P. Low profile non-electrically-conductive component cover for encasing circuit board components to prevent direct contact of a conformal EMI shield
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6980439B2 (en) * 2001-12-27 2005-12-27 Intel Corporation EMI shield for transceiver
TW517368B (en) * 2002-01-22 2003-01-11 Via Tech Inc Manufacturing method of the passivation metal on the surface of integrated circuit
JP2003329444A (ja) * 2002-03-07 2003-11-19 Alps Electric Co Ltd 静電容量式センサ
JP4155775B2 (ja) * 2002-03-07 2008-09-24 アルプス電気株式会社 静電容量式センサ
US6853072B2 (en) * 2002-04-17 2005-02-08 Sanyo Electric Co., Ltd. Semiconductor switching circuit device and manufacturing method thereof
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
TWI235469B (en) * 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
WO2004093506A2 (en) * 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
US20050104164A1 (en) * 2003-11-14 2005-05-19 Lsi Logic Corporation EMI shielded integrated circuit packaging apparatus method and system
WO2005078796A1 (ja) * 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US20070023203A1 (en) 2005-07-26 2007-02-01 Leizerovich Gustavo D Method and system for customized radio frequency shielding using solder bumps
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
JPWO2007072616A1 (ja) * 2005-12-22 2009-05-28 株式会社村田製作所 部品内蔵モジュールおよびその製造方法
DE102006007381A1 (de) * 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
KR100691632B1 (ko) * 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
JP5120266B6 (ja) * 2007-01-31 2018-06-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2008192978A (ja) * 2007-02-07 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
CN101663926B (zh) * 2007-05-02 2011-10-05 株式会社村田制作所 部件内置模块及其制造方法
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
US8217511B2 (en) * 2007-07-31 2012-07-10 Freescale Semiconductor, Inc. Redistributed chip packaging with thermal contact to device backside
US20090072357A1 (en) * 2007-09-13 2009-03-19 Jinbang Tang Integrated shielding process for precision high density module packaging
US20090115026A1 (en) * 2007-11-05 2009-05-07 Texas Instruments Incorporated Semiconductor device having through-silicon vias for high current,high frequency, and heat dissipation
US8507319B2 (en) * 2007-12-07 2013-08-13 Stats Chippac Ltd. Integrated circuit package system with shield
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
US20090243012A1 (en) * 2008-03-28 2009-10-01 Micron Technology, Inc. Electromagnetic interference shield structures for semiconductor components
US20090243051A1 (en) * 2008-03-28 2009-10-01 Micron Technology, Inc. Integrated conductive shield for microelectronic device assemblies and associated methods
US8101460B2 (en) * 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
FR2937796A1 (fr) * 2008-10-29 2010-04-30 St Microelectronics Grenoble Dispositif semi-conducteur a ecran de protection
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US7772694B2 (en) * 2008-11-26 2010-08-10 Freescale Semiconductor, Inc. Integrated circuit module and method of packaging same
US20100157566A1 (en) * 2008-12-19 2010-06-24 Robert Bogursky Electronic shield assembly and methods
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI489610B (zh) * 2010-01-18 2015-06-21 矽品精密工業股份有限公司 具電磁遮蔽之封裝結構之製法
US8213180B2 (en) * 2010-01-21 2012-07-03 Broadcom Corporation Electromagnetic interference shield with integrated heat sink
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
KR101070814B1 (ko) * 2010-06-03 2011-10-06 삼성전기주식회사 반도체패키지 및 그 제조방법
US8236617B2 (en) * 2010-06-04 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
KR101711048B1 (ko) * 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
KR20120045893A (ko) * 2010-11-01 2012-05-09 삼성전기주식회사 반도체 패키지 모듈
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8969136B2 (en) * 2011-03-25 2015-03-03 Stats Chippac Ltd. Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
KR20120110435A (ko) * 2011-03-29 2012-10-10 삼성전기주식회사 Ｒｆ 모듈 차폐 방법 및 이를 이용한 ｒｆ 통신 모듈
US8872312B2 (en) * 2011-09-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. EMI package and method for making same
US8637963B2 (en) * 2011-10-05 2014-01-28 Sandisk Technologies Inc. Radiation-shielded semiconductor device
US9196958B2 (en) * 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111761A (en) * 1999-08-23 2000-08-29 Motorola, Inc. Electronic assembly
CN101971326A (zh) * 2007-09-13 2011-02-09 飞思卡尔半导体公司 集成电路管芯封装的电磁屏蔽形成
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device

Also Published As

Publication number Publication date
EP2817820A1 (en) 2014-12-31
TW201347134A (zh) 2013-11-16
WO2013126600A1 (en) 2013-08-29
KR20140129259A (ko) 2014-11-06
US9030841B2 (en) 2015-05-12
KR101676934B1 (ko) 2016-11-29
US20130223041A1 (en) 2013-08-29
TWI585934B (zh) 2017-06-01
CN104137245A (zh) 2014-11-05
EP2817820A4 (en) 2016-02-17

Similar Documents

Publication Publication Date Title
CN104137245B (zh) 薄型、空间高效的电路屏蔽
CN101932223B (zh) 形成隔离的敷形屏蔽区的系统和方法
US7813145B2 (en) Circuit structure with multifunction circuit cover
CN105990652A (zh) 安装模块和天线装置
WO2006011981A2 (en) Electromagnetic shield assembly
US20060214278A1 (en) Shield and semiconductor die assembly
US20030179055A1 (en) System and method of providing highly isolated radio frequency interconnections
JP5750528B1 (ja) 部品内蔵回路基板
US7915715B2 (en) System and method to provide RF shielding for a MEMS microphone package
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
CN107516764B (zh) 天线结构及其制作方法
US9210795B2 (en) Conformal reference planes in substrates
US7186924B2 (en) Dielectric structure for printed circuit board traces
JP4051326B2 (ja) 電子装置の製造方法
JP4910335B2 (ja) 印刷配線板及び半導体集積回路装置
JP4057968B2 (ja) 電子装置
KR100698570B1 (ko) 전자파 간섭을 감소시키는 패키지 디바이스
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
CN101404277A (zh) 多芯片模块
CN111081696A (zh) 半导体封装和制造半导体封装的方法
JP2005019900A (ja) 電子装置
CN210042370U (zh) 抗电磁干扰电路板
CN112908963B (zh) 基板结构、制备方法及电子产品
CN211238248U (zh) 半导体封装
EP2779805B1 (en) Method and apparatus pertaining to a cavity-bearing printed circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171212