JP2016063015A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016063015A
JP2016063015A JP2014188529A JP2014188529A JP2016063015A JP 2016063015 A JP2016063015 A JP 2016063015A JP 2014188529 A JP2014188529 A JP 2014188529A JP 2014188529 A JP2014188529 A JP 2014188529A JP 2016063015 A JP2016063015 A JP 2016063015A
Authority
JP
Japan
Prior art keywords
magnetic shield
shield plate
semiconductor device
magnetic
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014188529A
Other languages
English (en)
Inventor
善秋 後藤
Yoshiaki Goto
善秋 後藤
裕亮 赤田
Yusuke Akada
裕亮 赤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014188529A priority Critical patent/JP2016063015A/ja
Priority to TW104106093A priority patent/TWI623072B/zh
Priority to US14/636,171 priority patent/US9349940B2/en
Priority to CN201510101487.7A priority patent/CN105990516B/zh
Publication of JP2016063015A publication Critical patent/JP2016063015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】磁気シールド効果を高めた半導体装置を提供する。【解決手段】実施形態の半導体装置1は、基板2に固着されたベース部31、ベース部31の対向する両端部から外側に向けて斜め方向に延びる傾斜部32、および傾斜部32の先端に設けられた円弧部33を備える磁気シールド板3と、磁気シールド板3のベース部31上に接着された半導体素子4と、円弧部33の少なくとも一部を露出させつつ、磁気シールド板3および半導体素子4を封止する封止樹脂層5と、円弧部33の露出部分と接触させつつ、樹脂封止層5の表面を覆う磁気シールド膜6とを具備する。【選択図】図2

Description

本発明の実施形態は、半導体装置に関する。
現在、種々の半導体メモリが開発、実用化されている。半導体メモリの中には、磁気抵抗メモリ(Magnetoresistive Random Access Memory:MRAM)のような磁気を利用した半導体メモリも実用化されている。磁気抵抗メモリは、磁気を利用した記憶素子であるため、記憶素子に保持された情報が外部磁場の影響により失われるおそれがある。従来の磁気抵抗メモリを有する半導体チップでは、外部磁場の影響を抑制するために、例えば半導体チップの表面および裏面に沿って軟磁性体を磁気シールド層として配置したパッケージ構造を適用することが検討されている。
磁気抵抗メモリを有する半導体チップに適用されるシールドパッケージ構造において、半導体チップの裏面側に関しては、半導体チップとそれが搭載される配線基板との間に軟磁性板を配置することで簡易的に磁気シールドすることができる。半導体チップの表面側に関しては、例えば略L字型の軟磁性板を裏面側の軟磁性板と接するように配置することが検討されている。このような構造においては、L字型の軟磁性板で覆われていない半導体チップの端部側で十分な磁気シールド効果を得ることができない。
裏面側の軟磁性板の両端部を上方に立上げ、これら立上げ部上に表面側の軟磁性板を裏面側の軟磁性板と接触させつつ配置して磁気回路を形成することも考えられる。この場合、軟磁性板の曲げ加工精度等の影響で、裏面側の軟磁性板の立上げ部と表面側の軟磁性板とを隙間なく接触させることが難しく、軟磁性板間の隙間により磁気シールド効果が低下するおそれがある。また、予め表面側の軟磁性板を配置した構造では、半導体チップを樹脂封止する際に、半導体チップと表面側の軟磁性板との間に樹脂を十分に充填できないおそれがある。封止樹脂の未充填部は、半導体装置の信頼性等を低下させる。
特開2013−207059号公報
本発明が解決しようとする課題は、半導体チップの優れた磁気シールド効果を得ることを可能にした半導体装置を提供することにある。
実施形態の半導体装置は、チップ搭載領域を有する基板と、基板のチップ搭載領域に固着されたベース部と、ベース部の対向する両端部から外側に向けて斜め方向に延びる傾斜部と、傾斜部の先端に設けられた円弧部とを備える磁気シールド板と、磁気シールド板のベース部上に接着された半導体素子と、磁気シールド板の円弧部の少なくとも一部を露出させつつ、磁気シールド板および半導体素子を封止する封止樹脂層と、円弧部の露出部分と接触させつつ、樹脂封止層の表面を覆うように設けられた磁気シールド膜とを具備している。
実施形態の半導体装置を示す上面透過図である。 図1に示す半導体装置のA−A線に沿った断面図である。 図1に示す半導体装置の磁気シールド膜を形成する前の装置状態を示す断面図である。 図3に示す装置に磁気シールド膜を形成した状態を示す断面図である。 図1に示す半導体装置に用いられる磁気シールド板の第1の構成例を一部拡大して示す図である。 図1に示す半導体装置に用いられる磁気シールド板の第2の構成例を一部拡大して示す図である。 図1に示す半導体装置に用いられる磁気シールド板の第3の構成例を一部拡大して示す図である。 図1に示す半導体装置に用いられる磁気シールド板の第4の構成例を一部拡大して示す図である。 図1に示す半導体装置の製造に用いられる多数個取りの配線基板を示す平面図である。 図1に示す半導体装置の製造に用いられる多数個取りの磁気シールド板を示す平面図である。 図1に示す半導体装置の製造工程を示す平面図である。
以下、実施形態の半導体装置について、図面を参照して説明する。図1は半導体装置の内部構成を透過して示す上面図(上面透過図)、図2は図1のA−A線に沿った断面図である。図3は図1に示す半導体装置に磁気シールド膜を形成する前の状態を示す図であって、図3(a)は磁気シールド膜の形成前の装置状態を一部拡大して示す平面図、図3(b)は図3(b)のB−B線に沿った断面図である。図4は図3に示す装置に磁気シールド膜を形成した状態を示す断面図である。
図1ないし図4に示す半導体装置1は、基板2と、基板2上に固着された断面が略コ字状の磁気シールド板3と、磁気シールド板3上に搭載された半導体チップ4と、磁気シールド板3および半導体チップ4を封止する封止樹脂層5と、封止樹脂層5の表面を覆う磁気シールド膜6とを具備する。なお、以下の説明における上下の方向は、基板2の磁気シールド板3および半導体チップ4が搭載された面を上とした場合を基準とする。
基板2としては、例えば絶縁樹脂基板の表面や内部に配線網(図示せず)を設けた配線基板が用いられ、具体的にはガラス−エポキシ樹脂やBT樹脂(ビスマレイミド・トリアジン樹脂)等を使用したプリント配線板(多層プリント基板等)が用いられる。配線基板2は、半導体チップの搭載面となる表面2aを有している。配線基板2の表面2aは、端子形成領域X1、X2とチップ搭載領域Yとを有している。端子形成領域X1、X2は、それぞれ矩形状の配線基板2の長辺にそって設けられている。端子形成領域X1、X2には、半導体チップ4との接続端子7が設けられている。配線基板2の表面2aには、位置決め用のアライメントマーク8が設けられている。配線基板2の表面2aは、接続端子7やアライメントマーク8等を除いて、ソルダレジスト(図示せず)で覆われている。
配線基板2の表面2aにおけるチップ搭載領域Yには、断面が略コ字状の磁気シールド板3が接着剤層9により接着されている。磁気シールド板3には、鉄(Fe)、ニッケル(Ni)、コバルト(Co)等の軟磁性金属や、これら軟磁性金属を少なくとも1つ含む軟磁性合金等が用いられる。軟磁性合金等としては、珪素鋼(Fe−Si)、炭素鋼(Fe−C)、パーマロイ(Fe−Ni)、センダスト(Fe−Si−Al)、パーメンジュール(Fe−Co)、フェライトステンレス等が挙げられる。磁気シールド膜6にも、同様な軟磁性材料が用いられる。磁気シールド膜6に、磁気シールド板3と同一の軟磁性材料を用いてもよいし、異なる軟磁性材料を用いてもよい。
磁気シールド板3は、矩形状の半導体チップ4と同等、もしくはそれより大きい矩形形状を有するベース部31を有している。磁気シールド板3のベース部31は、接着剤層9によりチップ搭載領域Yに接着されている。磁気シールド板3のベース部31は、端子形成領域X1、X2に沿った長辺と、長辺と直交する短辺とを有する平板形状を備えるものである。ベース部31の短辺側の両端部には、それぞれ傾斜部32が設けられている。傾斜部32は、ベース部31の端部から外側に向けて斜め上方に延びるように設けられている。傾斜部32の先端には、それぞれ円弧部33が設けられている。磁気シールド板3の具体的な形状は、後に詳述する。
磁気シールド板3のベース部31上には、半導体チップ4が接着剤層(図示せず)により接着されている。半導体チップ4は、例えば磁気抵抗メモリ(MRAM)素子を有する。ただし、半導体チップ4はこれに限られるものではなく、外部磁場の影響を排除することが求められる半導体チップを適用することができる。半導体チップ4は、端子形成領域X1、X2の近傍に位置する2つの長辺に沿って設けられた電極パッド10を有する。半導体チップ4の電極パッド10は、金(Au)ワイヤ等のボンディングワイヤ11を介して、端子形成領域X1、X2に設けられた接続端子7と電気的に接続されている。
配線基板2の表面2a上には、磁気シールド板3および半導体チップ4をボンディングワイヤ11等と共に封止する封止樹脂層5が形成されている。ただし、磁気シールド板3の傾斜部32の先端に設けられた円弧部33の少なくとも一部は、封止樹脂層5から露出している。円弧部33は、図3に示すように、封止樹脂層5から露出した露出部分33aを有している。封止樹脂層5の上面および側面には、磁気シールド膜6が形成されている。封止樹脂層5の表面は、磁気シールド膜6で覆われている。磁気シールド膜6は、図4に示すように、円弧部33の露出部分33aと接している。磁気シールド膜6は、例えばメッキ法、スパッタ法、導電性ペーストの塗布法等により形成される。
磁気シールド板3の形状、磁気シールド板3の封止樹脂層5からの露出構造、およびそれらに基づく磁気シールド板3と磁気シールド膜6との接触構造について、図3ないし図8を参照して詳述する。磁気シールド板3は、上述したようにベース部31と傾斜部32と円弧部33とを有している。ベース部31は、矩形状の半導体チップ4と同等、もしくはそれより大きい矩形形状を有している。半導体チップ4の裏面側は、ベース部31により覆われている。傾斜部32は、ベース部31に垂直な方向に対し、ベース部31の端部(短辺側の両端部)を支点としてベース部31の外側方向に向けて傾けるように設けられている。
傾斜部32は、図5に示すように、傾斜角(ベース部31と傾斜部32とが成す角度)θが鈍角となるように、ベース部31の短辺側端部に設けられている。図5(a)は磁気シールド板3のベース部31、傾斜部32、および円弧部33を拡大して示す断面図、図5(b)はベース部31、傾斜部32、および円弧部33を図5(a)の矢印方向から見た図である。傾斜部32は、傾斜角θが鈍角であるためにバネ性を有している。バネ性を有する傾斜部32をベース部31の両端部に上方への立上げ部として設けることによって、磁気シールド板3を構成する軟磁性板の曲げ加工のバラツキ、封止樹脂層5の厚さバラツキ等を吸収して磁気シールド板3の封止樹脂層5からの露出精度を高めることができる。
傾斜部32の傾斜角θは、傾斜部32に適度なバネ性を付与しつつ、上方への立上げ部として傾斜部32を有する磁気シールド板3による半導体チップ4の収容性、すなわちベース部31および傾斜部32で形成される容器形状部内への半導体チップ4の配置性を確保する上で、例えば120度以上150度以下であることが好ましく、典型的には135度程度である。傾斜角θが小さすぎると、傾斜部32のバネ性が低下する。傾斜角θが大きすぎると、磁気シールド板3による半導体チップ4の収容性が低下する。半導体チップ4の収容性を確保するために、傾斜部32を長くすると半導体装置1の大型化を招く。
傾斜部32の先端側を封止樹脂層5から露出させるにあたって、露出部分の形状が安定するように、傾斜部32の先端には円弧部33が設けられている。円弧部33は、傾斜部32の先端を外側に向けて湾曲させた形状を有している。傾斜部32の先端に円弧部33を設けることによって、傾斜部32のバネ性を利用して傾斜部32の先端高さを調節した場合においても、傾斜部32の先端を上方から見たときの形状がほぼ一定になる。傾斜部32の先端に設けられた円弧部33の一部33aを、封止樹脂層5から安定して露出させることができる。従って、磁気シールド膜6が磁気シールド板3と安定的に接触するため、磁気シールド板3と磁気シールド膜6とで良好な磁気回路を形成することができる。
すなわち、半導体チップ4の下面および短辺側の側面は磁気シールド板3で覆われており、さらに半導体チップ4の上面および側面は磁気シールド板3と接触させて磁気回路を形成した磁気シールド膜6で覆われている。半導体装置1の外部で発生した磁力線は、磁気シールド板3および磁気シールド膜6により形成された磁気シールドを伝わるため、半導体装置1の内部への磁力線の侵入を効果的に防ぐことができる。従って、半導体チップ4に対する磁気シールド性を有効に得ることが可能となる。
磁気シールド板3の円弧部33の一部を封止樹脂層5から露出させる方法としては、いくつか考えられる。例えば、封止樹脂層5を形成する際に用いられる金型、具体的には封止樹脂層5の充填空間を形成する金型のキャビティ面に磁気シールド板3の円弧部33を接触させる。円弧部33を金型に接触させた状態で封止樹脂層5を形成することで、円弧部33の一部(金型との接触部)が封止樹脂層5から露出する。円弧部33が金型に接触した際に、傾斜部32の傾斜角θに基づくバネ性と円弧部33の滑り性により傾斜部32が横方向に広がる。このため、軟磁性板の加工精度や封止樹脂層5の厚さにバラツキが生じたとしても、円弧部33を金型に安定して接触させることができる。
さらに、円弧部33は金型に接触させた際の形状がほぼ一定であるため、円弧部33の封止樹脂層5からの露出部分33aの形状を安定させることができる。円弧部33の曲率半径Rは、金型との接触性や装置サイズ等を考慮して設定することが好ましい。また、磁気シールド板3のベース部31から円弧部33の先端面までの高さは、軟磁性板の加工バラツキや封止樹脂層5の厚さバラツキ等を考慮し、これらが生じていた場合においても常に円弧部33が金型に当たるように設定することが好ましい。成形用の金型には、金型汚れ防止用にシートを用いるシートモールドタイプを使用することが好ましい。円弧部33がシートに食い込む分だけ、円弧部33の封止樹脂層5からの露出量が多くなる。
封止樹脂層5の成形には、トランスファ成形および圧縮成形のいずれを適用してもよい。例えば、圧縮成形により封止樹脂層5を形成する場合には、一対の圧縮成形型(モールド)内に封止用樹脂材料と封止される装置部品(被封止部品/ここでは基板2に磁気シールド板3と半導体チップ4とを搭載した部品)とを配置し、一対の圧縮成形型を閉じた後に加圧しながら加熱し、加熱により流動化させた樹脂材料で磁気シールド板3や半導体チップ4を覆うことにより封止樹脂層5を形成する。一対の圧縮成形型を加圧する際に、磁気シールド板3の円弧部33を圧縮成形型(金型)と接触させやすい。
磁気シールド板3の円弧部33を封止樹脂層5から露出させる他の方法としては、円弧部33を有する傾斜部32を封止樹脂層5内に埋設し、この状態の封止樹脂層5を上面側から削ることにより円弧部33の一部を封止樹脂層5から露出させる方法が挙げられる。この場合においても、円弧部33の形状等に基づいて、円弧部33の封止樹脂層5からの露出性を高めることができる。ただし、封止樹脂層5の切削量の管理等に手間を要し、また切削工程自体のコストも加わるため、上述した円弧部33と金型とを接触させる方法、すなわち封止樹脂層5を切削することなく円弧部33を封止樹脂層5から露出させる方法を適用することが好ましい。これによって、封止樹脂層5から露出させた円弧部33を有する装置部品、ひいては円弧部33の露出部分33aと接触させた磁気シールド膜6を有する半導体装置1を安定にかつ低コストで提供することが可能となる。
次に、磁気シールド板3の傾斜部32の平面形状について説明する。磁気シールド板3による磁気シールド性の観点からは、傾斜部32の平面形状は図5(a)に示すように、ベタ板状(平板状)であることが好ましい。ただし、円弧部33の露出安定性を高めるためには、図6ないし図8に示すような形状を有する傾斜部32を適用することが好ましい。すなわち、円弧部33を金型に接触させて横方向に広げるように変形させた場合、曲げモーメントは傾斜部32の根本部分、すなわちベース部31との接続部分で最大となる。傾斜部32の平面形状を根本部分が繋がったベタ板状とすると、傾斜部32を均等に変形させるために比較的大きな力を加える必要がある。
このような点に対して、図6ないし図8に示すように、傾斜部32をベース部31の端部方向(ベース部31の短辺方向)と平行な方向に対して複数に分割することが有効である。図6ないし図8に示す傾斜部32は、複数の傾斜分割片34を有している。複数の傾斜分割片34は、それぞれ先端に設けられた円弧部33を有している。傾斜分割片34はベタ板状の傾斜部32に比べて変形させやすいため、それらの先端に設けられた円弧部33の封止樹脂層5からの露出安定性を高めることができる。また、半導体装置1の外部で発生した磁力線は、軟磁性材料が存在する方向に引き寄せられ、軟磁性材料内を通過しやすいため、傾斜分割片34間に隙間が存在していても磁気シールド効果を得ることができる。
複数の傾斜分割片34を有する傾斜部32の磁気シールド効果を高めるためには、図7および図8に示すように、隣接する傾斜分割片34間をベース部31の端部方向と平行な方向に接続片35で接続することが有効である。接続片35は、傾斜分割片34のベース部31との接続部および傾斜分割片34の円弧部33を含む先端部を除いた部分間に設けられる。接続片35は、図7に示すように隣接する傾斜分割片34間のみを接続するように設けてもよいし、図8に示すように3個以上の傾斜分割片34間を接続するように設けてもよい。接続片35による傾斜分割片34の接続構造は、円弧部33の露出安定性とシールド効果との兼ね合いで適宜に設定される。
上述したように、磁気シールド板3による磁気シールド性の観点からは、傾斜部32の平面形状はベタ板状であることが好ましい。ただし、この場合には円弧部33の露出安定性が他の構成より劣るおそれがある。一方、円弧部33の露出安定性に関しては、図6に示したように、傾斜部32を分割して複数の傾斜分割片34で構成することが好ましい。ただし、この場合には磁気シールド効果が他の構成より劣るおそれがある。図7および図8に示したように、傾斜部32を複数の傾斜分割片34とそれらを接続する接続片35で構成した構造は、それらの中間となる。傾斜部32の平面形状は、円弧部33の露出安定性とシールド効果との兼ね合いで適宜に選択することができる。
次に、半導体装置1の製造工程について、図9ないし図11を参照して説明する。ただし、以下に示す製造工程は半導体装置1の製造工程の一例であり、それに限定されるものではない。図9は配線基板2となる装置形成領域101を複数備える多数個取りの集合基板100を示している。複数の装置形成領域101は、それぞれ接続端子7を有している。さらに、装置形成領域101のチップ搭載領域には、それぞれ接着剤層9を形成する接着フィルム102が貼り付けられている。接着フィルム102は、磁気シールド板3のベース部31より大きい形状を有していることが好ましい。集合基板100は、製造装置内での搬送用および位置決め用の丸穴103を有している。
磁気シールド板3を配線基板2に接着する接着フィルム102は、例えば配線基板2の製造工程で予め貼り付けておく、磁気シールド板3に予め貼り付けておく、磁気シールド板3を接着する直前に配線基板2に貼り付ける等の方法により配置される。磁気シールド板3に予め接着フィルム102を貼り付けておく方法は、接着フィルム102を貼り付ける際に、傾斜部32を避けてベース部31を支持する必要があり、貼り付け治具の形状が複雑になる。接着フィルム102は、貼付け位置精度を考えるとベース部31よりも小さめの寸法が好ましいため、磁気シールド板3を配線基板2に貼り付けた後に、磁気シールド板3と配線基板2との間に細長い隙間が生じやすい。これは樹脂封止時に不利となる。
配線基板2に接着フィルム102を予め貼り付けておくことによって、ベース部31より大きい接着フィルム103を使用することができるため、樹脂封止時に不利となることはない。さらに、接着フィルム103を平らな配線基板2に貼り付ける場合には、貼付け治具の形状を簡易化することができる。ここでは、集合基板100の各装置形成領域101に接着フィルム102を貼り付けている。磁気シールド板3を接着する直前に配線基板2に接着フィルム102を貼り付ける方法は、製造ラインが長くなるために不利である。
図10は複数の磁気シールド板3を吊りピン111でフレーム112に接続した集合シールド板110を示している。集合シールド板110は、集合基板100の搬送用および位置決め用の丸穴103より一回り大きい丸穴113を有している。これは、集合基板100と集合シールド板110とを貼り合わせる際の位置ズレを考慮すると共に、製造装置内で集合基板100の丸穴103で搬送および位置決めを行うためである。図11に示すように、集合基板100上に集合シールド板110を貼り合わせる。集合基板100と集合シールド板110との貼り合わせは、各装置形成領域101に接着フィルム102を介して磁気シールド板3をそれぞれ貼り付けることにより行われる。
集合シールド板110の各磁気シールド板3上に半導体チップ4を搭載し、半導体チップ4の電極と装置形成領域101の接続端子7とをボンディングワイヤ11により電気的に接続する。このような状態の集合シールド板110と集合シールド板110との積層物を封止装置の金型内に設置する。この際、各磁気シールド板3の円弧部33が金型に接触するように、積層物を金型内に配置する。積層物の各装置形成領域101上に磁気シールド板3および半導体チップ4を封止する封止樹脂層5を形成する。封止樹脂層5は、複数の装置形成領域101を一括して封止するように形成される。このような樹脂封止体を各装置形成領域101に応じて個片化する。この際に、集合シールド板110の吊りピン111も切断する。個片化後の装置表面に磁気シールド膜6を形成することによって、実施形態形態の半導体装置1、すなわち磁気シールド機能付き半導体パッケージを作製する。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体装置、2…配線基板、3…磁気シールド板、31…ベース部、32…傾斜部、33…円弧部、33a…露出部分、34…傾斜分割片、35…接続片、4…半導体チップ、5…封止樹脂層、6…磁気シールド膜。

Claims (5)

  1. チップ搭載領域を有する基板と、
    前記基板の前記チップ搭載領域に固着されたベース部と、前記ベース部の対向する両端部から外側に向けて斜め方向に延びる傾斜部と、前記傾斜部の先端に設けられた円弧部とを備える磁気シールド板と、
    前記磁気シールド板の前記ベース部上に接着された半導体素子と、
    前記磁気シールド板の前記円弧部の少なくとも一部を露出させつつ、前記磁気シールド板および前記半導体素子を封止する封止樹脂層と、
    前記円弧部の露出部分と接触させつつ、前記樹脂封止層の表面を覆うように設けられた磁気シールド膜と
    を具備する半導体装置。
  2. 前記磁気シールド板の前記傾斜部は、前記ベース部の前記端部と平行な方向に対して分割された複数の傾斜分割片を有し、前記複数の傾斜分割片のそれぞれの先端に前記円弧部が設けられている、請求項1に記載の半導体装置。
  3. 前記傾斜部は、隣接する前記傾斜分割片の前記ベース部との接続部および前記円弧部を除く部分間を前記端部と平行な方向に接続する接続片を有する、請求項2に記載の半導体装置。
  4. 前記半導体チップは磁気抵抗メモリ素子を有する、請求項1ないし請求項3のいずれか1項に記載の半導体装置。
  5. 前記磁気シールド板および前記磁気シールド膜に軟磁性材料を用いる、請求項1ないし請求項4のいずれか1項に記載の半導体装置。
JP2014188529A 2014-09-17 2014-09-17 半導体装置 Pending JP2016063015A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014188529A JP2016063015A (ja) 2014-09-17 2014-09-17 半導体装置
TW104106093A TWI623072B (zh) 2014-09-17 2015-02-25 Semiconductor device
US14/636,171 US9349940B2 (en) 2014-09-17 2015-03-02 Semiconductor device and method of manufacturing the same
CN201510101487.7A CN105990516B (zh) 2014-09-17 2015-03-06 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014188529A JP2016063015A (ja) 2014-09-17 2014-09-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2016063015A true JP2016063015A (ja) 2016-04-25

Family

ID=55455638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014188529A Pending JP2016063015A (ja) 2014-09-17 2014-09-17 半導体装置

Country Status (4)

Country Link
US (1) US9349940B2 (ja)
JP (1) JP2016063015A (ja)
CN (1) CN105990516B (ja)
TW (1) TWI623072B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020241068A1 (ja) * 2019-05-30 2020-12-03 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、および、半導体パッケージの製造方法
US12132063B2 (en) 2019-05-30 2024-10-29 Sony Semiconductor Solutions Corporation Semiconductor package and method for manufacturing semiconductor package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6411249B2 (ja) * 2015-03-11 2018-10-24 新光電気工業株式会社 半導体装置
JP2020043258A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 半導体メモリおよびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2092371C (en) * 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US5798283A (en) * 1995-09-06 1998-08-25 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
KR100662610B1 (ko) * 2005-01-25 2007-01-02 삼성전자주식회사 자계검출소자 및 그 제조방법
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
JP2009152329A (ja) 2007-12-20 2009-07-09 Panasonic Corp 電子部品装置
JP5483281B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置アセンブリ
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
JP2013093508A (ja) 2011-10-27 2013-05-16 Toshiba Corp 半導体装置
CN103107281B (zh) * 2011-11-15 2015-04-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
JP5829562B2 (ja) 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
US9156680B2 (en) * 2012-10-26 2015-10-13 Analog Devices, Inc. Packages and methods for packaging
JP6010005B2 (ja) * 2013-09-09 2016-10-19 株式会社東芝 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020241068A1 (ja) * 2019-05-30 2020-12-03 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、および、半導体パッケージの製造方法
JP7561733B2 (ja) 2019-05-30 2024-10-04 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、および、半導体パッケージの製造方法
US12132063B2 (en) 2019-05-30 2024-10-29 Sony Semiconductor Solutions Corporation Semiconductor package and method for manufacturing semiconductor package

Also Published As

Publication number Publication date
US9349940B2 (en) 2016-05-24
CN105990516A (zh) 2016-10-05
TW201613042A (en) 2016-04-01
TWI623072B (zh) 2018-05-01
CN105990516B (zh) 2018-12-21
US20160079515A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
JP6353763B2 (ja) 半導体装置及びその製造方法
JP5036563B2 (ja) 半導体装置およびその製造方法
TW495943B (en) Semiconductor package article with heat sink structure and its manufacture method
US8242615B2 (en) Semiconductor chip on film package with dummy patterns and manufacturing method thereof
JP6280014B2 (ja) 半導体装置及びその製造方法
KR20110052880A (ko) 플립 칩 패키지 및 그의 제조 방법
CN107230643A (zh) 具有用于在囊封体中形成开口的延伸结构的封装装置
JP2016063015A (ja) 半導体装置
JP2001188891A (ja) 非接触型icカード
JP2017059583A (ja) 半導体装置
JP2002026044A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2014178731A (ja) 半導体装置の製造方法
CN107305879B (zh) 半导体器件及相应的方法
CN106233624A (zh) 水晶振动装置以及其制造方法
US9070067B2 (en) Smart card module and method for producing a smart card module
JP2013258354A (ja) モールドパッケージおよびその製造方法
JPH03125440A (ja) 電子部品
JP2009117647A (ja) 半導体装置およびその製造方法
JP2017092181A (ja) 半導体装置
TW201036113A (en) Substrateless chip package and fabricating method
JP2005286010A (ja) 積層型半導体パッケージ用の多層基板およびその製造方法、ならびに積層型半導体パッケージおよびその製造方法
JP2007066967A (ja) 半導体装置及びその製造方法
US10546819B2 (en) Semiconductor device and method of manufacturing the same
JP6220282B2 (ja) 半導体装置
US20200258831A1 (en) Conductive trace design for smart card