JP2014178731A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】アンテナコイル一体型ＲＦＩＤパッケージを含む複数の電子部品を配線基板に実装する工程を短縮する。
【解決手段】アンテナコイル一体型ＲＦＩＤパッケージ１０の樹脂封止体１２の一面に露出するアンテナコイル１３の一部に、アンテナコイル１３よりも線幅の広い実装部１３ａを一体形成し、この実装部１３ａを介してＲＦＩＤパッケージ１０を配線基板に半田実装することにより、ＲＦＩＤパッケージ１０と他の電子部品とを配線基板に一括して半田実装することが可能となる。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関し、特に、ＲＦＩＤパッケージを有する半導体装置の製造に適用して有効な技術に関する。

ＲＦＩＤとは、半導体チップとアンテナコイルとで構成されるインレットを何らかの外装に組み込んでなるタグ（ＲＦＩＤタグ）を物品に取り付け、このＲＦＩＤタグと外部のリーダライタ（データの読み書きを行う装置）との間でデータ通信を行うことにより、当該物品の自動認識を行う技術である。ＲＦＩＤタグの半導体チップには、上記アンテナコイルと共に共振回路を構成する電源用コンデンサ、識別番号等のデータを格納するメモリ回路、整流回路、制御回路、クロック等のＩＣ回路が内蔵されている。

ＲＦＩＤタグは、識別番号等のデータを半導体チップ内のメモリ回路に格納することから、バーコードを利用したタグに比べて大容量のデータを格納できる利点がある。また、半導体チップ内のメモリ回路に記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。

ＲＦＩＤタグについては、例えば特許文献１、２などに記載がある。

特開２０１０−０２１８４０号公報 特表２００６−５２１６３２号公報

本発明者らは、ＩＣ回路が内蔵された半導体チップを樹脂封止体で封止すると共に、樹脂封止体の一面にアンテナコイルを形成したアンテナコイル一体型ＲＦＩＤパッケージの実装技術について検討した。

すなわち、アンテナコイル一体型ＲＦＩＤパッケージを配線基板に実装する方式として、樹脂封止体のアンテナコイル形成面と反対側の面を配線基板に対向させ、接着剤を介してＲＦＩＤパッケージを配線基板に実装することが考えられる。

しかしながら、この実装方式を採用する場合は、同一配線基板上にＲＦＩＤパッケージと半田実装用の他の電子部品とを混載する場合、工程が増加してしまうという課題が生じる。

上記した課題ならびにその他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本願の一実施の形態における半導体装置の製造方法は、アンテナコイル一体型ＲＦＩＤパッケージの一面に露出するアンテナコイルの一部に、アンテナコイルよりも線幅の広い半田実装部を一体形成し、この半田実装部を介してＲＦＩＤパッケージを配線基板に半田実装するものである。

前記一実施の形態によれば、ＲＦＩＤパッケージと他の半田実装用電子部品とを一括して配線基板に実装することが可能となる。

実施の形態１で用いるＲＦＩＤパッケージの斜視図である。 実施の形態１で用いるＲＦＩＤパッケージの概略断面図である。 実施の形態１で用いるＲＦＩＤパッケージを裏面側から見た透過斜視図である。 ＲＦＩＤパッケージの製造に用いる半導体ウエハの平面図である。 （ａ）は、ＲＦＩＤパッケージの製造に用いる母型の平面図、（ｂ）は、（ａ）に示す母型の一部を示す概略断面図である。 （ａ）は、実施の形態１のＲＦＩＤパッケージの製造方法を説明する平面図、（ｂ）は、実施の形態１のＲＦＩＤパッケージの製造方法を説明する要部断面図である。 （ａ）は、図６（ａ）に続くＲＦＩＤパッケージの製造方法を説明する平面図、（ｂ）は、図６（ｂ）に続くＲＦＩＤパッケージの製造方法を説明する要部断面図である。 （ａ）は、図７（ａ）に続くＲＦＩＤパッケージの製造方法を説明する平面図、（ｂ）は、図７（ｂ）に続くＲＦＩＤパッケージの製造方法を説明する要部断面図である。 （ａ）は、図８（ａ）に続くＲＦＩＤパッケージの製造方法を説明する平面図、（ｂ）は、図８（ｂ）に続くＲＦＩＤパッケージの製造方法を説明する要部断面図である。 （ａ）は、図９（ａ）に続くＲＦＩＤパッケージの製造方法を説明する平面図、（ｂ）は、図９（ｂ）に続くＲＦＩＤパッケージの製造方法を説明する要部断面図である。 （ａ）は、図１０（ａ）に続くＲＦＩＤパッケージの製造方法を説明する平面図、（ｂ）は、図１０（ｂ）に続くＲＦＩＤパッケージの製造方法を説明する要部断面図である。 図１１（ｂ）に続くＲＦＩＤパッケージの製造方法を説明する要部断面図である。 実施の形態１の半導体装置の製造に用いる配線基板の平面図である。 図１３のＡ−Ａ線断面図である。 実施の形態１の半導体装置の製造方法を説明する断面図である。 図１５に続く半導体装置の製造方法を説明する概略断面図である。 実施の形態１の半導体装置の平面図である。 （ａ）〜（ｆ）は、アンテナコイルと一体形成される実装部の別例を説明する平面図である。 アンテナコイルの別例を説明する平面図である。 実施の形態２の半導体装置を示す平面図である。 実施の形態３の半導体装置を示す平面図である。 （ａ）、（ｂ）は、実施の形態４の半導体装置を示す平面図である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付したり、断面図であってもハッチングを省略したりする場合がある。

（実施の形態１）
図１は、実施の形態１で用いるＲＦＩＤパッケージの斜視図である。図２は、実施の形態１で用いるＲＦＩＤパッケージの概略断面図（ボンディングワイヤの延在方向に沿った概略断面図）である。図３は、実施の形態１で用いるＲＦＩＤパッケージを裏面側から見た透過斜視図である。

ＲＦＩＤパッケージ１０は、例えば９５２ＭＨｚ〜９５４ＭＨｚのＵＨＦ（極超短波）を使用してデータを非接触で読み書きするＵＨＦ帯ＲＦＩＤである。このＲＦＩＤパッケージ１０は、半導体チップ１１と、アンテナコイル１３と、半導体チップ１１およびアンテナコイル１３を封止する樹脂封止体１２とを備えたアンテナ一体型パッケージ構造を有しており、その外形寸法は、縦×横×高さが例えば２ｍｍ×２ｍｍ×０．３ｍｍと極めて小型であることが特徴である。

樹脂封止体１２に内蔵された半導体チップ１１は、例えば縦×横×厚さが０．４ｍｍ×０．４ｍｍ×７５μｍの外形寸法を有する単結晶シリコン基板からなる。図示は省略するが、この半導体チップ１１には、電源用コンデンサ、整流回路、制御レジスタ、クロック回路、ＲＦＩＤパッケージ１０を取り付ける物品に関する各種データを書き込むＲＯＭ回路などのＩＣ回路が形成されている。

また、半導体チップ１１の主面には、４個のボンディングパッド（電極パッド）１４、１５が形成されている。これらのボンディングパッド１４、１５のうち、２個のボンディングパッド１４は、上記ＩＣ回路に電気的に接続されている。すなわち、２個のボンディングパッド１４は、半導体チップ１１の外部端子であり、その一方は電源端子を構成し、他方はＧＮＤ端子を構成している。また、残り２個のボンディングパッド１５は、上記ＩＣ回路に電気的に接続されていないＮＣ（ノンコネクト）端子である。半導体チップ１１は、銀（Ａｇ）ペーストなどからなる接着剤１６を介してダイパッド部１７に搭載されている。

アンテナコイル１３は、半導体チップ１１が搭載されたダイパッド部１７の周囲を周回する渦巻き状の平面パターンを有しており、その線幅／スペースは、例えば１００μｍ／１００μｍである。ＵＨＦ帯ＲＦＩＤパッケージは、リーダライタから送信される９５２ＭＨｚ〜９５４ＭＨｚの電磁波を使用してデータの読み書きを行うので、アンテナコイル１３の一端部から他端部までの長さは、設計段階でのシミュレーションに基づき、９５２ＭＨｚ〜９５４ＭＨｚの電磁波によって共振するように設定されている。

アンテナコイル１３の両端部は、ボンディングエリアを構成しており、半導体チップ１１の主面に形成された２個のボンディングパッド１４の一方とアンテナコイル１３の一端部、およびボンディングパッド１４の他方とアンテナコイル１３の他端部は、金（Ａｕ）からなるワイヤ（導電体）１８によってそれぞれ電気的に接続されている。

また、渦巻き状の平面パターンを有するアンテナコイル１３の最外周部には、ＲＦＩＤパッケージ１０を配線基板に半田実装するための実装部（半田実装部）１３ａが形成されている。実装部１３ａは、アンテナコイル１３の一部によって構成されており、その線幅は、半田接続強度を確保するために、アンテナコイル１３の他の部分の線幅に比べて２倍程度広くなっている。すなわち、実装部１３ａは、アンテナコイル１３の一部の幅を他の部分の線幅よりも広くすることにより、アンテナコイル１３と一体に形成されている。

上記半導体チップ１１が搭載されたダイパッド部１７、アンテナコイル１３、およびアンテナコイル１３と一体に形成された実装部１３ａは、それらの一面が樹脂封止体１２によって被覆され、もう一方の面が樹脂封止体１２の一面（実装面）に露出している。ダイパッド部１７、アンテナコイル１３および実装部１３ａは、後述する電鋳法によって形成された厚さ５５μｍ程度の電着層からなる。

次に、上記のように構成されたＲＦＩＤパッケージ１０の製造方法について、図面を参照しながら説明する。

図４に示す半導体ウエハ２０は、前工程（ウエハプロセス）およびそれに続くダイシング工程が完了した後のものであり、複数の半導体チップ１１に分割された状態になっている。

前工程は、フォトリソグラフィー技術、ＣＶＤ技術、スパッタリング技術、エッチング技術などを組み合わせて、半導体ウエハ２０の複数のチップ領域（ダイシング後に半導体チップ１１となる領域）のそれぞれに前述したＩＣ回路およびボンディングパッド１４、１５を形成する複数の工程と、ＩＣ回路を構成する素子の良否や素子間を接続する配線の導通・非導通を判別する電気特性検査工程などを含んでいる。

また、ダイシング工程は、電気特性検査工程が完了した半導体ウエハ２０の裏面を研削してその厚さを７５μｍ程度まで薄くする工程と、研削後の半導体ウエハ２０の裏面にダイシングテープ２１を貼り付け、この状態で半導体ウエハ２０を切断して複数の半導体チップ１１に分割・個片化する工程とを含んでいる。ダイシングテープ２１は、例えば基材フィルムの表面に紫外線硬化型樹脂組成物からなる粘着剤層を形成したものである。

このようにして半導体ウエハ２０から個片化された複数の半導体チップ１１は、ダイシングテープ２１に保持された状態でＲＦＩＤパッケージ１０の製造工程に搬送される。

図５（ａ）は、ＲＦＩＤパッケージ１０の製造に用いる母型の平面図である。図５（ｂ）は、図５（ａ）に示す母型の一部（ＲＦＩＤパッケージ１０の約１個分に相当する領域）を示す概略断面図である。

母型２２は、例えばＳＵＳ３０４のような耐腐食性の高い導電性基材からなる薄板で構成されており、その厚さは、例えば１５０μｍである。この母型２２は、図５の二点鎖線で示すダイシングラインＤＬによって複数の領域に区画されている。これらの領域のそれぞれは、１個のＲＦＩＤパッケージ１０となる領域である。例えば図５に示す母型２２は、ダイシングラインＤＬによって４つの領域に区画されているので、この母型２２から４個のＲＦＩＤパッケージ１０を取得することができる。なお、実際の母型２２は、数百個の領域に区画されているが、ここでは図面を見易くするために、図５に示すような、４つの領域に区画された母型を使って説明する。

ＲＦＩＤパッケージ１０を製造するには、まず、図６に示すように、母型２２の表面にフォトレジスト膜を塗布した後、フォトマスクを使った露光、および現像を行うことにより、図１〜図３に示したダイパッド部１７、アンテナコイル１３および実装部１３ａに対応する開口パターンを有するフォトレジスト膜２３を形成する。

次に、上記母型２２を電鋳浴（図示せず）に浸漬する。これにより、図７に示すように、フォトレジスト膜２３の開口パターンから露出した母型２２の表面に、ダイパッド部１７、アンテナコイル１３および実装部１３ａとなる電着層２４を形成する。

上記電着層２４は、例えば母型２２に近い側から金（Ａｕ）層、ニッケル（Ｎｉ）層、銀（Ａｇ）層をこの順に積層した３層構造を有しており、その厚さは、５５μｍ程度である。このような電着層２４を形成するには、例えば図６に示す母型２２をシアン化金系電鋳浴に浸漬して母型２２の表面に金層を形成し、次に、この母型２２をスルファミン酸ニッケル系電鋳浴に浸漬して金層の表面にニッケル層を形成し、次に、この母型２２をシアン化銀系電鋳浴に浸漬してニッケル層の表面に銀層を形成する。

次に、母型２２の表面のフォトレジスト膜２３を除去する。これにより、図８に示すように、母型２２の表面に上記電着層２４からなるダイパッド部１７、アンテナコイル１３および実装部１３ａが形成される。

次に、ダイシングテープ２１に保持された半導体チップ１１（図４参照）をピックアップし、図９に示すように、接着剤１６を介してダイパッド部１７の上面に搭載する。半導体チップ１１をダイシングテープ２１から剥離する際は、あらかじめダイシングテープ２１の粘着剤層に紫外線を照射し、その粘着力を低下させておく。その後、接着剤１６を加熱または紫外線の照射で硬化させることにより、半導体チップ１１がダイパッド部１７の上面に固定される。

次に、図１０に示すように、例えば熱と超音波振動を併用したボールボンディング法を用い、半導体チップ１１のボンディングパッド１４の一方とアンテナコイル１３の一端部、およびボンディングパッド１４の他方とアンテナコイル１３の他端部をワイヤ１８によってそれぞれ電気的に接続する。

次に、図１１に示すように、母型２２をモールド金型（図示せず）に装着し、半導体チップ１１、ワイヤ１８、アンテナコイル１３および実装部１３ａを樹脂封止体１２で封止する。樹脂封止体１２は、例えばシリコンフィラーを充填した熱硬化性エポキシ樹脂からなる。

次に、図１２に示すように、不要となった母型２２を樹脂封止体１２から剥離する。このとき、樹脂封止体１２に密着したダイパッド部１７、アンテナコイル１３および実装部１３ａが母型２２の表面から剥離され、樹脂封止体１２側に転写されるので、樹脂封止体１２の一面（実装面）にダイパッド部１７、アンテナコイル１３および実装部１３ａのそれぞれの一面が露出する。

その後、樹脂封止体１２を切断・個片化することにより、図１〜図３に示したＲＦＩＤパッケージ１０が完成する。樹脂封止体１２の切断箇所は、図５に示した母型２２のダイシングラインＤＬに対応する箇所である。

次に、上記ＲＦＩＤパッケージ１０を用いた半導体装置の製造方法について、図面を参照しながら説明する。

図１３は、ＲＦＩＤパッケージ１０が実装される配線基板の平面図である。図１４は、図１３のＡ−Ａ線断面図である。

配線基板３０は、例えば４層のＣｕ（銅）配線を備えた多層配線基板である。また、各層のＣｕ配線を電気的に絶縁する絶縁層は、ガラス繊維または炭素繊維に樹脂を含浸させた絶縁材料からなるプリプレグおよびコア層によって構成されている。

配線基板３０の上面（実装面）には、ＲＦＩＤパッケージ１０の実装部１３ａに電気的に接続される複数のランド（電極パッド）３１が形成されている。また、配線基板３０の上面の他の領域には、例えば半導体パッケージの一種であるＱＦＰに電気的に接続される複数のランド３２、および受動電子部品の一種であるチップコンデンサに電気的に接続される複数のランド３３が形成されている。これらのランド３１、３２、３３は、配線基板３０の一層目のＣｕ配線を構成しており、その表面には、例えばＮｉ層とその上部に形成されたＡｕ層とからなるメッキ層が形成されている。

半導体装置を製造するには、まず、図１５に示すように、配線基板３０の上面に形成されたランド３１、３２、３３の表面にクリーム半田４２を一括供給する。クリーム半田４２の供給は、例えばメタルマスクおよびスキージを用いた印刷法により行う。クリーム半田４２は、例えばＳｎ（錫）に微量のＡｇ（銀）、Ｃｕ（銅）などを添加したＳｎ合金からなる半田粒およびフラックスなどによって構成されている。

次に、図１６に示すように、配線基板３０の上面にＲＦＩＤパッケージ１０、ＱＦＰ５０およびチップコンデンサ５２を搭載する。すなわち、ＲＦＩＤパッケージ１０の実装部１３ａを配線基板３０のランド３１上に位置決めし、ＱＦＰ５０のリード（電極）５１をランド３２上に位置決めし、チップコンデンサ５２の電極５３をランド３３上に位置決めする。

次に、上記ＲＦＩＤパッケージ１０、ＱＦＰ５０およびチップコンデンサ５２が搭載された配線基板３０をリフロー炉（図示せず）内で加熱し、例えば２２０〜２３０℃でクリーム半田４２を溶融させることにより、ＲＦＩＤパッケージ１０、ＱＦＰ５０およびチップコンデンサ５２を配線基板３０の上面に一括して半田付けする。

その後、半田付け状態の良否、搭載部品（ＲＦＩＤパッケージ１０、ＱＦＰ５０およびチップコンデンサ５２）の位置、外観の良否などを判定する検査工程を経て本実施の形態１の半導体装置が完成する（図１７）。

このように、ＲＦＩＤパッケージ１０の一面（実装面）に実装部１３ａを設けることにより、ＲＦＩＤパッケージ１０を配線基板３０に半田実装することが可能となる。すなわち、半田実装方式を採用する他の電子部品（ここでは、ＱＦＰ５０およびチップコンデンサ５２）とＲＦＩＤパッケージ１０を同一工程で配線基板３０に一括搭載することが可能となる。これにより、接着剤などを用いてＲＦＩＤパッケージ１０を配線基板３０に実装する場合に比べて、半導体装置の製造工程を短縮することができる。

また、アンテナコイル１３と実装部１３ａとを一体に形成することにより、アンテナコイル１３と別個に独立した実装部１３ａを設ける場合に比べて、ＲＦＩＤパッケージ１０のサイズを小型化することができる。

さらに、実装部１３ａの幅をアンテナコイル１３の幅よりも広くすることにより、実装部１３ａと半田との接触面積が増加するので、アンテナコイル１３の線幅が微細であっても、必要な半田接続強度を確保することができる。従って、ＲＦＩＤパッケージ１０の接続信頼性、すなわち半導体装置の製造歩留まりの向上を図ることができる。

ＲＦＩＤパッケージ１０の実装面における実装部１３ａの位置、形状、数などは、図１〜図３に示した例に限定されるものではなく、例えば図１８に示すような種々の変更が可能である。

図１８（ａ）は、本実施の形態１と同じく、対向する２つの辺に実装部１３ａを設けた例である。図１８（ｂ）は、４つの辺の全周に亘って実装部１３ａを設けた例である。図１８（ｃ）および図１８（ｄ）は、対向する２つの辺のそれぞれに複数の実装部１３ａを設けた例である。図１８（ｅ）は、４つの辺のそれぞれに複数の実装部１３ａを設けた例である。図１８（ｆ）は、４つのコーナー部に実装部１３ａを設けた例である。

また、本実施の形態１では、渦巻き状のアンテナコイル１３の最外周部に実装部１３ａを設けているが、最外周部よりも内側に実装部１３ａを設けてもよい。但し、アンテナコイル１３の最外周部に実装部１３ａを設けた場合は、ＲＦＩＤパッケージ１０を配線基板３０に半田実装した後の検査工程において、半田付け状態の良否の検査が容易になる。

また、アンテナコイル１３の平面形状は、渦巻き状に限定されるものではなく、例えば図１９に示すようなつづら折りパターンなど、種々のパターンを採用することができる。なお、図１９に示す例では、ダイパッド部を省略し、ダイアタッチフィルムなどを介してアンテナコイル１３の上に半導体チップ１１を搭載している。

（実施の形態２）
図２０に示すの半導体装置は、パーソナルコンピュータやワークステーションの筐体に収納されるマザーボード６０である。

マザーボード６０の主面には、半田実装方式を採用するＣＰＵ６１、ＲＦＩＤパッケージ１０などの電子部品と共に、メモリスロット６２、ＰＣＩスロット６３、各種外部機器（ＬＡＮ、ＨＤＭＩ、ＵＳＢ３．０、ディスプレイポートなど）の端子が接続されるコネクタ６４が半田付けされている。

本実施の形態２によれば、ＣＰＵ６１、メモリスロット６２、ＰＣＩスロット６３、コネクタ６４などの半田実装部品とＲＦＩＤパッケージ１０を同一工程でマザーボード６０に一括搭載することができるので、半導体装置の製造工程を短縮することができる。

通常、マザーボードにＲＦＩＤパッケージを実装する場合は、マザーボードに形成された配線による電波の送受信阻害を防ぐために、パッケージ（樹脂封止体）のアンテナコイル形成面を上向きにして実装し、アンテナコイルを配線からできるだけ遠ざける実装方式が採用される。

しかし、このようにすると、外部からアンテナコイルが容易に視認できてしまうため、第三者によるマザーボードの偽造を防止する目的でＲＦＩＤチップを取り付けた場合には、その秘匿性が低下し、偽造が容易となってしまう。

これに対し、本実施の形態２では、ＲＦＩＤパッケージ１０のアンテナコイル形成面を下向きにし、他の半田実装部品と同じ方法でマザーボード６０に実装しているので、ＲＦＩＤチップの秘匿性が高い。従って、万一マザーボード６０が偽造された場合でも、偽造を容易に見破ることができる。

（実施の形態３）
図２１に示す本実施の形態３の半導体装置は、パーソナルコンピュータやワークステーションのメモリスロットに挿入されるメモリカード７０である。

メモリカード７０の主面には、ＤＲＡＭなどのメモリチップが封止されたメモリパッケージ７１と共に、ＲＦＩＤパッケージ１０が半田実装されている。本実施の形態３によれば、半田実装方式を採用する電子部品（メモリパッケージ７１およびＲＦＩＤパッケージ１０）を同一工程でメモリカード７０に一括搭載することができるので、半導体装置の製造工程を短縮することができる。

また、本実施の形態３によれば、万一メモリカード７０が偽造された場合でも、前記実施の形態２と同様の理由により、偽造を容易に見破ることができる。

（実施の形態４）
図２２に示す本実施の形態４の半導体装置は、ＣＰＵボード８０である。図２２（ａ）に示すように、ＣＰＵボード８０の主面には、ＣＰＵチップが封止されたＣＰＵパッケージ８１やチップコンデンサなどの受動電子部品８２と共に、ＲＦＩＤパッケージ１０が半田実装されている。ＲＦＩＤパッケージ１０は、図２２（ｂ）に示すように、ＣＰＵボード８０の裏面に半田実装してもよい。

本実施の形態４によれば、半田実装方式を採用する電子部品（ＣＰＵパッケージ８１、受動電子部品８２およびＲＦＩＤパッケージ１０）を同一工程でＣＰＵボード８０に一括搭載することができるので、半導体装置の製造工程を短縮することができる。

また、本実施の形態４によれば、万一ＣＰＵボード８０が偽造された場合でも、前記実施の形態２と同様の理由により、偽造を容易に見破ることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

前記実施の形態１では、電鋳法で製造したアンテナコイルを有するＲＦＩＤパッケージを例示したが、リードフレーム型のアンテナコイルを有するＲＦＩＤパッケージを用いた半導体装置の製造に適用することもできる。

１０ ＲＦＩＤパッケージ
１１ 半導体チップ
１２ 樹脂封止体
１３ アンテナコイル
１３ａ 実装部（半田実装部）
１４、１５ ボンディングパッド
１６ 接着剤
１７ ダイパッド部
１８ ワイヤ（導電体）
２０ 半導体ウエハ
２１ ダイシングテープ
２２ 母型
２３ フォトレジスト膜
２４ 電着層
３０ 配線基板
３１、３２、３３ ランド（電極パッド）
５０ ＱＦＰ
５１ リード（電極）
５２ チップコンデンサ
５３ 電極
６０ マザーボード
６１ ＣＰＵ
６２ メモリスロット
６３ ＰＣＩスロット
６４ コネクタ
７０ メモリカード
７１ メモリパッケージ
８０ ＣＰＵボード
８１ ＣＰＵパッケージ
８２ 受動電子部品

Claims (6)

1. 以下の工程を含む、半導体装置の製造方法：
   （ａ）半田実装用の第１電極を有する第１電子部品を準備する工程；
   （ｂ）アンテナコイルと、
   前記アンテナコイルと一体に形成され、前記アンテナコイルよりも広い線幅を有する半田実装部と、
   少なくとも第１および第２電極パッドを有する半導体チップと、
   前記半導体チップの前記第１電極パッドと前記アンテナコイルとを電気的に接続する第１導電体、および前記半導体チップの前記第２電極パッドと前記アンテナコイルとを電気的に接続する第２導電体と、
   前記アンテナコイル、前記半田実装部、前記半導体チップ、前記第１および第２導電体を封止する封止体と、
   を有するＲＦＩＤパッケージを準備する工程；
   （ｃ）前記第１電子部品の前記第１電極に電気的に接続される第１電極パッドと、
   前記ＲＦＩＤパッケージの前記半田実装部に接続される第２電極パッドと、
   を有する配線基板を準備する工程；
   （ｄ）前記配線基板の前記第１および第２電極パッドのそれぞれの表面に半田を供給する工程；
   （ｅ）前記（ｄ）工程の後、前記配線基板の前記第１電極パッド上に前記第１電子部品の前記第１電極を位置決めし、前記配線基板の前記第２電極パッド上に前記ＲＦＩＤパッケージの前記半田実装部を位置決めする工程；
   （ｆ）前記（ｅ）工程の後、前記配線基板の前記第１および第２電極パッドのそれぞれの表面に供給された前記半田をリフローすることにより、前記第１電子部品および前記ＲＦＩＤパッケージを前記配線基板に実装する工程。
2. 請求項１記載の半導体装置の製造方法において、
   前記アンテナコイルおよび前記半田実装部は、電鋳法によって製造されたものである、半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、
   前記アンテナコイルの平面形状は、渦巻き状である、半導体装置の製造方法。
4. 請求項３記載の半導体装置の製造方法において、
   前記半田実装部は、前記アンテナコイルの最外周部に設けられる、半導体装置の製造方法。
5. 請求項１記載の半導体装置の製造方法において、
   前記アンテナコイルおよび前記半田実装部は、前記封止体の一面に露出している、半導体装置の製造方法。
6. 請求項１記載の半導体装置の製造方法において、
   前記半導体チップは、前記アンテナコイルおよび前記半田実装部と同一の導電部材からなるダイパッド部上に搭載される、半導体装置の製造方法。

Images