JP4471926B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4471926B2 JP4471926B2 JP2005500224A JP2005500224A JP4471926B2 JP 4471926 B2 JP4471926 B2 JP 4471926B2 JP 2005500224 A JP2005500224 A JP 2005500224A JP 2005500224 A JP2005500224 A JP 2005500224A JP 4471926 B2 JP4471926 B2 JP 4471926B2
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- wiring board
- capacitor
- semiconductor device
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
- G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07743—External electrical contacts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7865—Means for transporting the components to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Credit Cards Or The Like (AREA)
Description
ところが、ICカードのようなカード型の半導体装置においては、その通信特性を如何にして向上させるかが重要な課題の1つとなっている。
本発明の目的は、カード型の半導体装置の通信特性を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
すなわち、本発明は、集積回路が形成された半導体チップと、前記半導体チップを搭載する配線基板と、前記配線基板の配線を通じて前記半導体チップに電気的に接続された非接触型インターフェイスとをカード本体内に備え、前記非接触型インターフェイスは、アンテナとしての機能を有するコイルと、前記コイルに並列に接続されて共振回路を形成するコンデンサとを有し、前記コンデンサは、前記配線基板に半田により接続されている構成を有するものである。
図2は図1のX1−X1線の要部拡大断面図である。
図3は図1の半導体装置から主要部を取り外して示した全体平面図である。
図4は図3のX1−X1線の要部拡大断面図である。
図5は図1の半導体装置の主要部のコンタクト面の一例の全体平面図である。
図6は図1の半導体装置の主要部のモールド面の一例の全体平面図である。
図7は図6の封止部を取り除いたモールド面の一例の全体平面図である。
図8は図6および図7のY1−Y1線の断面図である。
図9は図7のX2−X2線の断面図である。
図10は図1の半導体装置の非接触型インターフェイスを構成するコンデンサとコイルとの接続関係を示す回路図である。
図11は図6の半導体装置のコンデンサの一例の要部(図7のX3−X3線の)拡大断面図である。
図12は図7から半導体装置の半導体チップおよびコンデンサを取り除いて示したモールド面の全体平面図である。
図13は図1の半導体装置の主要部におけるアンテナ接続端子の配置の様子と、そのアンテナ接続端子とコイルとの接続関係の様子とを示す説明図である。
図14は本発明者が検討したアンテナ接続端子の他の配置の様子を比較のために示した説明図である。
図15は図1の半導体装置の製造工程の一例のフロー図である。
図16は図1の半導体装置の製造工程で用いる配線基板母体の一例の要部拡大平面図である。
図17は図16の配線基板母体のコンタクト面の一例の要部拡大平面図である。
図18は図16の配線基板母体のモールド面の一例の要部拡大平面図である。
図19は図1の半導体装置のコンデンサ搭載工程で用いる組立装置の一例の説明図である。
図20は図1の半導体装置の製造工程中の配線基板母体の要部拡大平面図である。
図21は図1の半導体装置の半導体チップ搭載工程で用いる組立装置の一例の説明図である。
図22は図1の半導体装置のワイヤボンディング工程後の配線基板母体の要部拡大平面図である。
図23は図1の半導体装置のモールド工程後の配線基板母体の要部拡大平面図である。
図24は本発明の他の実施の形態である半導体装置の製造工程中の配線基板のモールド面の一例の平面図である。
図25は図24にコンデンサを搭載した後の配線基板のモールド面の平面図である。
図26は本発明のさらに他の実施の形態である半導体装置の製造工程中の配線基板のモールド面の一例の平面図である。
図27は図26にコンデンサを搭載した後の配線基板のモールド面の平面図である。
図28は本発明の他の実施の形態である半導体装置の製造工程中の配線基板のチップ搭載前のモールド面の一例の平面図である。
図29は図28に半導体チップおよび内部コンデンサを搭載した後の配線基板のモールド面の一例の平面図である。
図30は図29に封止部を形成した後の配線基板のモールド面の一例の平面図である。
図31は図30に外部コンデンサを搭載した後の配線基板のモールド面の一例の平面図である。
図32は本発明の他の実施の形態である半導体装置の製造工程中の配線基板に1つのコンデンサを搭載した後のモールド面の一例の全体平面図である。
図33は本発明の他の実施の形態である半導体装置の製造工程中の配線基板に2つのコンデンサを搭載した後のモールド面の一例の全体平面図である。
(実施の形態1)
本実施の形態1の半導体装置は、例えばクレジットカード、キャッシュカード、ETC(Electronic Toll Collection system)システム用カード、定期券、公衆電話用カード、携帯電話用カードまたは認証カード等、金融、交通、通信、流通および認証等のさまざまな分野で使用が進められているIC(Integrated circuit)カードである。
図1は本実施の形態1のICカード1の全体平面図の一例を示している。また、図2は図1のX1−X1線の要部拡大断面図を示している。さらに、図3は図1のICカード1からICモジュール2を取り外して示した全体平面図を示し、図4は図3のX1−X1線の要部拡大断面図を示している。
本実施の形態1のICカード1は、例えば接触型と非接触型とを一体化したタイプのもので、その外形は名刺サイズ(91mm×55mm)よりも若干小さな矩形平面を持つ薄板状とされている。ICカード1の外形寸法は、例えば、縦(長手方向寸法)×横(短方向寸法)が85.6mm×54mm、厚さが0.76mmである。
このICカード1のICモジュール2は、ICチップ(半導体チップ)3を有する主要回路部であり、ICモジュール2の複数のモジュール端子4を外部に露出させた状態で、かつ、上記ICチップ3等を搭載する配線基板5およびICチップ3等を封止する封止部6aをカード本体7の階段状の凹部7aに嵌め合わせたような状態でカード本体7にしっかりと固定されている。
上記配線基板5のICチップ3の搭載面には、2つのアンテナ接続端子8aが形成されている。このアンテナ接続端子8aは、アンテナ用のコイルLの両端の接続端子Ltと銀(Ag)入りペースト等のような導電性接着材10を介して接合され電気的に接続されている。上記アンテナ用のコイルLは、カード本体7の外周に沿うようにループ状に形成されている(図3の破線参照)。このようにコイルLをカード本体7に設けることにより、コイルLのループを大きくとることができるので、アンテナの利得を向上させることができ、また、ICカード1と外部の送受信部(リーダライタ)との無線信号やり取りの範囲(指向性)を広げることができる。このため、ICカード1を外部の送受信部からある程度離しても無線信号のやり取りが可能となる。このコイルLのほとんどはカード本体7内に埋め込まれているが、コイルLの両端の接続端子Ltの一面は、配線基板5との接続をとるため、カード本体7の凹部7aの段差部に露出されている。
上記カード本体7は、例えばポリ塩化ビニール樹脂、ポリオレフィン(ポリプロピレン等)、ポリエチレンテレフタレート(poly ethylene terephthalate:PET)またはポリエチレンテレフタレート・グリコール(PET−G)等のようなプラスチックからなる。このような比較的安価なプラスチックを用いることにより、ICカード1のコストを低減することができる。また、ポリプロピレン、PETまたはPET−Gは燃やしても有害物質が発生しないので、これらをカード本体7の材料とすることにより環境への負荷を軽減できる。さらにPET−Gは非結晶質でPETよりも柔らかいので、PET−Gをカード本体2の材料とすることにより、エンボス加工等のような加工を容易にすることができる。
次に、上記ICモジュール2の構造を図5〜図13により詳細に説明する。
図5はICモジュール2の配線基板5のコンタクト面(第2面)の一例を示している。配線基板5の基板本体は、例えばガラスエポキシ系の樹脂からなり、そのコンタクト面には、例えば8個のモジュール端子4(4a〜4h)が互いに近接された状態で配置されている。モジュール端子4は、例えば銅(Cu)等のような金属箔の露出表面に金(Au)メッキ等が施されてなり、外部の送受信装置(リーダライタ)の接続端子が直接接続されて、その送受信装置とICモジュール2内の回路とを電気的に接続する接触型インターフェイス部分である。特に限定されるものではないが、各モジュール端子4a〜4hの信号等の割り当ては、例えば次のとおりである。図5の左側上部のモジュール端子4aは、例えば高電位側の電源電圧の供給用端子である。その下のモジュール端子4bは、例えばリセット信号用の端子である。その下のモジュール端子4cは、クロック信号用の端子である。中央の相対的に大きなモジュール端子4eは、例えば上記高電位側の電源電圧よりも低い低電位側の電源電圧(例えば接地電圧)の供給用端子である。モジュール端子4gは、例えばデータ入出力信号用の端子である。これら以外のモジュール端子4d,4f,4hは、将来的に利用可能であるが現状は割り当ての無いノンコネクト端子である。
図6はICモジュール2の配線基板5のモールド面(第1面)の一例を示している。このモールド面は、上記コンタクト面の反対側の面である。配線基板5のモールド面の中央には、上記封止部6aが設けられている。この封止部6aは、例えばエポキシ系の樹脂からなり、例えば平面矩形状に形成されている。図6で封止部6aの左右には、上記アンテナ接続端子8aおよび配線8b,8cが露出した状態で配置されている。各アンテナ接続端子8aからこれに近接する封止部6aの側面(外周)までの距離は、例えば0.1mmまたはそれよりも長くなるように設計されている。これにより、封止部6aの形成工程(モールド工程)により封止部6aの外周部にレジンばりが生じてもレジンばりがアンテナ接続端子8aに被さらないようにすることができる。このため、アンテナ接続端子8aと上記アンテナ用のコイルLとの接触不良を低減または防止できるので、ICカード1の歩留まりを向上させることができる。また、アンテナ接続端子8aと上記アンテナ用のコイルLとの接触抵抗の増大を抑制または防止できるので、ICカード1の非接触通信時の通信特性を向上させることができる。このアンテナ接続端子8aおよび配線8b,8cは、例えば銅等のような金属箔の露出表面に金メッキが施されてなり、一体的にパターン形成されている。なお、配線8cは、アンテナ接続端子8aおよび配線8bの露出表面に電解メッキ処理により金メッキを施す時の通電用引出配線の一部分である。
図7は図6の封止部6aを取り除いたモールド面の一例を示している。また、図8は上記図6および図7のY1−Y1線の断面図を示している。さらに、図9は上記図7のX2−X2線の断面図を示している。なお、図7では封止部6aを破線で示している。この破線の領域内は封止部6aで封止されている。
配線基板5のモールド面の中央には、上記ICチップ3がその主面(デバイス形成面)を上に向けた状態で搭載されている。ICチップ3は、例えばシリコン(Si)単結晶等からなる半導体基板を有してなり、その主面には、例えば中央演算処理装置、ROM(Read Only Memory)、RAM(Random Access Memory)、EEPROM(Electrically Erasable Programmable ROM)およびその他の演算回路等のような集積回路と、その集積回路の電極を引き出す複数のボンディングパッド12が形成されている。上記ROMには、例えば実行プログラムや暗号アルゴリズム等が格納されている。上記RAMは、例えばデータ処理用のメモリとしての機能を有している。また、上記EEPROMは、データ格納用のメモリとしての機能を有している。
図7においてICチップ3の左右には、配線基板5の上下面を貫通する複数のボンディングホール13が図7の上下方向に沿って所定の間隔毎に並んで配置されている。各ボンディングホール13からは上記モジュール端子4の裏面の一部が露出されており、その露出面には金メッキが施されている。そのボンディングホール13から露出するモジュール端子4には、例えば金(Au)細線等からなるボンディングワイヤ14の一端が接合されている。そのボンディングワイヤ14の他端は、上記ICチップ3のボンディングパッド12と接合されている。これにより、ICチップ3の所定のボンディングパッド12は、モジュール端子4と電気的に接続されている。
また、図7においてボンディングホール13の列のさらに外側には、上記アンテナ接続端子8aが配置されている。各々のアンテナ接続端子8aと一体的に形成された各々の配線8bは、封止部6aの領域内において、上記ボンディングホール13の列を横切り配線基板5の中央に向かって延在されている。各々の配線8bの延在途中の位置(ボンディングホール13の列の位置)には幅広部8dが配線8bと一体的に形成されている。その幅広部8dには、ボンディングワイヤ14の一端が接合されている。そのボンディングワイヤ14の他端は、上記ICチップ3のボンディングパッド12と接合されている。これにより、ICチップ3の所定のボンディングパッド12は、配線8bと電気的に接続されている。
上記各々の配線8bの端部は、互いに近接した位置まで延在し終端されている。その各々の配線8bの終端部には、幅広の接続端子8eが配線8bと一体的に形成されている。左右の配線8bおよび接続端子8eは左右対称に形成されている。そして、その各々の接続端子8e間には、その各々の接続端子8eを橋渡すようにコンデンサCが電気的に接続されている。図10はそのコンデンサCと、上記アンテナ用のコイルLとの接続関係を示している。コンデンサCは、コイルLに対して並列に接続されている。このコイルLとコンデンサCとで並列共振回路が形成されている。この並列共振回路は、ICカード1の非接触型インターフェイスを形成する回路部であり、この共振回路を設けることによりICカード1の通信特性を向上させることができる。例えばICカード1の無線通信が可能な距離を大きくすることができ、また、ICカード1の無線通信の信頼性を向上させることができる。この共振回路の共振周波数(すなわち、通信周波数)は、例えば13.56MHzとされている。また、通信距離は、例えば0〜70cm程度である。
また、図11は上記コンデンサCの要部拡大断面図(図7のX3−X3線の断面図)の一例を示している。コンデンサCとしては、例えばチップ型の積層セラミックコンデンサが使用されている。すなわち、このコンデンサCは、コンデンサCの一方の接続端子16aに電気的に接続された複数層の電極17aと、コンデンサCの他方の接続端子16bに電気的に接続された複数層の電極17bとが、各々の電極17a,17b間にセラミック誘電体18が介在された状態で、コンデンサCの厚さ方向に交互に積み重ねられた構成を有している。ただし、ICカード1では、封止部6aの高さに制約があるため汎用のチップ型の積層セラミックコンデンサではなく、比較的薄いチップ型の積層セラミックコンデンサが使用されている。コンデンサCの厚さは、例えば250μm程度である。
このようにコンデンサCをセラミックコンデンサとすることにより、例えば次の効果を得ることができる。
第1に上記共振回路の共振周波数の精度を向上させることができる。すなわち、コンデンサCとコイルLとで形成される共振回路の共振周波数fは、f=1/(2π(LC)1/2)で表すことができるので、コンデンサCの容量値は正確であることが好ましい。コンデンサCをシート状のコンデンサで形成することもできるが、その場合、容量値がバラツキ、共振周波数のピーク位置がずれてしまう場合が生じる。これに対して、セラミックコンデンサは、浮遊容量等が少なく容量値の精度が高いことやセラミックと金属とで構成されているので高温および低温環境下でも劣化が少なく極めて安定的であること等から、コンデンサCをセラミックコンデンサで形成することにより、理論値に近い回路設計(共振回路の設計)が可能となる。
第2にICカード1の製造工程を容易にすることができる。すなわち、上記コンデンサCをシート状のコンデンサで形成する場合、容量値のバラツキが大きくトリミングの必要が生じる場合がある。これに対して、セラミックコンデンサでは容量値の精度が高くトリミングの必要もないので、コンデンサCをセラミックコンデンサで形成することにより、ICカード1の製造を容易にすることができ、ICカード1の製造時間の短縮、コストの低減が可能となる。
また、本実施の形態1では、コンデンサCの接続端子16a,16bが半田20により配線基板5の接続端子8eと接合され電気的に接続されている。非接触型のICカードでは基本的に配線基板が不要で共振回路用のコンデンサを設ける場合は耐熱性の低いカード本体に直接取り付ける(カード本体内に設けられたアンテナ用のコイルと直接接続する)ので、あまり高温の熱処理を行えず、共振回路用のコンデンサとアンテナ用のコイルとの接続材料は導電性樹脂ペースト等のような比較的低温での接続が可能な材料が一般的に用いられている。しかし、導電性樹脂ペーストを用いた場合、共振回路用のコンデンサとアンテナ用のコイルとの接触抵抗が増大するため、共振回路に損失が生じる結果、Q(Quality factor:共振回路の共振の鋭さを表す量で、共振周波数の周りの帯域幅を与える量)値が低下し、すなわち、アンテナの感度が低下し、ICカードの通信特性が低下してしまう問題があることを本発明者が初めて見出した。これに対して、本実施の形態1では、比較的耐熱性の高いガラスエポキシ系樹脂からなる配線基板5のモールド面にコンデンサCを搭載するので、コンデンサCを高温熱処理の伴う半田20により接続することができる。コンデンサCを半田20でコイルLに接続した場合、上記導電性樹脂ペーストに比べて、コンデンサCとコイルLとの間の抵抗を小さくすることができるので、共振回路の損失を低減できる。この結果、共振回路のQ値を向上させることができ、アンテナの感度を向上させることができる。このように本実施の形態1によれば、コンデンサCとしてセラミックコンデンサを用い、そのコンデンサCを半田20により接続することにより、ICカード1の通信特性をより向上させることができる。このため、例えばICカード1の無線通信が可能な距離をより大きくでき、また、ICカード1の無線通信の信頼性をより向上させることができる。
上記半田20の材料は、封止部6aの形成工程(モールド工程)時の温度(例えば180度)よりも高い融点を持つ材料が選択されている。これは本実施の形態1では、コンデンサCを封止部6aで封止するので、そのモールド工程時に半田20が溶融してしまわないようにするためである。具体的な半田20の材料としては、例えば鉛(Pb)−錫(Sn)半田の他、錫−銀(Ag)系、錫−銀−銅系、錫−銀−銅−ビスマス(Bi)系、錫−ビスマス系、錫−銅系または錫−亜鉛(Zn)系等のような、いわゆる鉛フリー半田を用いることができる。上記鉛フリー系の半田を用いることにより環境への負荷を軽減できる。
また、本実施の形態1では、上記のようなコンデンサCが、上記ICチップ3やボンディングワイヤ14等と同様に上記封止部6aにより封止されている。このように本実施の形態1では、コンデンサCを封止部6aで封止したことにより、コンデンサCとその半田接続部とを外部から守ることができるので、例えば耐候性および耐湿性を向上させることができる他、ICカード1の折り曲げ等に起因する半田接続部の機械的疲労に対する耐性を向上させることができるので、コンデンサCの剥離等を抑制または防止できる。したがって、ICカード1の寿命を向上させることが可能となる。
次に、図12は上記図7からICチップ3およびコンデンサCを取り除いて示したモールド面の全体平面図を示している。また、図13は本実施の形態1のICモジュール2のアンテナ接続端子8aの配置の様子と、そのアンテナ接続端子8aとコイルLとの接続関係の様子とを示している。また、図14は本発明者が検討したアンテナ接続端子8aの他の配置の様子を比較のために示している。
本実施の形態1では、図12および図13等に示すように、2つのアンテナ接続端子8aが、ICチップ3の同じ辺側に配置されておらず、ICチップ3の異なる辺側に配置されている。ここでは、2つのアンテナ接続端子8aが、ICチップ3を挟んでその左右の両側に、ICチップ3を中心として左右対称となるように、すなわち、互いに反対の関係になるように配置されている。仮に図14に示すように、2つのアンテナ接続端子8aをICチップ3の同じ辺側に配置した場合、2つのアンテナ接続端子8aの隣接間や2つのアンテナ接続端子8aからICチップ3側に延在する各々の配線8bの隣接間あるいはアンテナ用のコイルLを形成する配線の隣接間に浮遊容量Csが形成される結果、共振回路を形成するコンデンサの容量値が設計値と異なってしまう。これに対して、本実施の形態1では、上記のようにアンテナ接続端子8aをICチップ3の異なる辺側に配置して各々を離間させたことにより、上記のような浮遊容量Csを形成され難くすることができるので、上記共振回路のコンデンサCの容量値を設計値に近い値にすることができる。また、コイルLを接続するアンテナ接続端子8a、コンデンサCを搭載する接続端子8e、ボンディングホール13の各々の配置マージンを増やすことができるので、その各々の配置設計を容易にすることができる。
次に、本実施の形態1のICカード1の製造方法の一例を図15の工程図に沿って図16〜図23により説明する。
まず、上記コンデンサC、上記ICチップ3および配線基板母体を用意する(図15の工程CP、CHP、MCBP)。コンデンサCおよびICチップ3は、周知の製造工程で量産可能である。配線基板母体は上記配線基板5の母体である。図16はその配線基板母体5Mの要部平面図の一例を示している。配線基板母体5Mは、例えばテープ状の薄いガラスエポキシ系樹脂からなる。配線基板母体5Mの短方向両端の近傍には、配線基板母体5Mの長手方向に沿って複数のスプロケットホール22が規則的に配置されている。スプロケットホール22は、テープ状の配線基板母体5Mをテープ送りするための送り孔である。このスプロケットホール22に、組立装置側のスプロケットローラの送り爪が嵌め合わされた状態で、スプロケットローラが回転することでテープ状の配線基板母体5Mの送り動作が位置合わせ良く行われる。また、配線基板母体5Mの中央には、その長手方向に沿って複数の単位領域URが2列になって配置されている。各単位領域URは1つのICモジュール2の配線基板5を得るための領域である。
図17は配線基板母体5Mのコンタクト面の要部拡大平面図の一例を示し、図18は配線基板母体5Mのモールド面の要部拡大平面図の一例を示している。ここでは、4つの単位領域URが例示されている。図17に示すように、配線基板母体5Mのコンタクト面の各単位領域URにはモジュール端子4が既に形成されている。この段階のモジュール端子4には配線23が一体的に接続されている。この配線23は、メッキ処理時の通電用引出配線としての機能を有している。モジュール端子4および配線23は同時にパターン形成されている。また、図18に示すように、配線基板母体5Mのモールド面の各単位領域URには既にアンテナ接続端子8a、配線8b,8c、幅広領域8dおよび接続端子8eが一体的に形成されている。これらアンテナ接続端子8a、配線8b,8c、幅広領域8dおよび接続端子8eも同時にパターン形成されているので、コストの増大を招くことなくICカード1を製造できる。このような配線基板母体5Mはリールに巻き取られた状態で組立装置に搬入される。
次いで、配線基板母体5Mの各単位領域URに上記コンデンサCを搭載する(図15の工程CB1)。図19は、この工程で用いる組立装置25の一例を示している。上記コンデンサCの搭載処理は、第1リール26aの配線基板母体5Mを第2リール26bに送るまでの間で行われる(リール・トゥ・リール接続)。まず、組立装置25の半田塗布部25aでは、ペースト状態の上記半田20を配線基板母体5Mのモールド面の接続端子8eに塗布する。半田20は上記した材料からなるとともに、フラックスの少ない半田を使用する。続いて、半田塗布が終了した配線基板母体5M部分を組立装置25のチップ搭載部25bに送る。チップ搭載部25bでは、真空吸引パッド等で吸着したコンデンサCの接続端子と配線基板母体5Mの接続端子8eとを位置合わせ後、コンデンサCを接続端子8eに押し付けて仮接続する。その後、チップ搭載処理が終了した配線基板母体5M部分を組立装置25のリフロ加熱部25cに送る。リフロ加熱部25cでは、半田20を加熱処理により溶融させてコンデンサ20の接続端子と配線基板母体5Mの接続端子8eとをしっかりと固定し電気的に接続する。リフロ加熱部25cには、リフロ炉の熱を遮断するシャッタが設けられている。これにより、トラブル発生時やストップアンドゴー(Stop and Go)のストップ時に上記シャッタを閉じることにより加熱量を調節することができる。なお、上記ストップアンドゴーとは、例えばコンデンサCを搭載する時等はテープ送りを一旦止め(STOP)、コンデンサC等の搭載工程後は再びテープ送り動作を行う(GO)、その動作を言う。図20は、上記工程後の配線基板母体5Mのモールド面の要部拡大平面図を示している。各単位領域URの隣接する接続端子8e,8e間にはコンデンサCが搭載されている。本実施の形態1では、コンデンサCを、耐熱性の高いガラスエポキシ系樹脂フィルムからなる配線基板母体5Mに搭載するので、半田20を用いた接続が可能となる。上記のようなコンデンサCの搭載工程後、組立装置25において、コンデンサCの電気的特性検査(接続状態や容量値測定等)や外観検査等を行うこともできる。このため、配線基板母体5Mの配線(配線8c等)は、電気的な検査が可能なように引き回されている。このように、本実施の形態1では、テープ状の配線基板母体5Mの送り動作によるコンデンサ搭載の一貫ラインの中で、コンデンサCの電気的特性検査や外観検査が可能である。この場合、一貫ラインの外で上記検査を行う場合に比べて、作業性および効率を向上させることができ、しかも製品管理を容易にすることができる。したがって、ICカード1の組立工程の容易性を大幅に向上させることができる。また、ICカード1の組立時間を大幅に短縮させることができる。さらに、上記一貫ラインの先頭で上記検査を行うことにより、コンデンサCの特性不良や接続不良等を事前に把握し選別できるので、コンデンサCに係わる不良がICカード1に及ばない。すなわち、コンデンサCの不良により良品のICチップが不良になってしまうのを防止できる。したがって、ICカード1の歩留まりを向上させることができ、ICカード1のコストを低減させることができる。
次いで、配線基板母体5Mの各単位領域URに上記ICチップ3を搭載しモールドする(図15の工程CB2、WB、PKG)。図21は、この工程で用いる組立装置27の一例を示している。ここでの処理は、第2リール26bの配線基板母体5Mを第3リール26cに送るまでの間で行われる(リール・トゥ・リール接続)。
まず、組立装置27の接着材塗布部27aでは、エポキシ系接着剤などを用いて配線基板母体5Mのモールド面のICチップ搭載領域に塗布する。続いて、組立装置27のチップ搭載部27bでは、真空吸引パッド等で吸着したICチップ3を位置合わせ後、配線基板母体5Mに押し付けて仮接続する。その後、組立装置27のリフロ加熱部27cでは、接着材を加熱処理により溶融させてICチップ3を配線基板母体5Mのモールド面にしっかりと固定する(COT(Chip On Tape)、図15の工程CB2)。
続いて、ICチップ搭載工程後、水洗処理を経ることなくワイヤボンディング工程に移行する。すなわち、組立装置27のワイヤボンディング部27dでは、ICチップ3のボンディングパッド12と、モジュール端子4および幅広領域8dとをボンディングワイヤ14により接続する。ここで水洗処理を経ることなくワイヤボンディング工程に移行しているのは、水洗処理を施すとモジュール端子4の表面に水垢汚れが付いてしまう場合があるので、そのような不具合を避けるためである。上記のように半田20としてフラックスの少ない半田を使用したのも、水洗工程を無くすためである。図22は、上記ワイヤボンディング工程後の配線基板母体5Mのモールド面の要部拡大平面図を示している。各単位領域URのICチップ3のボンディングパッド12と、モジュール端子4および幅広領域8dとがボンディングワイヤ14により電気的に接続されている(図15の工程WB)。
次いで、ワイヤボンディング工程後、図21の組立装置27のモールド部27eでは、複数の単位領域URの封止部6aをトランスファーモールド法により一括して形成する。すなわち、配線基板母体5Mの複数の単位領域URの各々のモールド面とコンタクト面とを、金型の下型27e1と上型27e2とで挟み込むようにした状態で金型のキャビティ27e3内に、例えばガラスエポキシ系樹脂を流し込むことでモールド面に複数の封止部6aを一括して形成する。封止工程時の温度は、例えば最大で180度程度である。上記半田20等はこの封止工程時の温度よりも高い融点を持つものが使用されているので、封止工程により半田20が溶けてしまうことは無い。また、この封止工程では、金型において封止用の樹脂をキャビティ27e3内に流し込むための注入口(ゲート)の位置と、上記配線基板母体5M上のコンデンサCの位置とが離れるような配置とされている。すなわち、コンデンサCが上記注入口に近い位置にあると、モールド工程時に溶融した樹脂がコンデンサCに当たり、巻き込みによるボイドが生じる場合がある。そこで、本実施の形態1では、上記注入口と、コンデンサCとの位置を離すことにより、封止部6a内にボイドが生じるのを抑制または防止できる。図23は、上記ワイヤボンディング工程後の配線基板母体5Mのモールド面の要部拡大平面図を示している。各単位領域URのICチップ3、コンデンサC、ボンディングワイヤ14、ボンディングホール13等は、封止部6aによって覆われている。アンテナ接続端子8aは封止部6aから露出されている(図15の工程PKG)。
以上のようにして配線基板母体5Mの単位領域URの各々にICモジュール2を形成した後、その各々のICモジュール2を配線基板母体5Mから切り出す(図15の工程CUT)。その後、その切り出されたICモジュール2をカード本体7の凹部7aに嵌め込む。この時、ICモジュール2のアンテナ接続端子8aとカード本体7内のコイルLとを銀入り導電性樹脂ペースト等のような比較的低温で接合が可能な接着材により接合する(図15の工程MB)。このようにしてICカード1を製造する。
一般的な非接触型インターフェイスを形成する共振回路用のコンデンサCを持つICカード1の製造工程では、カード本体7の1つ1つにコンデンサCを1つ1つ搭載しなければならないので製造工程が煩雑でコストの増大を招く。これに対して、本実施の形態1では、テープ状の配線基板母体5Mを用いた流れの中でコンデンサCを搭載し、その製造工程中にコンデンサCをICモジュール2の中に組み込んでしまい、ICモジュール2をカード本体7に取り付けるとコンデンサCもICカード1の全体回路の中に組み込まれてしまうようになっている。このため、本実施の形態1によれば、非接触型インターフェイスを形成する共振回路用のコンデンサCを持つICカード1の組立を容易にすることができる。また、そのICカード1のコストを低減できる。
(実施の形態2)
本実施の形態2では前記ICカード1の封止部6aの変形例を説明する。
図24は本実施の形態2のICカード1の製造工程中の配線基板5のモールド面の平面図の一例を示している。本実施の形態2では、封止部の形状が前記実施の形態1の封止部6aと異なっており、封止部6bから前記共振回路用のコンデンサの接続領域(接続端子8e)が露出されている。
図25は図24にコンデンサCを搭載した後の配線基板5のモールド面の平面図を示している。図25の封止部6b内を取り除いた図は前記図7と同じである。本実施の形態2では、コンデンサCが封止部6bの外に搭載されている。また、ICカード1の製造工程においては、封止部6bの形成工程後にコンデンサCを搭載する。このコンデンサCの搭載工程は、前記実施の形態1のように配線基板母体5Mの状態の時に搭載しても良いし、配線基板母体5Mから個々の配線基板5を切り出した後でも良い。それ以外は、前記実施の形態1と同じである。また、封止部6bの材料や形成工程も前記封止部6aと同じなので説明を省略する。
このように本実施の形態2によれば、前記実施の形態1で得られる効果の他に、以下の効果を得ることができる。すなわち、コンデンサCを封止工程後に搭載できるようにしておくことにより、ICカード1のカード本体7のコイルLの仕様の変更によって、その値が変更になったり、リーダライタ側の同調値にずれが生じていたりする場合でも、コイルLの値やリーダライタに合わせて最適な容量値を持つコンデンサCを搭載できる。このため、ICカード1の非接触型インターフェイスの共振周波数を最適な値に設定することが可能となる。また、コンデンサCを封止部6bの外に搭載することにより、半田20が封止温度に左右されないので、半田20の材料選択の自由度を向上させることが可能となる。さらに、封止部6bの形成工程までが終了した配線基板母体5Mまたは配線基板5を作り置きしておくことができるので、ICカード1の製造時間を大幅に短縮させることができる。
(実施の形態3)
本実施の形態3では、前記ICカード1の封止部6aの形状は前記実施の形態1と同一のまま変えないで、前記共振回路用のコンデンサCを封止工程後に搭載可能にした構成の一例を説明する。
図26は本実施の形態3のICカード1の製造工程中の配線基板5(配線基板母体5M)のモールド面の平面図の一例を示している。本実施の形態3では、封止部6aは前記実施の形態1と同じであるが、コンデンサCの搭載領域(接続端子8e)が封止部6aの外に配置されている。この場合、配線基板5の各々の配線8bの端部が封止部6aの領域の外まで延在しており、その配線8bの端部に接続端子8eが一体的に形成されている。
図27は図26の配線基板5にコンデンサCを搭載した後のモールド面の全体平面図を示している。本実施の形態3においても、コンデンサCが封止部6aの外に搭載されている。また、ICカード1の製造工程においても、封止部6aの形成工程後にコンデンサCを搭載する。このコンデンサCの搭載工程は、前記実施の形態1のように配線基板母体5Mの状態の時に搭載しても良いし、配線基板母体5Mから個々の配線基板5を切り出した後でも良い。それ以外は、前記実施の形態1と同じである。
本実施の形態3によれば、前記実施の形態1,2で得られる効果の他に、以下の効果を得ることができる。すなわち、前記モールド部27eの金型(下型27e1および上型27e2)を変更する必要がなく、現在使用されているモールド部27eをそのまま使用できる。
(実施の形態4)
本実施の形態4では、封止部6aの形状は変えないで、前記共振回路用のコンデンサの容量値を封止工程後に変更(調整)可能にした構成の一例を説明する。
図28は、本実施の形態4のICカード1の配線基板5(配線基板母体5M)のモールド面の平面図の一例を示している。本実施の形態4では、前記共振回路用のコンデンサCの搭載領域が、例えば2つあり、一方は封止部6aの領域内に配置され、他方は封止部6aの領域外に配置されている。この場合の各々の配線8bの端部が2つに分かれており、一方の配線8b1の延在端部に一体的に形成された接続端子8e1は封止部6aの領域内に配置され、他方の配線8b2の延在端部に形成された接続端子8e2は封止部6aの領域外に配置されている。
図29は、図28にICチップ3および共振回路用のコンデンサC1(C)を搭載し、ワイヤボンディング工程を経た後の配線基板5(配線基板母体5M)のモールド面の平面図の一例を示している。また、図30は、図29に封止部6aを形成した後の配線基板5(配線基板母体5M)のモールド面の平面図の一例を示している。このコンデンサC1は封止部6aの領域内で搭載されている。ここでは封止部6aの外部の接続端子8e2にコンデンサが搭載されていない。この段階でICモジュール2として使用することもできる。しかし、上記したようなコイルLやリーダライタとの関係等から容量値を調整したい場合がある。その場合は、封止部6aの外部の接続端子8e2に調整用のコンデンサを搭載する。図31は、図30に共振回路用のコンデンサC2(C)を搭載した後の配線基板5(配線基板母体5M)のモールド面の平面図の一例を示している。コンデンサC2は、封止部6aの外部に搭載されており、上記封止部6a内のコンデンサC1に対して並列に接続されている。
本実施の形態4によれば、前記実施の形態1,2,3で得られる効果の他に、以下の効果を得ることができる。すなわち、前記共振回路用のコンデンサの容量値を封止工程後に微調整することができる。また、共振回路用のコンデンサC1を内包する封止部6aの形成工程までが終了した配線基板母体5Mまたは配線基板5を作り置きしておくことができるので、ICカード1の製造時間を大幅に短縮させることができる。
(実施の形態5)
本実施の形態5では前記実施の形態4の封止部6aを前記実施の形態2の封止部6bに代えた場合について説明する。図32および図33は、本実施の形態5のICカード1の配線基板5(配線基板母体5M)のモールド面の平面図の一例を示している。図32の封止部6b内を取り除いた図は前記図29と同じである。本実施の形態5では、前記共振回路用の2つのコンデンサC1,C2の搭載領域が、封止部6bの外部に配置されている。図32では1つのコンデンサC1のみが搭載されている場合が例示されている。この段階でICモジュール2として使用する場合もある。また、図33では2つのコンデンサC1,C2が搭載されている場合が例示されている。この段階でICモジュール2として使用する場合もある。コンデンサC1,C2は、前記実施の形態1〜4と同様に、配線基板母体5Mの状態の時に搭載しても良いし、配線基板母体5Mから切り出した後の配線基板5に搭載しても良い。
本実施の形態5によれば、前記実施の形態1,2,3,4で得られる効果(現状のモールド金型を使用できる効果を除く)と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば前記実施の形態1〜5において、配線基板はガラスエポキシ系樹脂に限定されるものではなく、例えばガラスエポキシ系樹脂よりも柔軟性の高いポリイミド系樹脂を用いても良い。
また、前記実施の形態1〜5では、ICチップ3とコンデンサCを搭載した場合について説明したが、他の電子部品も搭載可能である。例えばICカードにUSB(Universal Serial Bus)機能を取り付けた場合、発振子が必要となるが、それを配線基板5に搭載することもできる。
また、前記実施の形態1〜5では、非接触型および接触型のデュアルインタフェースICカードに適用した場合について説明したが、これに限定されるものではなく、例えば非接触型のICカードに適用できる。一般的な非接触型のICカードでは配線基板は用いないが、本実施の形態の場合は、前記実施の形態1〜5と同様に、配線基板をカード本体に組み込むような構成となる。ただし、この場合の配線基板の露出面にはモジュール端子4は形成されていない。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるICカードに適用した場合について説明したが、それに限定されるものではなく、非接触型インタフェースの共振回路を持つ他の半導体装置にも適用できる。
本願によって開示される実施の形態のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
すなわち、集積回路が形成された半導体チップと、前記半導体チップを搭載する配線基板と、前記配線基板の配線を通じて前記半導体チップに電気的に接続された非接触型インターフェイスとをカード本体内に備え、前記非接触型インターフェイスは、アンテナとしての機能を有するコイルと、前記コイルに並列に接続されて共振回路を形成するコンデンサとを有し、前記コンデンサは、前記配線基板に半田接続されている構成を有することにより、カード型の半導体装置の通信特性を向上させることが可能となる。
Claims (27)
- 外部の送受信装置と無線通信を行うためのアンテナコイルを備えたカード本体に搭載される半導体装置であって、
前記半導体装置は、
主面及び前記主面とは反対側にある裏面とを有し、前記カード本体より耐熱性の高い配線基板と、
前記配線基板の主面に設けられ、前記アンテナコイルの一端と第1導電性材料を介して電気的に接続される第1接続端子と、
前記配線基板の主面に設けられ、前記アンテナコイルの他端と前記第1導電性材料を介して電気的に接続される第2接続端子と、
前記配線基板の主面に搭載され、さらに前記第1接続端子と前記第2接続端子とに電気的に接続され、データの処理を行う半導体チップと、
前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第1接続端子と前記配線基板の配線により電気的に接続された第3接続端子と、
前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第2接続端子と前記配線により電気的に接続された第4接続端子と、
前記第3接続端子にその一端を、前記第4接続端子にその他端を、第2導電性材料を介して電気的に接続されることにより共振回路を形成する第1コンデンサと、を有し、
前記第1導電性材料の接続時の熱処理の温度は、前記カード本体の耐熱温度よりも低く、
前記第2導電性材料の接続時の熱処理の温度は、前記カード本体の耐熱温度よりも高く、且つ前記配線基板の耐熱温度よりも低いものであって、
前記第2導電性材料は、前記第1導電性材料よりも接続抵抗値が低いことを特徴とする半導体装置。 - 前記半導体チップと前記第1コンデンサとが樹脂封止された封止部を有することを特徴とする請求項1に記載の半導体装置。
- 前記第1コンデンサは、チップ型のセラミックコンデンサであることを特徴とする請求項2に記載の半導体装置。
- 前記半導体チップが樹脂封止された封止部を有し、前記第1コンデンサは前記封止部の外側に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第3接続端子と前記配線により電気的に接続された第5接続端子と、
前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第4接続端子と前記配線により電気的に接続された第6接続端子と、
前記第5接続端子にその一端を、前記第6接続端子にその他端を、前記第2導電性材料を介して電気的に接続されることにより共振回路を形成する第2コンデンサと、
前記半導体チップと前記第1コンデンサとが樹脂封止された封止部と、をさらに有し、
前記第2コンデンサは、前記封止部の外側に配置されていることを特徴とする請求項1に記載の半導体装置。 - 前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第3接続端子と前記配線により電気的に接続された第5接続端子と、
前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第4接続端子と前記配線により電気的に接続された第6接続端子と、
前記第5接続端子にその一端を、前記第6接続端子にその他端を、前記第2導電性材料を介して電気的に接続されることにより共振回路を形成する第2コンデンサと、
前記半導体チップが樹脂封止された封止部と、をさらに有し、
前記第1コンデンサと前記第2コンデンサとが、前記封止部の外側に配置されていることを特徴とする請求項1に記載の半導体装置。 - 前記第2導電性材料は、半田であることを特徴とする請求項1に記載の半導体装置。
- 前記半田は、鉛フリー系半田であることを特徴とする請求項7に記載の半導体装置。
- 前記第1導電性材料は、銀入り導電性接着剤であることを特徴とする請求項7に記載の半導体装置。
- 前記配線基板は、ガラスエポキシ系の樹脂からなることを特徴とする請求項1に記載の半導体装置。
- 前記配線基板は、ポリイミド系の樹脂からなることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップは、
前記データを処理するための中央演算処理装置と、
前記中央演算処理装置における実行プログラムや暗号アルゴリズムを格納したROMと、
データ処理用のメモリとしての機能を有するRAMと、
データ格納用のメモリとしての機能を有するEEPROMと、
その他の演算回路と、を備えることを特徴とする請求項1に記載の半導体装置。 - 前記配線基板の主面に設けられ、前記第1接続端子と前記配線により電気的に接続された第1ランド部と、
前記配線基板の主面に設けられ、前記第2接続端子と前記配線により電気的に接続された第2ランド部と、を有し、
前記第1ランド部および前記第2ランド部は、それぞれ前記半導体チップの主面に設けられたボンディングパッドとボンディングワイヤにより接続されていることで、前記第1接続端子および前記第2接続端子は、前記半導体チップと電気的に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記配線基板の裏面には、外部の送受信装置の対応端子と接触して通信を行うための外部端子を有し、
前記外部端子の裏面の一部が露出するように、前記配線基板の主面から裏面にかけて貫通孔が施されており、
前記ボンディングパッドと前記外部端子の裏面とは、前記貫通孔を通じてボンディングワイヤによりそれぞれ電気的に接続されていることを特徴とする請求項13に記載の半導体装置。 - 外部の送受信装置と無線通信を行うためのアンテナコイルを備えたカード本体に搭載される半導体装置であって、
前記半導体装置は、
主面及び前記主面とは反対側にある裏面とを有し、前記カード本体より耐熱性の高い配線基板と、
前記配線基板の主面に設けられ、前記アンテナコイルの一端と第1導電性材料を介して電気的に接続される第1接続端子と、
前記配線基板の主面に設けられ、前記アンテナコイルの他端と前記第1導電性材料を介して電気的に接続される第2接続端子と、
前記配線基板の主面に搭載され、さらに前記第1接続端子と前記第2接続端子とに電気的に接続され、データの処理を行う半導体チップと、
前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第1接続端子と前記配線基板の配線により電気的に接続された第3接続端子と、
前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第2接続端子と前記配線により電気的に接続された第4接続端子と、
前記第3接続端子にその一端を、前記第4接続端子にその他端を、半田を介して電気的に接続されることにより共振回路を形成する第1コンデンサと、を有し、
前記第1導電性材料の接続時の熱処理の温度は、前記カード本体の耐熱温度よりも低く、前記半田の接続時の熱処理の温度は、前記カード本体の耐熱温度よりも高く、且つ前記配線基板の耐熱温度よりも低いことを特徴とする半導体装置。 - 前記半導体チップと前記第1コンデンサとが樹脂封止された封止部を有することを特徴とする請求項15に記載の半導体装置。
- 前記第1コンデンサは、チップ型のセラミックコンデンサであることを特徴とする請求項16に記載の半導体装置。
- 前記半導体チップが樹脂封止された封止部を有し、前記第1コンデンサは前記封止部の外側に配置されていることを特徴とする請求項15に記載の半導体装置。
- 前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第3接続端子と前記配線により電気的に接続された第5接続端子と、
前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第4接続端子と前記配線により電気的に接続された第6接続端子と、
前記第5接続端子にその一端を、前記第6接続端子にその他端を、前記半田を介して電気的に接続されることにより共振回路を形成する第2コンデンサと、
前記半導体チップと前記第1コンデンサとが樹脂封止された封止部と、をさらに有し、
前記第2コンデンサは、前記封止部の外側に配置されていることを特徴とする請求項15に記載の半導体装置。 - 前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第3接続端子と前記配線により電気的に接続された第5接続端子と、
前記配線基板の主面に設けられ、前記第1接続端子および前記第2接続端子よりも端子面積が小さく、前記第4接続端子と前記配線により電気的に接続された第6接続端子と、
前記第5接続端子にその一端を、前記第6接続端子にその他端を、前記半田を介して電気的に接続されることにより共振回路を形成する第2コンデンサと、
前記半導体チップが樹脂封止された封止部と、をさらに有し、
前記第1コンデンサと前記第2コンデンサとが、前記封止部の外側に配置されていることを特徴とする請求項15に記載の半導体装置。 - 前記半田は、鉛フリー系半田であることを特徴とする請求項15に記載の半導体装置。
- 前記第1導電性材料は、銀入り導電性接着剤であることを特徴とする請求項15に記載の半導体装置。
- 前記配線基板は、ガラスエポキシ系の樹脂からなることを特徴とする請求項15に記載の半導体装置。
- 前記配線基板は、ポリイミド系の樹脂からなることを特徴とする請求項15に記載の半導体装置。
- 前記半導体チップは、
前記データを処理するための中央演算処理装置と、
前記中央演算処理装置における実行プログラムや暗号アルゴリズムを格納したROMと、
データ処理用のメモリとしての機能を有するRAMと、
データ格納用のメモリとしての機能を有するEEPROMと、
その他の演算回路と、を備えることを特徴とする請求項15に記載の半導体装置。 - 前記配線基板の主面に設けられ、前記第1接続端子と前記配線により電気的に接続された第1ランド部と、
前記配線基板の主面に設けられ、前記第2接続端子と前記配線により電気的に接続された第2ランド部と、を有し、
前記第1ランド部および前記第2ランド部は、それぞれ前記半導体チップの主面に設けられたボンディングパッドとボンディングワイヤにより接続されていることで、前記第1接続端子および前記第2接続端子は、前記半導体チップと電気的に接続されていることを特徴とする請求項15に記載の半導体装置。 - 前記配線基板の裏面には、外部の送受信装置の対応端子と接触して通信を行うための外部端子を有し、
前記外部端子の裏面の一部が露出するように、前記配線基板の主面から裏面にかけて貫通孔が施されており、
前記ボンディングパッドと前記外部端子の裏面とは、前記貫通孔を通じてボンディングワイヤによりそれぞれ電気的に接続されていることを特徴とする請求項26に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/006829 WO2004107263A1 (ja) | 2003-05-30 | 2003-05-30 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008317891A Division JP4829956B2 (ja) | 2008-12-15 | 2008-12-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004107263A1 JPWO2004107263A1 (ja) | 2006-07-20 |
JP4471926B2 true JP4471926B2 (ja) | 2010-06-02 |
Family
ID=33485796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005500224A Expired - Fee Related JP4471926B2 (ja) | 2003-05-30 | 2003-05-30 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4471926B2 (ja) |
AU (1) | AU2003241968A1 (ja) |
WO (1) | WO2004107263A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3024000B1 (fr) * | 2014-07-15 | 2018-04-06 | Oberthur Technologies | Entite electronique rfid a condensateur rapporte |
FR3047101B1 (fr) | 2016-01-26 | 2022-04-01 | Linxens Holding | Procede de fabrication d’un module de carte a puce et d’une carte a puce |
US10660208B2 (en) * | 2016-07-13 | 2020-05-19 | General Electric Company | Embedded dry film battery module and method of manufacturing thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4015717B2 (ja) * | 1995-06-29 | 2007-11-28 | 日立マクセル株式会社 | 情報担体の製造方法 |
JP2000182017A (ja) * | 1998-12-18 | 2000-06-30 | Dainippon Printing Co Ltd | 接触型非接触型共用icカードおよびその製造方法 |
JP2001118043A (ja) * | 1999-10-18 | 2001-04-27 | Denso Corp | Idタグの製造方法 |
JP2002207982A (ja) * | 2001-01-10 | 2002-07-26 | Dainippon Printing Co Ltd | 接触非接触両用icモジュール及びicカード |
JP3877988B2 (ja) * | 2001-08-28 | 2007-02-07 | シャープ株式会社 | 半導体装置 |
-
2003
- 2003-05-30 AU AU2003241968A patent/AU2003241968A1/en not_active Abandoned
- 2003-05-30 JP JP2005500224A patent/JP4471926B2/ja not_active Expired - Fee Related
- 2003-05-30 WO PCT/JP2003/006829 patent/WO2004107263A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2004107263A1 (ja) | 2004-12-09 |
AU2003241968A1 (en) | 2005-01-21 |
JPWO2004107263A1 (ja) | 2006-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0720232B1 (en) | Multi-chip module | |
US8011589B2 (en) | Wireless IC device and manufacturing method thereof | |
US8546927B2 (en) | RFIC chip mounting structure | |
US7495319B2 (en) | Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same | |
US8432033B2 (en) | Electronic device and manufacturing method therefor | |
JP4656235B2 (ja) | アンテナ内蔵電子回路モジュールの製造方法 | |
US6518885B1 (en) | Ultra-thin outline package for integrated circuit | |
US20050179121A1 (en) | IC module, and wireless information-storage medium and wireless information-transmitting/receiving apparatus including the IC wireless | |
US20080001683A1 (en) | Integrated circuit incorporating wire bond inductance | |
US20090004776A1 (en) | Method of fabricating a memory card using sip/smt hybrid technology | |
CN109892023B (zh) | 电路模块 | |
US7312528B2 (en) | Semiconductor device having antenna connection electrodes | |
JP6756805B2 (ja) | 相互接続領域を含む片面電子モジュールの作成方法 | |
JP4829956B2 (ja) | 半導体装置 | |
JP2014178731A (ja) | 半導体装置の製造方法 | |
JPWO2007057954A1 (ja) | 半導体装置及びその製造方法 | |
JP4471926B2 (ja) | 半導体装置 | |
US20140225241A1 (en) | Electronic device and package structure thereof | |
KR100610144B1 (ko) | 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법 | |
JP2007005443A (ja) | 半導体装置およびその製造方法 | |
KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
CA2355615C (en) | Multi-chip module | |
CN113540048A (zh) | 一种含有高频电路和天线的单芯片倒装结构 | |
JP2004327756A (ja) | Icカード用半導体装置及びその製造方法 | |
KR20100136721A (ko) | 카드형 정보 매체 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |