WO2004107263A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2004107263A1
WO2004107263A1 PCT/JP2003/006829 JP0306829W WO2004107263A1 WO 2004107263 A1 WO2004107263 A1 WO 2004107263A1 JP 0306829 W JP0306829 W JP 0306829W WO 2004107263 A1 WO2004107263 A1 WO 2004107263A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
semiconductor device
wiring board
sealing portion
coil
Prior art date
Application number
PCT/JP2003/006829
Other languages
English (en)
French (fr)
Inventor
Hiroaki Tanaka
Kazuhiro Terada
Hiroyuki Ono
Kazunari Suzuki
Original Assignee
Renesas Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp. filed Critical Renesas Technology Corp.
Priority to PCT/JP2003/006829 priority Critical patent/WO2004107263A1/ja
Priority to AU2003241968A priority patent/AU2003241968A1/en
Priority to JP2005500224A priority patent/JP4471926B2/ja
Publication of WO2004107263A1 publication Critical patent/WO2004107263A1/ja

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7865Means for transporting the components to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01055Cesium [Cs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Definitions

  • the present invention relates to a semiconductor device and a manufacturing technology thereof, and more particularly to a technology effective when applied to an IC (Integrated circuit) force.
  • the I C force is the force that the IC chip is built into a flat rectangular thin plate (force body).
  • a contact-type IC card is an IC card that can supply power and exchange signals through connection terminals exposed on the surface of the card body.
  • the IC chip of the contact type IC card is built in the card body while being mounted on the back side of the wiring board having the connection terminals.
  • the non-contact type IC card is an IC card that can supply power by electromagnetic waves (wireless) and exchange signals through an antenna built into the body of the card.
  • the contact / non-contact type IC card is a combination of the contact type and the non-contact type, and has a contact and non-contact type IC chip built into a single card body, Some IC chips have both contact and non-contact faces. Above contact / non-contact type I C force
  • a configuration in which an antenna about the size of a connection terminal, an IC chip, and a capacitor connected in parallel to the antenna are mounted on the component mounting surface of the board provided on the back surface of the connection terminal (See, for example, JP-A-2002-207982).
  • the sealing resin for sealing the IC chip mounted on the component mounting surface of the IC module substrate has a partial opening for exposing the antenna connection terminal formed on the component mounting surface.
  • an IC card structure having a configuration in which a transmitting and receiving coil for an antenna is connected to an exposed portion of an antenna connection terminal (see, for example, JP-A-2003-67695).
  • a card-type semiconductor device such as an IC card, how to improve its communication characteristics is one of the important issues.
  • An object of the present invention is to provide a technique capable of improving communication characteristics of a card type semiconductor device.
  • the present invention provides a semiconductor chip on which an integrated circuit is formed, a wiring board on which the semiconductor chip is mounted, and a non-contact type electronic device electrically connected to the semiconductor chip through wiring of the wiring board.
  • a non-contact type face in the card body wherein the non-contact type face includes a coil having a function as an antenna, and a capacitor connected in parallel to the coil to form a resonance circuit.
  • the wiring board is connected to the wiring board by soldering.
  • FIG. 1 is an overall plan view of an example of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view of a main part taken along line X1-X1 in FIG.
  • FIG. 3 is an overall plan view showing a main part removed from the semiconductor device of FIG.
  • FIG. 4 is an enlarged sectional view of a main part taken along line X1-X1 in FIG.
  • FIG. 5 is an overall plan view of an example of a contact surface of a main part of the semiconductor device in FIG.
  • FIG. 6 is an overall plan view of an example of a mold surface of a main part of the semiconductor device of FIG.
  • FIG. 7 is an overall plan view of an example of the mold surface from which the sealing portion of FIG. 6 has been removed.
  • FIG. 8 is a sectional view taken along the line Y1-Y1 in FIGS.
  • FIG. 9 is a cross-sectional view taken along line X2-X2 in FIG.
  • FIG. 10 shows a capacitor constituting a non-contact type device of the semiconductor device of FIG.
  • FIG. 3 is a circuit diagram showing a connection relationship between a sensor and a coil.
  • FIG. 11 is an enlarged cross-sectional view (along line X3-X3 in FIG. 7) of an example of the capacitor of the semiconductor device in FIG.
  • FIG. 12 is an overall plan view of the mold surface shown in FIG. 7 with the semiconductor chip and the capacitor of the semiconductor device removed.
  • FIG. 13 is an explanatory diagram showing an arrangement of antenna connection terminals in a main part of the semiconductor device of FIG. 1 and a state of a connection relationship between the antenna connection terminals and the coil.
  • FIG. 14 is an explanatory diagram showing, for comparison, another arrangement of the antenna connection terminals examined by the present inventors.
  • FIG. 15 is a flowchart of an example of a manufacturing process of the semiconductor device of FIG.
  • FIG. 16 is an enlarged plan view of a main part of an example of a wiring substrate base used in the manufacturing process of the semiconductor device of FIG.
  • FIG. 17 is an enlarged plan view of an essential part of an example of the contact surface of the wiring board mother body in FIG.
  • FIG. 18 is an enlarged plan view of an essential part of an example of the mold surface of the wiring board mother body in FIG.
  • FIG. 19 is an explanatory diagram of an example of an assembling apparatus used in the capacitor mounting step of the semiconductor device of FIG.
  • FIG. 20 is an enlarged plan view of a main part of the wiring substrate matrix during the manufacturing process of the semiconductor device of FIG.
  • FIG. 21 is an explanatory view of an example of an assembling apparatus used in a semiconductor chip mounting step of the semiconductor device of FIG.
  • FIG. 22 is an enlarged plan view of a main part of the wiring substrate body after the wire bonding step of the semiconductor device of FIG.
  • FIG. 23 is an enlarged plan view of a main part of the wiring substrate body after the molding process of the semiconductor device of FIG.
  • FIG. 24 is a plan view of an example of a mold surface of a wiring board during a manufacturing process of a semiconductor device according to another embodiment of the present invention.
  • Fig. 25 shows the plane of the mold surface of the wiring board after mounting the capacitor in Fig. 24.
  • FIG. 26 is a plan view of an example of a mold surface of a wiring board during a manufacturing process of a semiconductor device according to still another embodiment of the present invention.
  • FIG. 27 is a plan view of the mold surface of the wiring board after the capacitors are mounted in FIG.
  • FIG. 28 is a plan view of an example of a mold surface of a wiring board before a chip is mounted during a manufacturing process of a semiconductor device according to another embodiment of the present invention.
  • FIG. 29 is a plan view of an example of the mold surface of the wiring board after the semiconductor chip and the internal capacitor are mounted in FIG.
  • FIG. 30 is a plan view of an example of the mold surface of the wiring board after forming the sealing portion in FIG.
  • FIG. 31 is a plan view of an example of the mold surface of the wiring board after mounting the external capacitor in FIG.
  • FIG. 32 is an overall plan view of an example of a mold surface after one capacitor is mounted on a wiring board during a manufacturing process of a semiconductor device according to another embodiment of the present invention.
  • FIG. 33 is an overall plan view of an example of a mold surface after two capacitors are mounted on a wiring board during a manufacturing process of a semiconductor device according to another embodiment of the present invention.
  • the semiconductor device includes, for example, a credit card, a cash card, an ETC (Electronic Toll Collection system) system card, a commuter pass, a public phone card, a mobile phone card, an authentication card, and the like. It is an IC (Integrated Circuit) card that is being used in various fields such as finance, transportation, communications, distribution and authentication.
  • FIG. 1 shows an example of an overall plan view of an IC card 1 according to the first embodiment.
  • FIG. 2 is an enlarged cross-sectional view of a main part taken along line X1-X1 in FIG.
  • FIG. 3 is an overall plan view of the IC card 1 shown in FIG. 1 with the IC module 2 removed
  • FIG. 4 is an enlarged cross-sectional view of a main part taken along the line X1-X1 in FIG.
  • the IC card 1 is, for example, an evening card in which a contact type and a non-contact type are integrated, and its outer shape is a rectangular plane slightly smaller than a business card size (91 mm ⁇ 55 mm). It has a thin plate shape.
  • the external dimensions of the Ic force 1 are, for example, 85.6 mm ⁇ 54 mm in length (longitudinal dimension) ⁇ width (short dimension), and 0.76 mm in thickness.
  • the IC module 2 of the IC card 1 is a main circuit section having an IC chip (semiconductor chip) 3.
  • the plurality of module terminals 4 of the IC module 2 are exposed to the outside, and Wiring board 5 for mounting 3 etc. and IC chip 3 Sealing portion 6 a for sealing etc. are fitted to the card body 7 in such a state that they are fitted into the stepped recesses 7 a of the card body 7. Fixed.
  • the antenna connection terminal 8a is connected to the connection terminal Lt at both ends of the antenna coil L via a conductive adhesive material 10 such as a silver (Ag) containing paste or the like, and is electrically connected. Have been.
  • the coil L for the antenna is formed in a loop shape along the outer periphery of the card body 7 (see the broken line in FIG. 3). By providing the coil L in the card body 7 in this manner, the loop of the coil L can be enlarged, so that the gain of the antenna can be improved, and the IC card 1 and an external transmitting / receiving unit (reader / writer) can be provided.
  • the range (directivity) of wireless signal exchange with (evening) can be expanded. Therefore, even if the IC card 1 is separated from the external transmitting / receiving unit to some extent, it is possible to exchange wireless signals.
  • Most of the coil L is embedded in the card body 7, but one surface of the connection terminal Lt at both ends of the coil L is connected to the wiring board 5 so that the stepped portion of the recess 7 a of the card body 7 is formed. It is exposed to.
  • the card body 7 is made of a plastic such as, for example, polyvinyl chloride resin, polyolefin (polypropylene, etc.), polyethylene terephthalate (PET), or polyethylene terephthalate glycol (PET-G). Become. Use such relatively inexpensive plastic Thereby, the cost of the IC card 1 can be reduced. In addition, since harmful substances are not generated even if polypropylene, PET or PET-G is burned, the load on the environment can be reduced by using them as the material of the forceps body 7. Furthermore, since PET-G is amorphous and softer than PET, processing such as embossing can be facilitated by using PET-G as the material of the forceps body 2.
  • FIG. 5 shows an example of the contact surface (second surface) of the wiring board 5 of the IC module 2.
  • the board body of the wiring board 5 is made of, for example, a glass epoxy resin, and, for example, eight module terminals 4 (4a to 4h) are arranged on the contact surface in a state of being close to each other.
  • the module terminals 4 are formed by applying gold (Au) plating on an exposed surface of a metal foil such as copper (Cu), and directly connected to connection terminals of an external transmission / reception device (reader / writer). This is a contact-type interface that electrically connects the transmitting / receiving device and the circuit in IC module 2.
  • the module terminal 4a at the upper left of FIG. 5 is, for example, a terminal for supplying the power supply voltage on the high potential side.
  • the module terminal 4b below it is, for example, a terminal for a reset signal.
  • the module terminal 4c below it is a terminal for a clock signal.
  • the relatively large module terminal 4e at the center is, for example, a terminal for supplying a low-potential power supply voltage (for example, a ground voltage) lower than the high-potential power supply voltage.
  • the module terminal 4 g is, for example, a terminal for overnight input / output signals.
  • the other module terminals 4 d, 4 f, and 4 h are non-connect terminals that can be used in the future, but have no assignment at present.
  • FIG. 6 shows an example of the mold surface (first surface) of the wiring board 5 of the IC module 2.
  • This mold surface is a surface on the opposite side of the contact surface.
  • the sealing portion 6 a is provided at the center of the mold surface of the wiring board 5.
  • the sealing portion 6a is made of, for example, an epoxy resin, and is formed, for example, in a planar rectangular shape.
  • the antenna connection terminal 8a and the wirings 8b and 8c are arranged on the left and right sides of the sealing portion 6a in an exposed state.
  • the distance from each antenna connection terminal 8a to the side surface (outer periphery) of the sealing portion 6a adjacent thereto is, for example, 0.1 mm or longer. It is designed to be.
  • the antenna connection terminals 8a and the wirings 8b and 8c are formed by patterning gold on the exposed surface of a metal foil such as copper, for example.
  • the wiring 8c is a part of the lead-out wiring for energization when a gold plating is applied to the exposed surfaces of the antenna connection terminal 8a and the wiring 8b by electrolytic plating.
  • FIG. 7 shows an example of the mold surface from which the sealing portion 6a in FIG. 6 has been removed.
  • FIG. 8 is a sectional view taken along the line Y1-Y1 in FIGS.
  • FIG. 9 is a cross-sectional view taken along the line X 2 -X 2 in FIG.
  • the sealing portion 6a is indicated by a broken line. The area indicated by the broken line is sealed by the sealing portion 6a.
  • the IC chip 3 is mounted at the center of the mold surface of the wiring board 5 with its main surface (device forming surface) facing upward.
  • the IC chip 3 has a semiconductor substrate made of, for example, silicon (Si) single crystal or the like, and has, on its main surface, a central processing unit, a ROM (Read Only Memory), a RAM (Random Access Memory), for example.
  • An integrated circuit such as an EEPROM (Electrically Erasable Programmable ROM) and other arithmetic circuits, and a plurality of bonding pads 12 for extracting electrodes of the integrated circuit are formed.
  • the ROM stores, for example, an execution program and an encryption algorithm.
  • the RAM has, for example, a function as a memory for overnight processing.
  • the above-described EEPROM has a function as a memory for storing data.
  • a plurality of bonding holes 13 penetrating the upper and lower surfaces of the wiring board 5 are arranged on the left and right sides of the IC chip 3 at predetermined intervals along the vertical direction of FIG. A part of the back surface of the module terminal 4 is exposed from each of the bonding holes 13 and the exposed surface is plated with gold. That bondin One end of a bonding wire 14 made of, for example, a thin gold (Au) wire is joined to the module terminal 4 exposed from the hole 13. The other end of the bonding wire 14 is bonded to the bonding pad 12 of the IC chip 3. Thus, the predetermined bonding pad 12 of the IC chip 3 is electrically connected to the module terminal 4.
  • the antenna connection terminal 8a is disposed further outside the row of the bonding holes 13.
  • Each wiring 8 b formed integrally with each antenna connection terminal 8 a crosses the row of the bonding holes 13 in the region of the sealing portion 6 a toward the center of the wiring board 5.
  • a wide portion 8d is formed integrally with the wiring 8b at a position in the middle of the extension of each wiring 8b (the position of the row of the bonding holes 13).
  • One end of a bonding wire 14 is joined to the wide portion 8d.
  • the other end of the bonding wire 14 is joined to the bonding pad 12 of the IC chip 3.
  • the predetermined bonding pad 12 of the IC chip 3 is electrically connected to the wiring 8b.
  • a wide connection terminal 8e is formed integrally with the wiring 8b at the end of each of the wirings 8b.
  • the left and right wirings 8b and the connection terminals 8e are formed symmetrically.
  • a capacitor C is electrically connected between the respective connection terminals 8 e so as to bridge the respective connection terminals 8 e.
  • FIG. 10 shows a connection relationship between the capacitor C and the coil L for the antenna. Capacitor C is connected in parallel with coil L. The coil L and the capacitor C form a parallel resonance circuit.
  • This parallel resonance circuit is a circuit section that forms the non-contact type interface of the IC card 1, and by providing this resonance circuit, the communication characteristics of the IC card 1 can be improved.
  • the distance over which the IC card 1 can perform wireless communication can be increased, and the reliability of the wireless communication of the IC card 1 can be improved.
  • the resonance frequency (that is, communication frequency) of this resonance circuit is, for example, 13.56 MHz.
  • the communication distance can be set to, for example, about 0 to 70 cm.
  • Fig. 11 is an enlarged cross-sectional view of the main part of the capacitor C (broken line X3-X3 in Fig. 7). Plan view).
  • the capacitor C for example, a chip-type multilayer ceramic capacitor is used. That is, this capacitor C is electrically connected to the multi-layered electrodes 17a electrically connected to one connection terminal 16a of the capacitor C and the other connection terminal 16b of the capacitor C. And the multiple layers of electrodes 17 and are alternately stacked in the thickness direction of the capacitor C with the ceramic dielectric 18 interposed between the electrodes 17a and 17b. are doing.
  • a relatively thin chip-type multilayer ceramic capacitor is used instead of a general-purpose chip-type multilayer ceramic capacitor due to a restriction on the height of the sealing portion 6a.
  • the thickness of the capacitor C is, for example, about 250 / m.
  • the accuracy of the resonance frequency of the resonance circuit can be improved.
  • the capacitor C can be formed of a sheet-shaped capacitor, but in this case, the capacitance value varies, and the peak position of the resonance frequency may be shifted.
  • ceramic capacitors have low stray capacitance, etc., and high accuracy of capacitance value.Because they are composed of ceramic and metal, they do not deteriorate much under high and low temperature environments and are extremely stable. By forming the capacitor C with a ceramic capacitor, a circuit design close to the theoretical value (resonance circuit design) becomes possible.
  • the manufacturing process of the IC card 1 can be simplified. That is, when the capacitor C is formed of a sheet-like capacitor, the capacitance value varies widely, and trimming may be required. On the other hand, since the capacitance value of a ceramic capacitor is high and the trimming is not required, the production of the IC card 1 can be facilitated by forming the capacitor C with a ceramic capacitor, and the Shortening of manufacturing time and cost can be achieved.
  • connection terminals 16a and 16b of the capacitor C are joined to the connection terminals 8e of the wiring board 5 by solder 20 and are electrically connected.
  • a wiring board is basically unnecessary, and when a capacitor for a resonance circuit is provided, it is directly attached to the force body with low heat resistance (with the antenna coil provided in the force body). Direct connection), so high-temperature heat treatment cannot be performed, and the connection material between the capacitor for the resonance circuit and the coil for the antenna is generally a material that can be connected at a relatively low temperature, such as conductive resin paste.
  • the present inventor has for the first time found that there is a problem that the value representing the amount of the signal that gives the bandwidth around the resonance frequency decreases, that is, the antenna sensitivity decreases, and the communication characteristics of the IC card deteriorate. I found it.
  • the capacitor C since the capacitor C is mounted on the mold surface of the wiring board 5 made of a glass epoxy resin having relatively high heat resistance, the capacitor C is soldered with a high-temperature heat treatment. Can be connected by 0.
  • the resistance between the capacitor C and the coil L can be reduced as compared to the conductive resin base, so that the loss of the resonance circuit can be reduced. .
  • the Q value of the resonance circuit can be improved, and the sensitivity of the antenna can be improved.
  • the communication characteristics of the IC chip 1 can be further improved. For this reason, for example, the distance over which the wireless communication of the IC device 1 can be performed can be made longer, and the reliability of the wireless communication of the IC device 1 can be further improved.
  • solder 20 As the material of the solder 20, a material having a melting point higher than the temperature (for example, 180 degrees) at the time of the forming step (molding step) of the sealing portion 6a is selected. This is because in the first embodiment, the capacitor C is sealed with the sealing portion 6a, so that the solder 20 is not melted during the molding process.
  • Specific solder 20 materials include, for example, lead (Pb) -tin (Sn) solder, tin-silver (Ag), tin-silver-copper, tin-silver-copper A so-called lead-free solder such as bismuth (B i), tin-bismuth, tin-copper or tin-zinc (Zn) can be used.
  • the capacitor C as described above is sealed by the sealing portion 6a in the same manner as the IC chip 3 and the bonding wires 14 and the like.
  • the capacitor C and the solder connection portion thereof can be protected from the outside by sealing the capacitor C with the sealing portion 6a, for example, weather resistance and moisture resistance can be reduced.
  • the resistance of the solder connection portion to mechanical fatigue caused by bending of the IC card 1 and the like can be improved, so that peeling of the capacitor C can be suppressed or prevented. Therefore, the life of the IC card 1 can be improved.
  • FIG. 12 is an overall plan view of the mold surface shown by removing the IC chip 3 and the capacitor C from FIG. 7 described above.
  • FIG. 13 shows the arrangement of the antenna connection terminal 8a of the IC module 2 according to the first embodiment and the connection between the antenna connection terminal 8a and the coil L.
  • FIG. 14 shows another arrangement of the antenna connection terminal 8a studied by the present inventors for comparison.
  • two antenna connection terminals 8a are not arranged on the same side of the IC chip 3 and are different from the IC chip 3. It is arranged on the side.
  • the two antenna connection terminals 8a are arranged on both left and right sides of the IC chip 3 so as to be symmetrical with respect to the IC chip 3, that is, in an opposite relationship to each other. Have been. If the two antenna connection terminals 8a are arranged on the same side of the IC chip 3 as shown in Fig. 14, the IC chip will be connected between the two antenna connection terminals 8a and from the two antenna connection terminals 8a. As a result of the formation of the stray capacitance C s between adjacent wirings 8 b extending to the third side or adjacent to the wiring forming the coil L for the antenna, the capacitance value of the capacitor forming the resonance circuit is designed. Value.
  • the antenna connection terminals 8a are arranged on different sides of the IC chip 3 and are separated from each other, so that the stray capacitance C Since s can be hardly formed, the capacitance value of the capacitor C of the resonance circuit can be set to a value close to the design value.
  • the layout of the antenna connection terminal 8a for connecting the coil L, the connection terminal 8e for mounting the capacitor C, and the bonding holes 13 can be increased. can do.
  • the wiring board base is the base of the wiring board 5.
  • FIG. 16 shows an example of a plan view of a main part of the wiring board matrix 5M.
  • the wiring substrate matrix 5M is made of, for example, a tape-like thin glass epoxy resin.
  • a plurality of sprocket holes 22 are regularly arranged near both ends in the short direction of the wiring substrate matrix 5M along the longitudinal direction of the wiring substrate matrix 5M.
  • the sprocket hole 22 is a feed hole for feeding the tape-shaped wiring board base 5M to the tape.
  • each unit area U R is an area for obtaining the wiring board 5 of one IC module 2.
  • FIG. 17 shows an example of an enlarged plan view of a main part of a contact surface of the wiring board base 5M
  • FIG. 18 shows an example of an enlarged plan view of a main part of a mold surface of the wiring board base 5M.
  • four unit areas UR are illustrated.
  • the module terminal 4 has already been formed in each unit region UR on the contact surface of the wiring substrate 5M.
  • the wiring 23 is physically connected to the module terminal 4 at this stage.
  • the wiring 23 has a function as a lead wiring for energization at the time of plating. Module terminal 4 and wiring 23 are simultaneously patterned. Also, as shown in FIG.
  • each unit area UI on the mold surface of the wiring board base 5M has already been connected to the antenna connection terminal 8a, the wiring 8b, 8c, the wide area 8d, and the connection terminal 8e.
  • -It is formed physically. Since the antenna connection terminal 8a, the wirings 8b and 8c, the wide area 8d, and the connection terminal 8e are also formed at the same time, the IC card 1 can be manufactured without increasing the cost.
  • Such a wiring substrate matrix 5M is carried into an assembling apparatus in a state wound on a reel.
  • FIG. 19 shows an example of an assembling apparatus 25 used in this step.
  • the mounting process of the capacitor C is performed until the wiring substrate matrix 5M of the first reel 26a is sent to the second reel 26b (reel 'toe' reel connection).
  • the solder 20 in the paste state is applied to the connection terminals 8e on the mold surface of the wiring substrate mother 5M.
  • the solder 20 is made of the above-mentioned material, and uses a solder having a small flux.
  • the 5 M portion of the wiring board matrix on which the solder application has been completed is sent to the chip mounting section 25 b of the assembling apparatus 25.
  • the chip mounting portion 25b after aligning the connection terminal of the capacitor C sucked by the vacuum suction pad or the like with the connection terminal 8e of the wiring substrate 5M, press the capacitor C against the connection terminal 8e to temporarily Connecting.
  • the 5 M portion of the wiring board matrix on which the chip mounting process has been completed is sent to the reflow heating section 25 c of the assembling apparatus 25.
  • the solder 20 is melted by a heat treatment, and the connection terminal of the capacitor 20 and the connection terminal 8e of the wiring board base 5M are fixed and electrically connected.
  • the reflow heating section 25c is provided with a shirt to shut off the heat of the reflow furnace. This makes it possible to adjust the amount of heating by closing the shirt at the stop and go stop when a trouble occurs. For example, when the capacitor C is mounted, the tape feed is temporarily stopped (ST0P), and after the process of mounting the capacitor C, the tape feed operation is performed again (GO). Say the action.
  • FIG. 20 is an enlarged plan view of a main part of the mold surface of the wiring substrate matrix 5M after the above steps. A capacitor C is mounted between adjacent connection terminals 8e, 8e of each unit area UR. In the first embodiment, since the capacitor C is mounted on the wiring board base 5 M made of a glass epoxy resin film having high heat resistance, connection using the solder 20 becomes possible.
  • an electrical characteristic inspection connection state and capacitance value measurement, etc.
  • an appearance inspection of the capacitor C can be performed.
  • the wiring (wiring 8c, etc.) of the wiring board base 5M is routed so that electrical inspection can be performed.
  • the electrical characteristics inspection and the appearance inspection of the capacitor C can be performed in the integrated line on which the capacitor is mounted by the feeding operation of the tape-shaped wiring board base 5M. In this case, workability and efficiency are higher than when the above inspection is performed outside the integrated line. Can be improved and product management can be facilitated. Therefore,
  • the ease of assembling the IC card 1 can be greatly improved. Also, the assembling time of the IC card 1 can be significantly reduced. Further, by performing the above-described inspection at the beginning of the above-mentioned integrated line, it is possible to grasp and sort out the characteristic failure and connection failure of the capacitor C in advance, so that the failure related to the capacitor C does not reach the IC card 1. In other words, it is possible to prevent a defective IC chip from becoming defective due to a defective capacitor C. Therefore, the yield of the IC card 1 can be improved, and the cost of the IC card 1 can be reduced.
  • FIG. 21 shows an example of an assembling apparatus 27 used in this step. The process here is performed until the wiring board base 5M of the second reel 26b is sent to the third reel 26c (reel 'toe' reel connection).
  • the IC chip mounting area on the mold surface of the wiring substrate mother 5M is applied using an epoxy adhesive or the like.
  • the chip mounting portion 27 b of the assembling device 27 the IC chip 3 sucked by the vacuum suction pad or the like is aligned, and then pressed against the wiring board base 5 M to temporarily connect.
  • the adhesive is melted by heat treatment, and the IC chip 3 is firmly fixed to the mold surface of the wiring substrate base 5 M (COT (Chip On Tape) , CB 2) in FIG.
  • FIG. 22 is an enlarged plan view of a main part of the mold surface of the wiring substrate matrix 5M after the wire bonding step. Each unit area The bonding pad 12 of the IC chip 3 is electrically connected to the module terminal 4 and the wide area 8d by the bonding wire 14 (step WB in FIG. 15).
  • the sealing parts 6 a of the plurality of unit regions UR are collectively formed by the transfer molding method. That is, the mold surface and the contact surface of each of the plurality of unit regions UR of the wiring board base 5M are sandwiched between the lower mold 27 e1 and the upper mold 27 e2 of the mold.
  • a plurality of sealing portions 6a are collectively formed on the mold surface by, for example, pouring a glass epoxy resin into the mold cavity 27 e3.
  • the temperature during the sealing step is, for example, about 180 degrees at maximum.
  • the solder 20 and the like having a melting point higher than the temperature at the time of the sealing step are used, the solder 20 is not melted by the sealing step.
  • the position of the injection port (gate) for pouring the sealing resin into the cavity 27 e 3 in the mold, the position of the capacitor C on the wiring substrate base 5M, and Are separated from each other. That is, if the capacitor C is located near the injection port, the resin melted during the molding process may hit the capacitor C, and a void may be generated due to entrainment. Therefore, in the first embodiment, by separating the position of the injection port from the capacitor C, it is possible to suppress or prevent the occurrence of voids in the sealing portion 6a.
  • FIG. 23 is an enlarged plan view of a main part of the mold surface of the wiring substrate matrix 5M after the wire bonding step.
  • the IC chip 3, the capacitor C, the bonding wires 14, the bonding holes 13 and the like in each unit area UR are covered with the sealing portion 6a.
  • the antenna connection terminal 8a is exposed from the sealing portion 6a (step PKG in FIG. 15) o
  • each of the IC modules 2 is cut out from the wiring board base 5M (step CUT in FIG. 15). Thereafter, the cut-out IC module 2 is fitted into the recess 7 a of the card body 7. At this time, the antenna connection terminal 8a of the IC module 2 and the coil L in the card body 7 are joined with an adhesive material that can be joined at a relatively low temperature, such as a conductive resin paste containing silver (FIG. 1). Step 5 MB). in this way To manufacture the IC card 1.
  • the capacitor C In the manufacturing process of an IC card 1 having a capacitor C for a resonance circuit forming a general non-contact type interface, the capacitor C must be mounted on each of the force bodies 7 one by one. Therefore, the manufacturing process is complicated and the cost is increased.
  • the capacitor C is mounted in the flow using the tape-shaped wiring substrate matrix 5M, and the capacitor C is incorporated into the IC module 2 during the manufacturing process. When the IC module 2 is attached to the card body 7, the capacitor C is also incorporated into the entire circuit of the IC card 1. For this reason, according to the first embodiment, it is possible to easily assemble the IC card 1 having the capacitor C for the resonance circuit forming the non-contact type interface. In addition, the cost of the IC card 1 can be reduced.
  • FIG. 24 shows an example of a plan view of the molding surface of the wiring board 5 during the manufacturing process of the IC card 1 according to the second embodiment.
  • the shape of the sealing portion is different from that of the sealing portion 6a of the first embodiment, and the connection region (the connection terminal 8) of the capacitor for the resonance circuit extends from the sealing portion 6b. e) is exposed.
  • FIG. 25 is a plan view of the mold surface of the wiring board 5 after mounting the capacitor C in FIG. FIG. 25 is the same as FIG. 7 except that the inside of the sealing portion 6b is removed.
  • the capacitor C is mounted outside the sealing portion 6b.
  • the capacitor C is mounted after the step of forming the sealing portion 6b.
  • the mounting may be performed in the state of the wiring board matrix 5M as in the first embodiment, or may be performed after the individual wiring boards 5 are cut out from the wiring board matrix 5M. Otherwise, it is the same as the first embodiment.
  • the material and the forming process of the sealing portion 6b are the same as those of the sealing portion 6a, and therefore, the description is omitted.
  • the following effects can be obtained in addition to the effects obtained in the first embodiment.
  • the capacitor C by allowing the capacitor C to be mounted after the sealing process, the specifications of the coil L of the card body 7 of the IC card 1 If the value changes or the tuning value on the reader / writer side deviates due to the change of the capacitor, the capacitor C with the optimum capacitance value can be mounted according to the value of the coil L or the reader / writer. . Therefore, the resonance frequency of the non-contact type interface of the IC card 1 can be set to an optimum value. Also, by mounting the capacitor C outside the sealing portion 6b, the degree of freedom in selecting the material of the solder 20 can be improved because the solder 20 is not affected by the sealing temperature. . Furthermore, since the wiring substrate matrix 5M or the wiring substrate 5 which has been completed up to the step of forming the sealing portion 6b can be prepared and stored, the manufacturing time of the IC card 1 can be greatly reduced.
  • the configuration is such that the shape of the sealing portion 6a of the IC card 1 is the same as that of the first embodiment, and the capacitor C for the resonance circuit can be mounted after the sealing step. An example will be described.
  • FIG. 26 shows an example of a plan view of the mold surface of the wiring substrate 5 (wiring substrate base 5M) during the manufacturing process of the IC card 1 of the third embodiment.
  • the sealing portion 6a is the same as that of the first embodiment, but the mounting area (connection terminal 8e) of the capacitor C is disposed outside the sealing portion 6a.
  • the end of each wiring 8b of the wiring board 5 extends outside the region of the sealing portion 6a, and the connection terminal 8e is physically connected to the end of the wiring 8b. Is formed.
  • FIG. 27 is a plan view of the entire mold surface after the capacitor C is mounted on the wiring board 5 of FIG. Also in the third embodiment, the capacitor C is mounted outside the sealing portion 6a. Also, in the manufacturing process of the IC card 1, the capacitor C is mounted after the process of forming the sealing portion 6a.
  • the mounting step of the capacitor C may be performed in the state of the wiring board matrix 5M as in the first embodiment, or may be performed after the individual wiring boards 5 are cut out from the wiring board matrix 5M. . Otherwise, the configuration is the same as that of the first embodiment.
  • the following effects can be obtained in addition to the effects obtained in the first and second embodiments. That is, there is no need to change the molds (the lower mold 27 e1 and the upper mold 27 e 2) of the mold part 27 e, Part 27 e can be used as is.
  • FIG. 28 shows an example of a plan view of the mold surface of the wiring board 5 (wiring board base 5M) of the IC card 1 according to the fourth embodiment.
  • Fig. 29 is a plan view of the mold surface of the wiring board 5 (wiring board matrix 5M) after mounting the IC chip 3 and the capacitor C1 (C) for the resonance circuit in Fig. 28 and passing through the wire bonding process. An example is shown.
  • FIG. 30 shows an example of a plan view of the mold surface of the wiring substrate 5 (wiring substrate base 5M) after forming the sealing portion 6a in FIG.
  • This capacitor C1 is mounted in the region of the sealing portion 6a.
  • no capacitor is mounted on the connection terminal 8e2 outside the sealing portion 6a.
  • it can be used as IC module 2.
  • a capacitor for adjustment is mounted on the connection terminal 8e2 outside the sealing portion 6a.
  • FIG. 31 shows an example of a plan view of the mold surface of the wiring board 5 (wiring board matrix 5M) after mounting the resonance circuit capacitor C 2 (C) in FIG.
  • the capacitor C2 is mounted outside the sealing portion 6a, and is connected in parallel to the capacitor C1 in the sealing portion 6a.
  • the capacitance value of the capacitor for the resonance circuit can be finely adjusted after the sealing step. Also, since the wiring substrate matrix 5 M or the wiring substrate 5 which has been completed up to the step of forming the sealing portion 6 a containing the capacitor C 1 for the resonance circuit can be prepared and stored, the manufacturing time of the IC card 1 is reduced. Significantly Can be shortened.
  • FIGS. 32 and 33 show an example of a plan view of the mold surface of the wiring board 5 (wiring board base 5M) of the IC card 1 of the fifth embodiment.
  • FIG. 32 is the same as FIG. 29 except that the inside of the sealing portion 6b is removed.
  • the mounting area for the two capacitors C1 and C2 for the resonance circuit is disposed outside the sealing portion 6b.
  • FIG. 32 illustrates a case where only one capacitor C 1 is mounted. At this stage, it may be used as IC module 2.
  • FIG. 33 illustrates a case where two capacitors C 1 and C 2 are mounted.
  • the capacitors CI and C2 may be mounted in the state of the wiring board base 5M as in the first to fourth embodiments, or may be mounted on the wiring board 5 cut out from the wiring board base 5M. May be.
  • the fifth embodiment it is possible to obtain the same effects as those obtained in the first, second, third, and fourth embodiments (excluding the effect that the current mold can be used).
  • the invention made by the inventor has been specifically described based on the embodiment.
  • the present invention is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.
  • the wiring substrate is not limited to the glass epoxy resin, and for example, a polyimide resin having higher flexibility than the glass epoxy resin may be used.
  • the present invention is not limited to this. Applicable to one domain.
  • General non-contact IC force In this embodiment, the wiring board is not used. However, in the case of the present embodiment, the wiring board is incorporated in the force main body in the same manner as in the first to fifth embodiments. However, the module terminals 4 are not formed on the exposed surface of the wiring board in this case.
  • the non-contact type face provided in the card body includes: a coil having a function as an antenna; and a capacitor connected in parallel to the coil to form a resonance circuit.
  • the semiconductor device includes, for example, a credit card, a cash card, a card for an ETC (Electronic Toll Collection system), a commuter pass, a card for a public phone, a card for a mobile phone or an authentication card. It is suitable for use in IC (Integrated Circuit) cards that are being used in various fields such as transportation, communication, distribution, and authentication.
  • ETC Electronic Toll Collection system
  • a commuter pass a card for a public phone
  • a card for a mobile phone or an authentication card.
  • IC Integrated Circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

 コンデンサCとアンテナ用のコイルとの並列共振回路を非接触型インターフェイスとして持つICカードにおいて、上記コンデンサCを、チップ型のセラミックコンデンサで構成するとともに、ICチップ3が搭載された配線基板5上に半田接合する。配線基板5には、上記コンデンサCと接続されたアンテナ接続端子が設けられており、配線基板5をICカードを構成するカード本体に組み込むと、配線基板5のアンテナ接続端子がカード本体に形成された上記コイルと接続される構成になっている。

Description

明 細 書 半導体装置およびその製造方法 技術分野
本発明は、 半導体装置およびその製造技術に関し、 特に、 I C (Integrated circuit) 力一ドに適用して有効な技術に関するものである。 背景技術
I C力一ドは、 平面矩形状の薄板 (力一ド本体) に I Cチップが内蔵された力
—ド型の半導体装置であり、 通信方式で分類すると、 例えば接触型と、 非接触型 と、 接触/非接触型とがある。接触型 I Cカードは、 カード本体の表面に露出さ れた接続端子を通じて電力の供給や信号のやりとりが可能な I C力一ドである。 接触型 I Cカードの I Cチップは上記接続端子を有する配線基板の裏側に搭載 された状態でカード本体に内蔵されている。 上記非接^!型 I C力一ドは、 力一ド 本体に内蔵されたアンテナを通じて電磁波(無線) での電力の供給や信号のやり とりが可能な I Cカードである。上記接触/非接触型 I Cカードは、 上記接触型 と非接触型とを組み合わせた力一ドであり、 接触および非接触それそれ別々の I Cチップを 1枚のカード本体に内蔵したものや 1つの I Cチップで接触および 非接触両方のィン夕一フェイスを持つもの等がある。上記接触/非接触型 I C力
—ドの一例として、 上記接続端子裏面に設けられた基板の部品実装面に、 接続端 子程度のサイズのアンテナと、 I Cチップと、 アンテナに並列に接続されたコン デンサとが実装された構成を持つ I Cカード構造が開示されている (例えば特開 2002-207982号公報参照) 。 また、 他の一例として、 I Cモジュール 基板の部品搭載面に搭載された I Cチップを封止する封止樹脂に、 上記部品搭載 面に形成されたアンテナ接続端子が露出されるような部分開口部が設けられて おり、 そのアンテナ接続端子の露出部分にアンテナ用の送受信コイルが接続され た構成を持つ I Cカード構造が開示されている (例えば特開 2003-6769 5号公報参照) 。 ところが、 I cカードのようなカード型の半導体装置においては、 その通信特 性を如何にして向上させるかが重要な課題の 1つとなっている。
本発明の目的は、 カード型の半導体装置の通信特性を向上させることのできる 技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、 本明細書の記述および添 付図面から明らかになるであろう。 発明の開示
本願において開示される発明のうち、 代表的なものの概要を簡単に説明すれば、 次のとおりである。
すなわち、 本発明は、 集積回路が形成された半導体チップと、 前記半導体チッ プを搭載する配線基板と、 前記配線基板の配線を通じて前記半導体チップに電気 的に接続された非接触型ィン夕一フェイスとをカード本体内に備え、 前記非接触 型イン夕一フェイスは、 アンテナとしての機能を有するコイルと、 前記コイルに 並列に接続されて共振回路を形成するコンデンサとを有し、 前記コンデンサは、 前記配線基板に半田により接続されている構成を有するものである。 図面の簡単な説明
図 1は本発明の一実施の形態である半導体装置の一例の全体平面図である。 図 2は図 1の X 1— X 1線の要部拡大断面図である。
図 3は図 1の半導体装置から主要部を取り外して示した全体平面図である。 図 4は図 3の X 1—X 1線の要部拡大断面図である。
図 5は図 1の半導体装置の主要部のコン夕クト面の一例の全体平面図であ る ο
図 6は図 1の半導体装置の主要部のモールド面の一例の全体平面図である。 図 7は図 6の封止部を取り除いたモールド面の一例の全体平面図である。 図 8は図 6および図 7の Y 1—Y 1線の断面図である。
図 9は図 7の X 2— X 2線の断面図である。
図 1 0は図 1の半導体装置の非接触型ィン夕一フヱイスを構成するコンデ ンサとコイルとの接続関係を示す回路図である。
図 1 1は図 6の半導体装置のコンデンサの一例の要部(図 7の X 3— X 3線 の) 拡大断面図である。
図 1 2は図 7から半導体装置の半導体チヅプおよびコンデンサを取り除い て示したモールド面の全体平面図である。
図 1 3は図 1の半導体装置の主要部におけるアンテナ接続端子の配置の様 子と、 そのアンテナ接続端子とコイルとの接続関係の様子とを示す説明図である。
図 1 4は本発明者が検討したアンテナ接続端子の他の配置の様子を比較の ために示した説明図である。
図 1 5は図 1の半導体装置の製造工程の一例のフロー図である。
図 1 6は図 1の半導体装置の製造工程で用いる配線基板母体の一例の要部 拡大平面図である。
図 1 7は図 1 6の配線基板母体のコンタクト面の一例の要部拡大平面図で ある。
図 1 8は図 1 6の配線基板母体のモールド面の一例の要部拡大平面図であ る。
図 1 9は図 1の半導体装置のコンデンサ搭載工程で用いる組立装置の一例 の説明図である。
図 2 0は図 1の半導体装置の製造工程中の配線基板母体の要部拡大平面図 である。
図 2 1は図 1の半導体装置の半導体チップ搭載工程で用いる組立装置の一 例の説明図である。
図 2 2は図 1の半導体装置のワイヤボンディング工程後の配線基板母体の 要部拡大平面図である。
図 2 3は図 1の半導体装置のモールドエ程後の配線基板母体の要部拡大平 面図である。
図 2 4は本発明の他の実施の形態である半導体装置の製造工程中の配線基 板のモールド面の一例の平面図である。
図 2 5は図 2 4にコンデンサを搭載した後の配線基板のモールド面の平面 図である。
図 2 6は本発明のさらに他の実施の形態である半導体装置の製造工程中の 配線基板のモールド面の一例の平面図である。
図 2 7は図 2 6にコンデンサを搭載した後の配線基板のモールド面の平面 図である。
図 2 8は本発明の他の実施の形態である半導体装置の製造工程中の配線基 板のチップ搭載前のモールド面の一例の平面図である。
図 2 9は図 2 8に半導体チップおよび内部コンデンサを搭載した後の配線 基板のモールド面の一例の平面図である。
図 3 0は図 2 9に封止部を形成した後の配線基板のモールド面の一例の平 面図である。
図 3 1は図 3 0に外部コンデンサを搭載した後の配線基板のモールド面の 一例の平面図である。
図 3 2は本発明の他の実施の形態である半導体装置の製造工程中の配線基 板に 1つのコンデンサを搭載した後のモールド面の一例の全体平面図である。
図 3 3は本発明の他の実施の形態である半導体装置の製造工程中の配線基 板に 2つのコンデンサを搭載した後のモールド面の一例の全体平面図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を図面に基づいて詳細に説明する。 なお、 実施の形 態を説明するための全図において同一機能を有するものは同一の符号を付し、 そ の繰り返しの説明は省略する。
(実施の形態 1 )
本実施の形態 1の半導体装置は、例えばクレジット力一ド、キャッシュ力一ド、 E T C (Electronic Toll Collection system) システム用カード、 定期券、 公 衆電話用カード、 携帯電話用カードまたは認証カード等、 金融、 交通、 通信、 流 通および認証等のさまざまな分野で使用が進められている I C ( Integrated circuit) カードである。
図 1は本実施の形態 1の I Cカード 1の全体平面図の一例を示している。 また、 図 2は図 1の X 1—X 1線の要部拡大断面図を示している。 さらに、 図 3は図 1 の I Cカード 1から I Cモジュール 2を取り外して示した全体平面図を示し、 図 4は図 3の X 1一 X 1線の要部拡大断面図を示している。
本実施の形態 1の I Cカード 1は、 例えば接触型と非接触型とを一体化した夕 イブのもので、 その外形は名刺サイズ (9 1 mm X 5 5 mm) よりも若干小さな 矩形平面を持つ薄板状とされている。 I c力一ド 1の外形寸法は、例えば、縦(長 手方向寸法) X横 (短方向寸法) が 8 5 . 6 mmx 5 4 mm、 厚さが 0 . 7 6 m mである。
この I Cカード 1の I Cモジュール 2は、 I Cチップ (半導体チヅプ) 3を有 する主要回路部であり、 I Cモジュール 2の複数のモジュール端子 4を外部に露 出させた状態で、 かつ、 上記 I Cチップ 3等を搭載する配線基板 5および I Cチ ップ 3等を封止する封止部 6 aをカード本体 7の階段状の凹部 7 aに嵌め合わ せたような状態でカード本体 7にしつかりと固定されている。
上記配線基板 5の I Cチップ 3の搭載面には、 2つのアンテナ接続端子 8 aが 形成されている。 このアンテナ接続端子 8 aは、 アンテナ用のコイル Lの両端の 接続端子 L tと銀 (A g) 入りべ一スト等のような導電性接着材 1 0を介して接 合され電気的に接続されている。 上記アンテナ用のコイル Lは、 カード本体 7の 外周に沿うようにループ状に形成されている (図 3の破線参照) 。 このようにコ ィル Lをカード本体 7に設けることにより、 コイル Lのループを大きくとること ができるので、 アンテナの利得を向上させることができ、 また、 I Cカード 1と 外部の送受信部 (リーダライ夕) との無線信号やり取りの範囲 (指向性) を広げ ることができる。 このため、 I Cカード 1を外部の送受信部からある程度離して も無線信号のやり取りが可能となる。 このコイル Lのほとんどはカード本体 7内 に埋め込まれているが、 コイル Lの両端の接続端子 L tの一面は、 配線基板 5と の接続をとるため、 カード本体 7の凹部 7 aの段差部に露出されている。
上記カード本体 7は、 例えばポリ塩ィ匕ビニール樹脂、 ポリオレフイン (ポリプ ロビレン等) 、 ポリエチレンテレフ夕レート (poly ethylene terephthalate: P E T ) またはポリエチレンテレフ夕レート ·グリコール (P E T— G) 等のよ うなプラスチックからなる。 このような比較的安価なプラスチックを用いること により、 I Cカード 1のコストを低減することができる。また、ポリプロピレン、 P E Tまたは P E T— Gは燃やしても有害物質が発生しないので、 これらを力一 ド本体 7の材料とすることにより環境への負荷を軽減できる。 さらに P E T— G は非結晶質で P E Tよりも柔らかいので、 P E T— Gを力一ド本体 2の材料とす ることにより、 エンボス加工等のような加工を容易にすることができる。
次に、 上記 I Cモジュール 2の構造を図 5〜図 1 3により詳細に説明する。 図 5は I Cモジュール 2の配線基板 5のコンタクト面 (第 2面) の一例を示し ている。 配線基板 5の基板本体は、 例えばガラスエポキシ系の樹脂からなり、 そ のコンタクト面には、 例えば 8個のモジュール端子 4 ( 4 a〜4 h) が互いに近 接された状態で配置されている。 モジュール端子 4は、 例えば銅 (C u)等のよ うな金属箔の露出表面に金(Au) メツキ等が施されてなり、 外部の送受信装置 (リーダライ夕) の接続端子が直接接続されて、 その送受信装置と I Cモジユー ル 2内の回路とを電気的に接続する接触型イン夕一フェイス部分である。特に限 定されるものではないが、 各モジュール端子 4 a〜4 hの信号等の割り当ては、 例えば次のとおりである。 図 5の左側上部のモジュール端子 4 aは、 例えぱ高電 位側の電源電圧の供給用端子である。 その下のモジュール端子 4 bは、 例えばリ セット信号用の端子である。 その下のモジュール端子 4 cは、 クロック信号用の 端子である。 中央の相対的に大きなモジュール端子 4 eは、 例えば上記高電位側 の電源電圧よりも低い低電位側の電源電圧 (例えば接地電圧) の供給用端子であ る。 モジュール端子 4 gは、 例えばデ一夕入出力信号用の端子である。 これら以 外のモジュール端子 4 d , 4 f , 4 hは、 将来的に利用可能であるが現状は割り 当ての無いノンコネクト端子である。
図 6は I Cモジュール 2の配線基板 5のモールド面 (第 1面) の一例を示して いる。 このモールド面は、 上記コンタクト面の反対側の面である。 配線基板 5の モールド面の中央には、 上記封止部 · 6 aが設けられている。 この封止部 6 aは、 例えばエポキシ系の樹脂からなり、 例えば平面矩形状に形成されている。 図 6で 封止部 6 aの左右には、 上記アンテナ接続端子 8 aおよび配線 8 b , 8 cが露出 した状態で配置されている。各アンテナ接続端子 8 aからこれに近接する封止部 6 aの側面 (外周) までの距離は、 例えば 0 . 1 mmまたはそれよりも長くなる ように設計されている。 これにより、 封止部 6 aの形成工程 (モ一ルド工程) に より封止部 6 aの外周部にレジンばりが生じてもレジンばりがアンテナ接続端 子 8 aに被さらないようにすることができる。 このため、 アンテナ接続)^子 8 a と上記アンテナ用のコイル Lとの接触不良を低減または防止できるので、 I C力 —ド 1の歩留まりを向上させることができる。 また、 アンテナ接続端子 8 aと上 記アンテナ用のコイル Lとの接触抵抗の増大を抑制または防止できるので、 I C カード 1の非接触通信時の通信特性を向上させることができる。 このアンテナ接 続端子 8 aおよび配線 8 b , 8 cは、 例えば銅等のような金属箔の露出表面に金 メツキが施されてなり、 一体的にパターン形成されている。 なお、 配線 8 cは、 アンテナ接続端子 8 aおよび配線 8 bの露出表面に電解メツキ処理により金メ ッキを施す時の通電用引出配線の一部分である。
図 7は図 6の封止部 6 aを取り除いたモールド面の一例を示している。 また、 図 8は上記図 6および図 7の Y 1—Y 1線の断面図を示している。 さらに、 図 9 は上記図 7の X 2— X 2線の断面図を示している。 なお、 図 7では封止部 6 aを 破線で示している。 この破線の領域内は封止部 6 aで封止されている。
配線基板 5のモールド面の中央には、 上記 I Cチップ 3がその主面(デバイス 形成面) を上に向けた状態で搭載されている。 I Cチヅプ 3は、 例えばシリコン ( S i ) 単結晶等からなる半導体基板を有してなり、 その主面には、 例えば中央 演算処理装置、 R O M (Read Only Memory)、 R AM (Random Access Memory)、 E E P R O M (Electrically Erasable Programmable ROM) およびその他の演算 回路等のような集積回路と、 その集積回路の電極を引き出す複数のボンディング パヅド 1 2が形成されている。上記 R OMには、 例えば実行プログラムや暗号ァ ルゴリズム等が格納されている。 上記 R AMは、 例えばデ一夕処理用のメモリと しての機能を有している。 また、 上記 E E P R O Mは、 データ格納用のメモリと しての機能を有している。
図 7において I Cチヅプ 3の左右には、 配線基板 5の上下面を貫通する複数の ボンディングホール 1 3が図 7の上下方向に沿って所定の間隔毎に並んで配置 されている。各ボンディングホール 1 3からは上記モジュール端子 4の裏面の一 部が露出されており、 その露出面には金メッキが施されている。 そのボンディン グホール 1 3から露出するモジュール端子 4には、 例えば金 (Au)細線等から なるボンディングワイヤ 1 4の一端が接合されている。 そのボンディングワイヤ 1 4の他端は、 上記 I Cチップ 3のボンディングパ ド 1 2と接合されている。 これにより、 I Cチップ 3の所定のボンディングパヅド 1 2は、 モジュール端子 4と電気的に接続されている。
また、 図 7においてボンディングホール 1 3の列のさらに外側には、 上記アン テナ接続端子 8 aが配置されている。各々のアンテナ接続端子 8 aと一体的に形 成された各々の配線 8 bは、 封止部 6 aの領域内において、 上記ボンディングホ —ル 1 3の列を横切り配線基板 5の中央に向かって延在されている。各々の配線 8 bの延在途中の位置 (ボンディングホール 1 3の列の位置) には幅広部 8 dが 配線 8 bと一体的に形成されている。 その幅広部 8 dには、 ボンディングワイヤ 1 4の一端が接合されている。 そのボンディングワイヤ 1 4の他 ¾ ^は、 上記 I C チップ 3のボンディングパヅド 1 2と接合されている。 これにより、 I Cチップ 3の所定のボンディングパッド 1 2は、 配線 8 bと電気的に接続されている。 上記各々の配線 8 bの端部は、 互いに近接した位置まで延在し終端されている。 その各々の配線 8 bの終端部には、 幅広の接続端子 8 eが配線 8 bと一体的に形 成されている。左右の配線 8 bおよび接続端子 8 eは左右対称に形成されている。 そして、 その各々の接続端子 8 e間には、 その各々の接続端子 8 eを橋渡すよう にコンデンサ Cが電気的に接続されている。 図 1 0はそのコンデンサ Cと、 上記 アンテナ用のコイル Lとの接続関係を示している。 コンデンサ Cは、 コイル Lに 対して並列に接続されている。 このコイル Lとコンデンサ Cとで並列共振回路が 形成されている。 この並列共振回路は、 I Cカード 1の非接触型イン夕一フェイ スを形成する回路部であり、 この共振回路を設けることにより I Cカード 1の通 信特性を向上させることができる。例えば I Cカード 1の無線通信が可能な距離 を大きくすることができ、 また、 I Cカード 1の無線通信の信頼性を向上させる ことができる。 この共振回路の共振周波数 (すなわち、 通信周波数) は、 例えば 1 3 . 5 6 MH zとされている。 また、 通信距離は、 例えば 0〜7 0 c m程度で める。
また、 図 1 1は上記コンデンサ Cの要部拡大断面図 (図 7の X 3— X 3線の断 面図) の一例を示している。 コンデンサ Cとしては、 例えばチップ型の積層セラ ミックコンデンサが使用されている。 すなわち、 このコンデンサ Cは、 コンデン サ Cの一方の接続端子 1 6 aに電気的に接続された複数層の電極 1 7 aと、 コン デンサ Cの他方の接続端子 1 6 bに電気的に接続された複数層の電極 1 7 と が、 各々の電極 1 7 a , 1 7 b間にセラミック誘電体 1 8が介在された状態で、 コンデンサ Cの厚さ方向に交互に積み重ねられた構成を有している。 ただし、 I Cカード 1では、 封止部 6 aの高さに制約があるため汎用のチヅプ型の積層セラ ミヅクコンデンサではなく、 比較的薄いチップ型の積層セラミックコンデンサが 使用されている。 コンデンサ Cの厚さは、 例えば 2 5 0 / m程度である。
このようにコンデンサ Cをセラミックコンデンサとすることにより、 例えば次 の効果を得ることができる。
第 1に上記共振回路の共振周波数の精度を向上させることができる。 すなわち、 コンデンサ Cとコイル Lとで形成される共振回路の共振周波数 f は、 f = 1ノ ( 2 7Γ ( L C ) 1/2 ) で表すことができるので、 コンデンサ Cの容量値は正確で あることが好ましい。 コンデンサ Cをシート状のコンデンサで形成することもで きるが、 その場合、 容量値がバラヅキ、 共振周波数のピーク位置がずれてしまう 場合が生じる。 これに対して、 セラミックコンデンサは、 浮遊容量等が少なく容 量値の精度が高いことやセラミックと金属とで構成されているので高温および 低温環境下でも劣化が少なく極めて安定的であること等から、 コンデンサ Cをセ ラミックコンデンサで形成することにより、 理論値に近い回路設計 (共振回路の 設計) が可能となる。
第 2に I Cカード 1の製造工程を容易にすることができる。 すなわち、 上記コ ンデンサ Cをシート状のコンデンサで形成する場合、 容量値のバラヅキが大きく トリミングの必要が生じる場合がある。 これに対して、 セラミックコンデンサで は容量値の精度が高く トリミングの必要もないので、 コンデンサ Cをセラミック コンデンサで形成することにより、 I Cカード 1の製造を容易にすることができ、 I Cカード 1の製造時間の短縮、 コストの低減が可能となる。
また、 本実施の形態 1では、 コンデンサ Cの接続端子 1 6 a , 1 6 bが半田 2 0により配線基板 5の接続端子 8 eと接合され電気的に接続されている。非接触 型の I cカードでは基本的に配線基板が不要で共振回路用のコンデンサを設け る場合は耐熱性の低い力一ド本体に直接取り付ける (力一ド本体内に設けられた アンテナ用のコイルと直接接続する) ので、 あまり高温の熱処理を行えず、 共振 回路用のコンデンサとアンテナ用のコイルとの接続材料は導電性樹脂ペースト 等のような比較的低温での接続が可能な材料が一般的に用いられている。 しかし、 導電性樹脂ペーストを用いた場合、 共振回路用のコンデンサとアンテナ用のコィ ルとの接触抵抗が増大するため、 共振回路に損失が生じる結果、 Q (Quality factor:共振回路の共振の鋭さを表す量で、 共振周波数の周りの帯域幅を与える 量)値が低下し、 すなわち、 アンテナの感度が低下し、 I Cカードの通信特性が 低下してしまう問題があることを本発明者が初めて見出した。 これに対して、 本 実施の形態 1では、 比較的耐熱性の高いガラスエポキシ系樹脂からなる配線基板 5のモ一ルド面にコンデンサ Cを搭載するので、 コンデンサ Cを高温熱処理の伴 う半田 2 0により接続することができる。 コンデンサ Cを半田 2 0でコイル Lに 接続した場合、 上記導電性樹脂べ一ストに比べて、 コンデンサ Cとコイル Lとの 間の抵抗を小さくすることができるので、 共振回路の損失を低減できる。 この結 果、 共振回路の Q値を向上させることができ、 アンテナの感度を向上させること ができる。 このように本実施の形態 1によれば、 コンデンサ Cとしてセラミック コンデンサを用い、 そのコンデンサ Cを半田 2 0により接続することにより、 I C力一ド 1の通信特性をより向上させることができる。 このため、 例えば I C力 —ド 1の無線通信が可能な距離をより大きくでき、 また、 I C力一ド 1の無線通 信の信頼性をより向上させることができる。
上記半田 2 0の材料は、 封止部 6 aの形成工程 (モールド工程) 時の温度 (例 えば 1 8 0度) よりも高い融点を持つ材料が選択されている。 これは本実施の形 態 1では、 コンデンサ Cを封止部 6 aで封止するので、 そのモールド工程時に半 田 2 0が溶融してしまわないようにするためである。具体的な半田 2 0の材料と しては、 例えば鉛 (P b ) —錫 (S n) 半田の他、 錫—銀 (A g) 系、 錫—銀— 銅系、 錫—銀一銅—ビスマス (B i ) 系、 錫—ビスマス系、 錫—銅系または錫一 亜鉛 (Z n) 系等のような、 いわゆる鉛フリー半田を用いることができる。 上記 鉛フリー系の半田を用いることにより環境への負荷を軽減できる。 また、 本実施の形態 1では、 上記のようなコンデンサ Cが、 上記 I Cチヅプ 3 やボンディングワイヤ 1 4等と同様に上記封止部 6 aにより封止されている。 こ のように本実施の形態 1では、 コンデンサ Cを封止部 6 aで封止したことにより、 コンデンサ Cとその半田接続部とを外部から守ることができるので、 例えば耐候 性および耐湿性を向上させることができる他、 I Cカード 1の折り曲げ等に起因 する半田接続部の機械的疲労に対する耐性を向上させることができるので、 コン デンサ Cの剥離等を抑制または防止できる。 したがって、 I Cカード 1の寿命を 向上させることが可能となる。
次に、 図 1 2は上記図 7から I Cチップ 3およびコンデンサ Cを取り除いて示 したモールド面の全体平面図を示している。 また、 図 1 3は本実施の形態 1の I Cモジュール 2のアンテナ接続端子 8 aの配置の様子と、 そのアンテナ接続端子 8 aとコイル Lとの接続関係の様子とを示している。 また、 図 1 4は本発明者が 検討したアンテナ接続端子 8 aの他の配置の様子を比較のために示している。 本実施の形態 1では、 図 1 2および図 1 3等に示すように、 2つのアンテナ接 続端子 8 aが、 I Cチップ 3の同じ辺側に配置されておらず、 I Cチップ 3の異 なる辺側に配置されている。 ここでは、 2つのアンテナ接続端子 8 aが、 I Cチ ヅプ 3を挟んでその左右の両側に、 I Cチップ 3を中心として左右対称となるよ うに、 すなわち、 互いに反対の関係になるように配置されている。仮に図 1 4に 示すように、 2つのアンテナ接続端子 8 aを I Cチップ 3の同じ辺側に配置した 場合、 2つのアンテナ接続端子 8 aの隣接間や 2つのアンテナ接続端子 8 aから I Cチップ 3側に延在する各々の配線 8 bの隣接間あるいはアンテナ用のコィ ル Lを形成する配線の隣接間に浮遊容量 C sが形成される結果、 共振回路を形成 するコンデンサの容量値が設計値と異なってしまう。 これに対して、 本実施の形 態 1では、 上記のようにアンテナ接続端子 8 aを I Cチップ 3の異なる辺側に配 置して各々を離間させたことにより、 上記のような浮遊容量 C sを形成され難く することができるので、 上記共振回路のコンデンサ Cの容量値を設計値に近い値 にすることができる。 また、 コイル Lを接続するアンテナ接続端子 8 a、 コンデ ンサ Cを搭載する接続端子 8 e、 ボンディングホール 1 3の各々の配置マ一ジン を増やすことができるので、 その各々の配置設計を容易にすることができる。 次に、 本実施の形態 1の I Cカード 1の製造方法の一例を図 1 5の工程図に沿 つて図 1 6〜図 2 3により説明する。
まず、上記コンデンサ C、上記 I Cチップ 3および配線基板母体を用意する(図 1 5の工程 C P、 C H P、 M C B P ) 。 コンデンサ Cおよび I Cチヅプ 3は、 周 知の製造工程で量産可能である。 配線基板母体は上記配線基板 5の母体である。 図 1 6はその配線基板母体 5 Mの要部平面図の一例を示している。配線基板母体 5 Mは、 例えばテープ状の薄いガラスエポキシ系樹脂からなる。 配線基板母体 5 Mの短方向両端の近傍には、 配線基板母体 5 Mの長手方向に沿って複数のスプロ ケヅトホール 2 2が規則的に配置されている。 スプロケヅトホール 2 2は、 テ一 プ状の配線基板母体 5 Mをテープ送りするための送り孔である。 このスプロケヅ トホール 2 2に、 組立装置側のスプロケットロ一ラの送り爪が嵌め合わされた状 態で、 スプロケットロ一ラが回転することでテープ状の配線基板母体 5 Mの送り 動作が位置合わせ良く行われる。 また、 配線基板母体 5 Mの中央には、 その長手 方向に沿って複数の単位領域 URが 2列になって配置されている。各単位領域 U Rは 1つの I Cモジュール 2の配線基板 5を得るための領域である。
図 1 7は配線基板母体 5 Mのコンタクト面の要部拡大平面図の一例を示し、 図 1 8は配線基板母体 5 Mのモールド面の要部拡大平面図の一例を示している。 こ こでは、 4つの単位領域 URが例示されている。 図 1 7に示すように、 配線基板 母体 5 Mのコンタクト面の各単位領域 U Rにはモジュ一ル端子 4が既に形成さ れている。 この段階のモジュール端子 4には配線 2 3がー体的に接続されている。 この配線 2 3は、 メツキ処理時の通電用引出配線としての機能を有している。 モ ジュール端子 4および配線 2 3は同時にパターン形成されている。 また、 図 1 8 に示すように、 配線基板母体 5 Mのモールド面の各単位領域 UI こは既にアンテ ナ接続端子 8 a、 配線 8 b , 8 c、 幅広領域 8 dおよび接続端子 8 eがー体的に 形成されている。 これらアンテナ接続端子 8 a、 配線 8 b , 8 c、 幅広領域 8 d および接続端子 8 eも同時にパターン形成されているので、 コストの増大を招く ことなく I Cカード 1を製造できる。 このような配線基板母体 5 Mはリールに卷 き取られた状態で組立装置に搬入される。
次いで、 配線基板母体 5 Mの各単位領域 U Rに上記コンデンサ Cを搭載する (図 1 5の工程 C B 1 ) 。 図 1 9は、 この工程で用いる組立装置 2 5の一例を示 している。上記コンデンサ Cの搭載処理は、 第 1リール 2 6 aの配線基板母体 5 Mを第 2リール 2 6 bに送るまでの間で行われる(リール 'トウ 'リール接続)。 まず、 組立装置 2 5の半田塗布部 2 5 aでは、 ペースト状態の上記半田 2 0を配 線基板母体 5 Mのモールド面の接続端子 8 eに塗布する。半田 2 0は上記した材 料からなるとともに、 フラックスの少ない半田を使用する。 続いて、 半田塗布が 終了した配線基板母体 5 M部分を組立装置 2 5のチップ搭載部 2 5 bに送る。チ ヅプ搭載部 2 5 bでは、 真空吸引パッド等で吸着したコンデンサ Cの接続端子と 配線基板母体 5 Mの接続端子 8 eとを位置合わせ後、 コンデンサ Cを接続端子 8 eに押し付けて仮接続する。 その後、 チップ搭載処理が終了した配線基板母体 5 M部分を組立装置 2 5のリフロ加熱部 2 5 cに送る。 リフロ加熱部 2 5 cでは、 半田 2 0を加熱処理により溶融させてコンデンサ 2 0の接続端子と配線基板母 体 5 Mの接続端子 8 eとをしつかりと固定し電気的に接続する。 リフロ加熱部 2 5 cには、 リフロ炉の熱を遮断するシャツ夕が設けられている。 これにより、 ト ラブル発生時ゃストヅプアンドゴ一 (Stop and Go) のストヅプ時に上記シャツ 夕を閉じることにより加熱量を調節することができる。 なお、 上記ストップアン ドゴ一とは、 例えばコンデンサ Cを搭載する時等はテープ送りを一旦止め (S T 0 P ) 、 コンデンサ C等の搭載工程後は再びテープ送り動作を行う (G O ) 、 そ の動作を言う。 図 2 0は、 上記工程後の配線基板母体 5 Mのモールド面の要部拡 大平面図を示している。各単位領域 U Rの隣接する接続端子 8 e , 8 e間にはコ ンデンサ Cが搭載されている。 本実施の形態 1では、 コンデンサ Cを、 耐熱性の 高いガラスエポキシ系樹脂フィルムからなる配線基板母体 5 Mに搭載するので、 半田 2 0を用いた接続が可能となる。 上記のようなコンデンサ Cの搭載工程後、 組立装置 2 5において、 コンデンサ Cの電気的特性検査(接続状態や容量値測定 等) や外観検査等を行うこともできる。 このため、 配線基板母体 5 Mの配線 (配 線 8 c等) は、 電気的な検査が可能なように引き回されている。 このように、 本 実施の形態 1では、 テープ状の配線基板母体 5 Mの送り動作によるコンデンサ搭 載の一貫ラインの中で、 コンデンサ Cの電気的特性検査や外観検査が可能である。 この場合、 一貫ラインの外で上記検査を行う場合に比べて、 作業性および効率を 向上させることができ、 しかも製品管理を容易にすることができる。したがって、
I Cカード 1の組立工程の容易性を大幅に向上させることができる。 また、 I C カード 1の組立時間を大幅に短縮させることができる。 さらに、 上記一貫ライン の先頭で上記検査を行うことにより、 コンデンサ Cの特性不良や接続不良等を事 前に把握し選別できるので、 コンデンサ Cに係わる不良が I Cカード 1に及ばな い。 すなわち、 コンデンサ Cの不良により良品の I Cチップが不良になってしま うのを防止できる。 したがって、 I C力一ド 1の歩留まりを向上させることがで き、 I Cカード 1のコストを低減させることができる。
次いで、 配線基板母体 5 Mの各単位領域 U Rに上記 I Cチップ 3を搭載しモー ルドする (図 1 5の工程 C B 2、 WB、 P K G) 。 図 2 1は、 この工程で用いる 組立装置 2 7の一例を示している。 ここでの処理は、 第 2リール 2 6 bの配線基 板母体 5 Mを第 3リール 2 6 cに送るまでの間で行われる (リール ' トウ ' リー ル接続) 。
まず、 組立装置 2 7の接着材塗布部 2 7 aでは、 エポキシ系接着剤などを用い て配線基板母体 5 Mのモールド面の I Cチップ搭載領域に塗布する。続いて、 組 立装置 2 7のチップ搭載部 2 7 bでは、 真空吸引パッド等で吸着した I Cチップ 3を位置合わせ後、 配線基板母体 5 Mに押し付けて仮接続する。 その後、 組立装 置 2 7のリフロ加熱部 2 7 cでは、 接着材を加熱処理により溶融させて I Cチヅ プ 3を配線基板母体 5 Mのモールド面にしっかりと固定する (C O T (Chip On Tape) 、 図 1 5の工程 C B 2 ) 。
続いて、 I Cチップ搭載工程後、 水洗処理を経ることなくワイヤボンディング 工程に移行する。 すなわち、 組立装置 2 7のワイヤボンディング部 2 7 dでは、 I Cチップ 3のボンディングパッド 1 2と、 モジュール端子 4および幅広領域 8 dとをボンディングワイヤ 1 4により接続する。 ここで水洗処理を絰ることなく ワイヤボンディング工程に移行しているのは、 水洗処理を施すとモジュ一ル端子 4の表面に水垢汚れが付いてしまう場合があるので、 そのような不具合を避ける ためである。 上記のように半田 2◦としてフラックスの少ない半田を使用したの も、 水洗工程を無くすためである。 図 2 2は、 上記ワイヤボンディング工程後の 配線基板母体 5 Mのモールド面の要部拡大平面図を示している。各単位領域 の I Cチップ 3のボンディングパヅド 1 2と、 モジュール端子 4および幅広領域 8 dとがボンディングワイヤ 1 4により電気的に接続されている (図 1 5の工程 WB ) 。
次いで、 ワイヤボンディング工程後、 図 2 1の組立装置 2 7のモ一ルド部 2 7 eでは、 複数の単位領域 U Rの封止部 6 aをトランスファーモールド法により一 括して形成する。 すなわち、 配線基板母体 5 Mの複数の単位領域 URの各々のモ 一ルド面とコンタクト面とを、 金型の下型 2 7 e 1と上型 2 7 e 2とで挟み込む ようにした状態で金型のキヤビティ 2 7 e 3内に、 例えばガラスエポキシ系樹脂 を流し込むことでモ一ルド面に複数の封止部 6 aを一括して形成する。封止工程 時の温度は、 例えば最大で 1 8 0度程度である。 上記半田 2 0等はこの封止工程 時の温度よりも高い融点を持つものが使用されているので、 封止工程により半田 2 0が溶けてしまうことは無い。 また、 この封止工程では、 金型において封止用 の樹脂をキヤビティ 2 7 e 3内に流し込むための注入口 (ゲート) の位置と、 上 記配線基板母体 5 M上のコンデンサ Cの位置とが離れるような配置とされてい る。 すなわち、 コンデンサ Cが上記注入口に近い位置にあると、 モールド工程時 に溶融した樹脂がコンデンサ Cに当たり、巻き込みによるボイドが生じる場合が ある。 そこで、 本実施の形態 1では、 上記注入口と、 コンデンサ Cとの位置を離 すことにより、 封止部 6 a内にボイドが生じるのを抑制または防止できる。 図 2 3は、 上記ワイヤボンディング工程後の配線基板母体 5 Mのモールド面の要部拡 大平面図を示している。 各単位領域 URの I Cチップ 3、 コンデンサ C、 ボンデ イングワイヤ 1 4、 ボンディングホール 1 3等は、 封止部 6 aによって覆われて いる。 アンテナ接続端子 8 aは封止部 6 aから露出されている (図 1 5の工程 P K G) o
以上のようにして配線基板母体 5 Mの単位領域 U Rの各々に I Cモジュール 2を形成した後、 その各々の I Cモジュール 2を配線基板母体 5 Mから切り出す (図 1 5の工程 C U T ) 。 その後、 その切り出された I Cモジュール 2をカード 本体 7の凹部 7 aに嵌め込む。 この時、 I Cモジュール 2のアンテナ接続端子 8 aとカード本体 7内のコイル Lとを銀入り導電性樹脂べ一スト等のような比較 的低温で接合が可能な接着材により接合する (図 1 5の工程 MB ) 。 このように して I Cカード 1を製造する。
一般的な非接触型ィンターフェイスを形成する共振回路用のコンデンサ Cを 持つ I Cカード 1の製造工程では、 力一ド本体 7の 1つ 1つにコンデンサ Cを 1 つ 1つ搭載しなければならないので製造工程が煩雑でコストの増大を招く。 これ に対して、 本実施の形態 1では、 テープ状の配線基板母体 5 Mを用いた流れの中 でコンデンサ Cを搭載し、 その製造工程中にコンデンサ Cを I Cモジュール 2の 中に組み込んでしまい、 I Cモジュール 2をカード本体 7に取り付けるとコンデ ンサ Cも I Cカード 1の全体回路の中に組み込まれてしまうようになっている。 このため、 本実施の形態 1によれば、 非接触型イン夕一フェイスを形成する共振 回路用のコンデンサ Cを持つ I Cカード 1の組立を容易にすることができる。 ま た、 その I Cカード 1のコストを低減できる。
(実施の形態 2 )
本実施の形態 2では前記 I Cカード 1の封止部 6 aの変形例を説明する。
図 2 4は本実施の形態 2の I Cカード 1の製造工程中の配線基板 5のモール ド面の平面図の一例を示している。本実施の形態 2では、 封止部の形状が前記実 施の形態 1の封止部 6 aと異なっており、 封止部 6 bから前記共振回路用のコン デンサの接続領域 (接続端子 8 e ) が露出されている。
図 2 5は図 2 4にコンデンサ Cを搭載した後の配線基板 5のモールド面の平 面図を示している。 図 2 5の封止部 6 b内を取り除いた図は前記図 7と同じであ る。 本実施の形態 2では、 コンデンサ Cが封止部 6 bの外に搭載されている。 ま た、 I Cカード 1の製造工程においては、 封止部 6 bの形成工程後にコンデンサ Cを搭載する。 このコンデンサ Cの搭載工程は、 前記実施の形態 1のように配線 基板母体 5 Mの状態の時に搭載しても良いし、 配線基板母体 5 Mから個々の配線 基板 5を切り出した後でも良い。 それ以外は、 前記実施の形態 1と同じである。 また、 封止部 6 bの材料や形成工程も前記封止部 6 aと同じなので説明を省略す る。
このように本実施の形態 2によれば、 前記実施の形態 1で得られる効果の他に、 以下の効果を得ることができる。 すなわち、 コンデンサ Cを封止工程後に搭載で きるようにしておくことにより、 I Cカード 1のカード本体 7のコイル Lの仕様 の変更によって、 その値が変更になったり、 リーダライ夕側の同調値にずれが生 じていたりする場合でも、 コイル Lの値やリーダライ夕に合わせて最適な容量値 を持つコンデンサ Cを搭載できる。 このため、 I Cカード 1の非接触型イン夕一 フェイスの共振周波数を最適な値に設定することが可能となる。 また、 コンデン サ Cを封止部 6 bの外に搭載することにより、 半田 2 0が封止温度に左右されな いので、 半田 2 0の材料選択の自由度を向上させることが可能となる。 さらに、 封止部 6 bの形成工程までが終了した配線基板母体 5 Mまたは配線基板 5を作 り置きしておくことができるので、 I Cカード 1の製造時間を大幅に短縮させる ことができる。
(実施の形態 3 )
本実施の形態 3では、 前記 I Cカード 1の封止部 6 aの形状は前記実施の形態 1と同一のまま変えないで、前記共振回路用のコンデンサ Cを封止工程後に搭載 可能にした構成の一例を説明する。
図 2 6は本実施の形態 3の I Cカード 1の製造工程中の配線基板 5 (配線基板 母体 5 M) のモールド面の平面図の一例を示している。 本実施の形態 3では、 封 止部 6 aは前記実施の形態 1と同じであるが、 コンデンサ Cの搭載領域(接続端 子 8 e ) が封止部 6 aの外に配置されている。 この場合、 配線基板 5の各々の配 線 8 bの端部が封止部 6 aの領域の外まで延在しており、 その配線 8 bの端部に 接続端子 8 eがー体的に形成されている。
図 2 7は図 2 6の配線基板 5にコンデンサ Cを搭載した後のモールド面の全 体平面図を示している。 本実施の形態 3においても、 コンデンサ Cが封止部 6 a の外に搭載されている。 また、 I Cカード 1の製造工程においても、 封止部 6 a の形成工程後にコンデンサ Cを搭載する。 このコンデンサ Cの搭載工程は、 前記 実施の形態 1のように配線基板母体 5 Mの状態の時に搭載しても良いし、 配線基 板母体 5 Mから個々の配線基板 5を切り出した後でも良い。 それ以外は、 前記実 施の形態 1と同じである。
本実施の形態 3によれば、 前記実施の形態 1 , 2で得られる効果の他に、 以下 の効果を得ることができる。 すなわち、 前記モールド部 2 7 eの金型(下型 2 7 e 1および上型 2 7 e 2 ) を変更する必要がなく、 現在使用されているモールド 部 2 7 eをそのまま使用できる。
(実施の形態 4 )
本実施の形態 4では、 封止部 6 aの形状は変えないで、 前記共振回路用のコン デンサの容量値を封止工程後に変更 (調整) 可能にした構成の一例を説明する。 図 2 8は、 本実施の形態 4の I Cカード 1の配線基板 5 (配線基板母体 5 M) のモールド面の平面図の一例を示している。 本実施の形態 4では、 前記共振回路 用のコンデンサ Cの搭載領域が、 例えば 2つあり、 一方は封止部 6 aの領域内に 配置され、 他方は封止部 6 aの領域外に配置されている。 この場合の各々の配線 8 bの端部が 2つに分かれており、 一方の配線 8 b 1の延在端部に一体的に形成 された接続端子 8 e 1は封止部 6 aの領域内に配置され、 他方の配線 8 b 2の延 在端部に形成された接続端子 8 e 2は封止部 6 aの領域外に配置されている。 図 2 9は、 図 2 8に I Cチヅプ 3および共振回路用のコンデンサ C 1 ( C) を 搭載し、 ワイヤボンディング工程を経た後の配線基板 5 (配線基板母体 5 M) の モールド面の平面図の一例を示している。 また、 図 3 0は、 図 2 9に封止部 6 a を形成した後の配線基板 5 (配線基板母体 5 M) のモールド面の平面図の一例を 示している。 このコンデンサ C 1は封止部 6 aの領域内で搭載されている。 ここ では封止部 6 aの外部の接続端子 8 e 2にコンデンサが搭載されていない。 この 段階で I Cモジュール 2として使用することもできる。 しかし、 上記したような コイル Lやリーダライ夕との関係等から容量値を調整したい場合がある。 その場 合は、 封止部 6 aの外部の接続端子 8 e 2に調整用のコンデンサを搭載する。 図 3 1は、 図 3 0に共振回路用のコンデンサ C 2 ( C) を搭載した後の配線基板 5 (配線基板母体 5 M) のモールド面の平面図の一例を示している。 コンデンサ C 2は、 封止部 6 aの外部に搭載されており、 上記封止部 6 a内のコンデンサ C 1 に対して並列に接続されている。
本実施の形態 4によれば、 前記実施の形態 1 , 2 , 3で得られる効果の他に、 以下の効果を得ることができる。 すなわち、 前記共振回路用のコンデンサの容量 値を封止工程後に微調整することができる。 また、 共振回路用のコンデンサ C 1 を内包する封止部 6 aの形成工程までが終了した配線基板母体 5 Mまたは配線 基板 5を作り置きしておくことができるので、 I Cカード 1の製造時間を大幅に 短縮させることができる。
(実施の形態 5 )
本実施の形態 5では前記実施の形態 4の封止部 6 aを前記実施の形態 2の封 止部 6 bに代えた場合について説明する。 図 3 2および図 3 3は、 本実施の形態 5の I Cカード 1の配線基板 5 (配線基板母体 5 M) のモールド面の平面図の一 例を示している。 図 3 2の封止部 6 b内を取り除いた図は前記図 2 9と同じであ る。 本実施の形態 5では、 前記共振回路用の 2つのコンデンサ C 1, C 2の搭載 領域が、 封止部 6 bの外部に配置されている。 図 3 2では 1つのコンデンサ C 1 のみが搭載されている場合が例示されている。 この段階で I Cモジュール 2とし て使用する場合もある。 また、 図 3 3では 2つのコンデンサ C 1 , C 2が搭載さ れている場合が例示されている。 この段階で I Cモジュール 2として使用する場 合もある。 コンデンサ C I , C 2は、 前記実施の形態 1〜4と同様に、 配線基板 母体 5 Mの状態の時に搭載しても良いし、 配線基板母体 5 Mから切り出した後の 配線基板 5に搭載しても良い。
本実施の形態 5によれば、 前記実施の形態 1 , 2, 3, 4で得られる効果 (現 状のモールド金型を使用できる効果を除く) と同様の効果を得ることができる。 以上、 本発明者によってなされた発明を実施の形態に基づき具体的に説明した が、 本発明は前記実施の形態に限定されるものではなく、 その要旨を逸脱しない 範囲で種々変更可能であることはいうまでもない。
例えば前記実施の形態 1〜 5において、 配線基板はガラスエポキシ系樹脂に限 定されるものではなく、例えばガラスエポキシ系樹脂よりも柔軟性の高いポリィ ミド系樹脂を用いても良い。
また、 前記実施の形態:!〜 5では、 I Cチヅプ 3とコンデンサ Cを搭載した場 合について説明したが、 他の電子部品も搭載可能である。例えば I Cカードに U S B (Universal Serial Bus) 機能を取り付けた場合、 発振子が必要となるが、 それを配線基板 5に搭載することもできる。
また、 前記実施の形態 1〜5では、 非接触型および接触型のデュアルインタフ エース I Cカードに適用した塌合について説明したが、 これに限定されるもので はなく、 例えば非接触型の I C力一ドに適用できる。 一般的な非接触型の I C力 —ドでは配線基板は用いないが、 本実施の形態の場合は、 前記実施の形態 1〜5 と同様に、 配線基板を力一ド本体に組み込むような構成となる。 ただし、 この場 合の配線基板の露出面にはモジュ一ル端子 4は形成されていない。
以上の説明では主として本発明者によってなされた発明をその背景となった 利用分野である I Cカードに適用した場合について説明したが、 それに限定され るものではなく、 非接触型ィン夕フェースの共振回路を持つ他の半導体装置にも 適用できる。
本願によって開示される実施の形態のうち、 代表的なものによって得られる効 果を簡単に説明すれば、 以下の通りである。
すなわち、 集積回路が形成された半導体チップと、 前記半導体チップを搭載す る配線基板と、 前記配線基板の配線を通じて前記半導体チップに電気的に接続さ れた非接触型ィン夕一フェイスとをカード本体内に備え、 前記非接触型ィン夕一 フェイスは、 アンテナとしての機能を有するコイルと、 前記コイルに並列に接続 されて共振回路を形成するコンデンサとを有し、 前記コンデンサは、 前記配線基 板に半田接続されている構成を有することにより、 カード型の半導体装置の通信 特性を向上させることが可能となる。 産業上の利用可能性
以上のように、 本発明にかかる半導体装置は、 例えばクレジットカード、 キヤ ヅシュカード、 E T C (Electronic Toll Collection system) システム用力一 ド、 定期券、 公衆電話用カード、 携帯電話用カードまたは認証カード等、 金融、 交通、 通信、 流通および認証等のさまざまな分野で使用が進められている I C ( Integrated circuit) カードに用いるのに適している。

Claims

請 求 の 範 囲
1 . カード本体と、 前記カード本体に組み込まれた配線基板と、 前記配線基板に 搭載された半導体チップと、 前記配線基板の配線を通じて前記半導体チップに電 気的に接続された非接触型ィン夕一フェイスとを備え、
前記非接触型イン夕一フェイスは、 アンテナとしての機能を有するコイルと、 前記コイルに並列に接続されて共振回路を形成するコンデンサとを有し、 前記コンデンサは、 前記配線基板に半田により接続されていることを特徴とす る半導体装置。
2 . 力一ド本体と、 前記カード本体に組み込まれた配線基板と、 前記配線基板に 搭載された半導体チップと、 前記配線基板の配線を通じて前記半導体チップに電 気的に接続された非接触型ィン夕一フェイスとを備え、
前記非接触型イン夕一フェイスは、 アンテナとしての機能を有するコイルと、 前記コイルに並列に接続されて共振回路を形成するコンデンサとを有し、 前記コイルは、 前記配線基板よりも大きく、 前記カード本体よりも小さな寸法 で前記力一ド本体に形成され、
前記コンデンサは、 セラミックコンデンサからなり、 前記配線基板に半田によ り接続されていることを特徴とする半導体装置。
3 . 請求項 2記載の半導体装置において、 前記半導体チップおよび前記コンデン サは同一の封止部により封止されていることを特徴とする半導体装置。
4 . 請求項 3記載の半導体装置において、 前記コンデンサと前記配線基板とを接 続する前記半田の融点は、 前記封止部の形成時の温度よりも高いことを特徴とす る半導体装置。
5 . 請求項 2記載の半導体装置において、 前記半導体チップは封止部により封止 され、 前記コンデンサは前記封止部の外に配置されていることを特徴とする半導 体装置。
6 . 請求項 2記載の半導体装置において、 前記コンデンサは、 並列接続された第 1、 第 2コンデンサを有しており、 前記半導体チップおよび前記第 1コンデンサ は同一の封止部により封止され、 前記第 2コンデンサは前記封止部の外に配置さ れていることを特徴とする半導体装置。
7 . 請求項 6記載の半導体装置において、 前記第 1コンデンサと前記配線基板と を接続する前記半田の融点は、 前記封止部の形成時の温度よりも高いことを特徴 とする半導体装置。
8 . 請求項 2記載の半導体装置において、 前記コイルの一端が接続される前記配 線基板の第 1接続端子と、前記コイルの他端が接続される前記配線基板の第 2接 続端子とは、 前記半導体チップの異なる辺側に配置されていることを特徴とする 半導体装置。
9 . 請求項 8記載の半導体装置において、 前記第 1、 第 2接続端子は、 前記半導 体チップを挟んで左右に配置されていることを特徴とする半導体装置。
1 0 . 請求項 2記載の半導体装置において、 前記配線基板の前記半導体チップが 搭載された第 1面とは反対側の第 2面には、 接触型ィン夕ーフェイス用の第 3接 続端子が配置されていることを特徴とする半導体装置。
1 1 . 請求項 1 Q記載の半導体装置において、 前記配線基板の前記第 1面には、 前記第 3接続端子の裏面の一部が露出される孔が形成されており、 前記半導体チ ップはボンディングワイヤおよび前記孔を通じて前記第 3接続端子と電気的に 接続されていることを特徴とする半導体装置。
1 2 . 集積回路が形成された半導体チップと、 前記半導体チヅプに電気的に接続 されて非接触型イン夕一フェイスを形成するアンテナ用のコイルと、 前記コイル に対して並列に接続されて前記非接触型ィン夕一フェイスとしての共振回路を 形成するコンデンサとを備える半導体装置の製造方法であって、
( a )第 1面とその反対側の第 2面とを有するテープ状の配線基板母体を用意す る工程、
( b )前記テープ状の配線基板母体を一方のリ一ルから他方のリ一ルで巻き取る 間に、 前記配線基板母体の第 1面の個々の回路領域に前記コンデンサを半田によ り接合する工程、
( c )前記テープ状の配線基板母体を一方のリールから他方のリ一ルで巻き取る 間に、 前記配線基板母体の第 1面の個々の回路領域に前記半導体チップを搭載す る工程、 ( d )前記テープ状の配線基板母体を一方のリ一ルから他方のリ一ルで卷き取る 間に、 前記配線基板母体の第 1面の個々の回路領域に封止部を形成する工程、
( e ) 前記テ一プ状の配線基板母体から個々の回路成領域を切り出す工程、
( f )前記個々の回路領域を、前記コイルが形成されたカード本体に取り付けて、 前記半導体チツプと前記コンデンサと前記コイルとを電気的に接続する工程と を有することを特徴とする半導体装置の製造方法。
1 3 . 請求項 1 2記載の半導体装置の製造方法において、 前記コンデンサを半田 により接合するための加熱炉は熱を遮断するためのシャッ夕を有することを特 徴とする半導体装置の製造方法。
1 4 . 請求項 1 3記載の半導体装置の製造方法において、 製造工程中にトラプル が発生した際に前記シャツ夕を閉じる工程を有することを特徴とする半導体装 置の製造方法。
1 5 . 請求項 1 3記載の半導体装置の製造方法において、 前記テープ状の配線基 板母体の送り動作を停止する時には前記シャツ夕を閉じ、 前記テープ状の配線基 板の送り動作を行う時には前記シャツ夕を開く工程を有することを特徴とする 半導体装置の製造方法。
1 6 . 請求項 1 2記載の半導体装置の製造方法の前記 (d ) 工程においては、 前 記個々の回路領域の前記半導体チ、ソプと前記コンデンザとを前記封止部により 同時に封止することを特徴とする半導体装置の製造方法。
1 7 . 請求項 1 2記載の半導体装置の製造方法の前記 (d ) 工程においては、 前 記個々の回路領域の前記半導体チップを前記封止部により封止し、 前記コンデン ザが前記封止部の外に配置されるようにし、 前記 ( b ) 工程の前記コンデンサを 半田により接合する工程は、 前記封止部の形成工程後に行うことを特徴とする半 導体装置の製造方法。
1 8 . 請求項 1 2記載の半導体装置の製造方法において、 前記配線基板母体の第 1面には、 前記コイルが接続される第 1、 第 2接続端子と、 前記配線基板母体の 第 2面に設けられた第 3接続端子の裏面が露出される孔とが形成されており、前 記 (c ) 工程の半導体チップの搭載工程後、 前記 (d ) 工程の封止部の形成工程 の前に、 前記テープ状の配線基板母体を一方のリ一ルから他方のリ一ルで巻き取 る間に、前記配線基板母体の第 1面の個々の回路領域の前記半導体チップと前記 第 3接続端子とを前記孔を通じてボンディングワイヤにより接続する工程を有 することを特徴とする半導体装置の製造方法。
PCT/JP2003/006829 2003-05-30 2003-05-30 半導体装置およびその製造方法 WO2004107263A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2003/006829 WO2004107263A1 (ja) 2003-05-30 2003-05-30 半導体装置およびその製造方法
AU2003241968A AU2003241968A1 (en) 2003-05-30 2003-05-30 Semiconductor device and its manufacturing method
JP2005500224A JP4471926B2 (ja) 2003-05-30 2003-05-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/006829 WO2004107263A1 (ja) 2003-05-30 2003-05-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2004107263A1 true WO2004107263A1 (ja) 2004-12-09

Family

ID=33485796

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/006829 WO2004107263A1 (ja) 2003-05-30 2003-05-30 半導体装置およびその製造方法

Country Status (3)

Country Link
JP (1) JP4471926B2 (ja)
AU (1) AU2003241968A1 (ja)
WO (1) WO2004107263A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3024000A1 (fr) * 2014-07-15 2016-01-22 Oberthur Technologies Entite electronique rfid a condensateur rapporte
FR3047101A1 (fr) * 2016-01-26 2017-07-28 Linxens Holding Procede de fabrication d’un module de carte a puce et d’une carte a puce
JP2018011052A (ja) * 2016-07-13 2018-01-18 ゼネラル・エレクトリック・カンパニイ 埋め込み型ドライフィルムバッテリーモジュールおよびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275184A (ja) * 1995-06-29 1997-10-21 Hitachi Maxell Ltd 情報担体及びその製造方法
JP2000182017A (ja) * 1998-12-18 2000-06-30 Dainippon Printing Co Ltd 接触型非接触型共用icカードおよびその製造方法
JP2001118043A (ja) * 1999-10-18 2001-04-27 Denso Corp Idタグの製造方法
JP2002207982A (ja) * 2001-01-10 2002-07-26 Dainippon Printing Co Ltd 接触非接触両用icモジュール及びicカード
JP2003067695A (ja) * 2001-08-28 2003-03-07 Sharp Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275184A (ja) * 1995-06-29 1997-10-21 Hitachi Maxell Ltd 情報担体及びその製造方法
JP2000182017A (ja) * 1998-12-18 2000-06-30 Dainippon Printing Co Ltd 接触型非接触型共用icカードおよびその製造方法
JP2001118043A (ja) * 1999-10-18 2001-04-27 Denso Corp Idタグの製造方法
JP2002207982A (ja) * 2001-01-10 2002-07-26 Dainippon Printing Co Ltd 接触非接触両用icモジュール及びicカード
JP2003067695A (ja) * 2001-08-28 2003-03-07 Sharp Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NIPPON MICROELECTRONICS KYOKAI: "IC-ka jisso gijutsu", KOGYO CHOSAKAI PUBLISHING CO., 20 February 1984 (1984-02-20), pages 107 - 113, XP002983062 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3024000A1 (fr) * 2014-07-15 2016-01-22 Oberthur Technologies Entite electronique rfid a condensateur rapporte
FR3047101A1 (fr) * 2016-01-26 2017-07-28 Linxens Holding Procede de fabrication d’un module de carte a puce et d’une carte a puce
WO2017129904A1 (fr) * 2016-01-26 2017-08-03 Linxens Holding Procédé de fabrication d'un module de carte à puce et d'une carte à puce
CN108496187A (zh) * 2016-01-26 2018-09-04 兰克森控股公司 用于制造芯片卡模块的方法和芯片卡
US10706346B2 (en) 2016-01-26 2020-07-07 Linxens Holding Method for manufacturing a smart card module and a smart card
CN108496187B (zh) * 2016-01-26 2021-12-28 兰克森控股公司 用于制造芯片卡模块的方法和芯片卡
JP2018011052A (ja) * 2016-07-13 2018-01-18 ゼネラル・エレクトリック・カンパニイ 埋め込み型ドライフィルムバッテリーモジュールおよびその製造方法

Also Published As

Publication number Publication date
JP4471926B2 (ja) 2010-06-02
AU2003241968A1 (en) 2005-01-21
JPWO2004107263A1 (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
US8011589B2 (en) Wireless IC device and manufacturing method thereof
US6518885B1 (en) Ultra-thin outline package for integrated circuit
AU690920B2 (en) Multi-chip module
JP4656235B2 (ja) アンテナ内蔵電子回路モジュールの製造方法
US7924228B2 (en) Storage medium with built-in antenna
US7528471B2 (en) Integrated circuit incorporating wire bond inductance
US8546927B2 (en) RFIC chip mounting structure
US6552694B1 (en) Semiconductor device and fabrication method thereof
US20090130801A1 (en) Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
US20050179121A1 (en) IC module, and wireless information-storage medium and wireless information-transmitting/receiving apparatus including the IC wireless
US10467516B2 (en) Component built-in device
WO2002013135A2 (en) Structures and assembly methods for radio-frequency-identification modules
US20070018298A1 (en) Optimized multi-apparation assembly
US7312528B2 (en) Semiconductor device having antenna connection electrodes
JP6756805B2 (ja) 相互接続領域を含む片面電子モジュールの作成方法
JP4829956B2 (ja) 半導体装置
JPWO2007057954A1 (ja) 半導体装置及びその製造方法
JP4471926B2 (ja) 半導体装置
CN111626395A (zh) 一种双界面安全芯片卡及制作方法
JP2004355442A (ja) 非接触データキャリア
JP2002207982A (ja) 接触非接触両用icモジュール及びicカード
JP6913622B2 (ja) Rfidタグ用基板、rfidタグおよびrfidシステム
KR101113839B1 (ko) 반도체칩 및 상기 반도체칩의 제조방법
JP2022164692A (ja) Rfidタグ用基板、rfidタグおよびrfidシステム
JPH11145371A (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005500224

Country of ref document: JP

122 Ep: pct application non-entry in european phase