CN101971326A - 集成电路管芯封装的电磁屏蔽形成 - Google Patents

集成电路管芯封装的电磁屏蔽形成 Download PDF

Info

Publication number
CN101971326A
CN101971326A CN2008801070521A CN200880107052A CN101971326A CN 101971326 A CN101971326 A CN 101971326A CN 2008801070521 A CN2008801070521 A CN 2008801070521A CN 200880107052 A CN200880107052 A CN 200880107052A CN 101971326 A CN101971326 A CN 101971326A
Authority
CN
China
Prior art keywords
shielding
hermetically
hole
sealed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801070521A
Other languages
English (en)
Other versions
CN101971326B (zh
Inventor
金邦·唐
达雷尔·弗里尔
宗-凯·林
马克·A·曼格鲁姆
罗伯特·E·博特
劳伦斯·N·赫
肯尼斯·R·伯奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/854,776 external-priority patent/US20090072357A1/en
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101971326A publication Critical patent/CN101971326A/zh
Application granted granted Critical
Publication of CN101971326B publication Critical patent/CN101971326B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一种用于集成电路封装器件的电磁屏蔽。该方法包括：通过在密封结构中形成开口(401，403)来形成屏蔽结构。这些开口填充有围绕至少一个管芯的传导材料。密封结构可以包括多个集成电路管芯(169)。分层再分布结构形成在密封结构的一侧上。

Description

集成电路管芯封装的电磁屏蔽形成
技术领域
本发明一般涉及集成电路，并且更具体而言，提供了用于密封集成电路的屏蔽。
背景技术
一些集成电路实现为具有电磁屏蔽的封装，用于保护集成电路不受电磁干扰(EMI)的影响。这类封装的示例包括多芯片模块(MCM)，该多芯片模块(MM)具有在单个MCM基板上连接在一起的多个分立的微电子器件(例如，处理单元、存储器单元、相关逻辑单元、电阻器、电容器、电感器等)。可以在密封集成电路管芯之前形成这些屏蔽结构，或者可以与集成电路管芯分开地形成这些屏蔽结构。
然而，这类方法可以与在管芯密封之后执行后互连(postinterconnect)处理的封装工艺不相容。
附图说明
当结合下面的附图考虑下面的详细描述时，可以理解本发明以及所得到的本发明的多个目的、特征和优点，其中：
图1是根据一个实施例的在双面胶带或附着化学品的层和工艺载体基板上安装的并且由制模化合物密封的多个芯片模块(和接地框架)的横截面图；
图2是图1所示的密封的多个芯片模块(面板)的透视图；
图3示出图1之后的处理过程中的通过钻穿至少制模化合物而在单独电路模块之间的模型化合物中形成通孔之后的密封的多个芯片模块的横截面图；
图4a示出图3所示的密封的多个芯片模块(面板)的示例透视图，以示出通孔会怎样形成为连续的沟槽或开口；
图4b示出图3所示的密封的多个芯片模块(面板)的示例俯视图，以示出通孔会怎样形成为任何期望形状的多个分立开口；
图5示出图3之后的处理过程中的在至少制模化合物通孔中形成传导屏蔽层之后的密封的多个芯片模块的横截面图；
图6示出图5之后的处理过程中的在制模化合物减薄之后的密封的多个芯片模块的横截面图；
图7示出图6之后的处理过程中的在减薄的制模化合物上方形成屏蔽覆盖层之后的密封的多个芯片模块的横截面图；
图8a示出图7之后的处理过程中的在去除双面胶带和工艺载体之后的密封的多个芯片模块的横截面图；
图8b示出在去除双面胶带和工艺载体之后的密封的多个芯片模块的可替选实施例的横截面图，其中在制模化合物中形成屏蔽通孔结构之前密封的多个芯片模块形成有处于合适位置的接地框架；
图9示出图8a之后的处理过程中的在密封的多个芯片模块的背面上形成微通孔并且将其与屏蔽通孔结构对准之后的密封的多个芯片模块的横截面图；
图10示出图9之后的处理过程中的将微焊盘形成为与在密封的多个芯片模块背面上形成的微通孔对准之后的密封的多个芯片模块的横截面图；
图11示出图10之后的处理过程中的在多层基板形成有屏蔽通孔结构之后的密封的多个芯片模块的横截面图，所述屏蔽通孔结构电连接到制模化合物中形成的屏蔽通孔结构；
图12示出图11之后的处理过程中的在将单独芯片模块分割之后的密封的多个芯片模块的横截面图；
图13示出用于制造具有保形EMI屏蔽的芯片模块的样品制造流程图；
图14至图19是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧剖面图；
图20至图22是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧剖面图；
图23至图24是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧剖面图；
图25至图28是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧剖面图；
图29是图14-19的工作产品的实施例的局部顶视图。
应该理解的是，为了使示例简单和清楚，附图所示的元件不必按比例绘制。例如，为了提升和改进清晰度并且便于理解的目的，一些元件的尺寸相对于其他元件被放大。另外，在合适考虑的情况下，在附图之中重复附图标记来表示相应的或类似的元件。
具体实施方式
以下阐述了用于执行本发明的模式的详细描述。该描述旨在对本发明进行说明，而不应该看作限制。
描述用于制造具有一体化屏蔽的高密度密封的一个或多个半导体器件的方法和装置。作为预备步骤，通过使用诸如厚双面胶带或化学附着层的可去除附着器件将电路器件安装在工艺载体上，多个电路器件和可选的嵌入接地框架被组装为面板。该组装步骤出现在形成下层电路基板(在本专利申请中还被称作分层再分布结构)之前。当电路器件粘附于可去除附着器件时，用制模化合物或树脂密封电路器件。通过对制模化合物钻孔来在单独电路器件之间形成通孔开口(例如，采用激光切割工具或其他合适的切割技术)，然后用传导的或其他合适的屏蔽材料填充通孔开口(例如，通过溅射、喷射、电镀等)，在制模化合物中形成屏蔽通孔环结构，以环绕并屏蔽电路器件。在各种实施例中，可以用环绕一个(或多个)单独电路器件的至少单个连续的开口或沟槽来形成在制模化合物中形成的通孔开口，从而形成一个或多个屏蔽通孔环结构，以使一个(或多个)单个电路器件不受电磁干扰。可替选地，可以将通孔开口形成为任何期望形状(例如，圆形、方形、椭圆、矩形等)的多个分立的开口，这些开口被设置成环绕一个(或多个)单个电路器件，从而形成一个或多个屏蔽通孔环结构，以屏蔽一个(或多个)单个电路器件不受电磁干扰。在此时或在此之后，在制模化合物的顶部上形成传导材料或其他合适屏蔽材料的层作为顶部屏蔽覆盖，使其与制模化合物中形成的屏蔽通孔环结构电接触。当形成屏蔽通孔环结构时，屏蔽通孔环结构完全延伸穿过制模化合物并且暴露于制模化合物的底部(器件I/O侧)上。在释放可去除附着器件之后，接着在制模化合物的底部上构建具有屏蔽通孔结构的多层电路基板。通过构建具有其屏蔽通孔结构适当对准并且电连接到在制模化合物底部中形成的暴露的屏蔽通孔环结构的电路基板，提供用于特定功能电路块和/或整体模块的一体化EMI屏蔽。在所选择的实施例中，屏蔽通孔环结构可以与接地环连接。在形成具有与屏蔽通孔环结构电连接的屏蔽通孔结构的多层电路基板之后，面板被切割成、锯成或以其他方式分离成单个的封装管芯。
现在将参照附图来详细描述各种示例性实施例。虽然在下面的说明中阐述了各种细节，但是应该理解的是，可以不用这些具体细节来实践本发明，并且对本文描述的本发明进行多个特定执行决定，以实现器件设计者的特定目标，例如，与对于各个实施方式来说将是不同的工艺技术或设计相关限制相容。虽然这种开发工作会是复杂并且耗时的，但是对于本领域的普通技术人员来说，获得本公开的益处是常规的任务。例如，参照不包括每个器件的特征或几何结构的半导体器件的简化横截面图来描述选定的方面，以便避免限制或遮蔽本发明。还应该注意的是，在整体的详细描述中，将形成并去除某些材料以制造半导体结构。在以下没有详细描述用于形成或去除这类材料的特定工序的情况下，将意图使用对本领域技术人员而言的常规技术来生长、沉积、去除或以其他方式以适当厚度形成这些层。这类细节是已知的，并且不认为其对教导本领域技术人员如何制造或使用本发明是必需的。
现在回到图1，示出多个芯片模块30-33和工艺载体基板10的横截面图，所述多个芯片模块30-33被安装作为可去除附着器件12(例如，双面胶带或附着化学品层)上的面板。另外，提供图2来示出图1所示的密封的多个芯片模块(面板)的外部透视图。如图所示，虽然每个芯片模块(例如，30)包括多个微电子器件(例如，处理器单元、存储器单元、相关逻辑单元、电阻器、电容器、电感器等)，但是应该理解的是，如果每个芯片模块只包括单个微电子或电路器件，则也可以得到本发明的优点。如果需要，每个芯片模块还可以具有接地框架层6-9中的与(一个或多个)芯片模块电路相邻设置的接地框架。在图1中(但不在图2中)，用虚线描绘接地框架元件6-9，以表示在制造工艺中时，可选地提供这些结构。例如，接地框架层6和7形成在第一电路器件31周围的接地框架或环，而接地框架层8和9形成在第二电路器件32周围的接地框架或环。芯片模块30-33(和任意接地框架层)中的每个微电子器件可以安装或附着在可去除附着器件12和工艺载体10的顶部上，以将其固定在合适的位置。可去除附着器件12的目的在于在随后的制造工艺期间密封的芯片模块30-33，使得在形成下层多层电路基板之前，屏蔽材料可以一体地形成在密封封装中。本着这一目的，可以使用任何期望的附着技术来实现可去除附着器件12，包括但不限于在电路基板的下表面与工艺载体10之间应用厚双面胶带、胶合层或其他可去除管芯附着材料。
如在图1和图2中进一步示出的，用绝缘封装体或模塑16来密封多个芯片模块30-37，可以通过涂覆、注入或以其他方式形成密封剂来形成该绝缘封装体或模塑16，以将微电子器件密封在芯片模块中并且保护微电子器件不受湿度、污染、腐蚀和机械冲击的影响。例如，在将微电子器件30-37粘附到可去除附着器件12之后，执行密封工艺，以用制模化合物或制模密封剂来覆盖芯片模块。制模密封剂可以是二氧化硅填充树脂、陶瓷、无卤化材料或一些其他的保护性密封剂层。通常使用液体来涂覆制模密封剂，然后被加热以通过在UV或环境气氛下固化来形成固体。密封剂还可以是固体，该固体被加热以形成液体，然后冷却以形成固体制塑。如应该理解的，可以使用任何期望的密封剂工艺。此时，根据需要，可以去除可去除附着器件12和工艺载体10；然而，去除步骤还可以随后出现在制造工艺中，例如，以下本文所描述的情况，即，在绝缘封装体16中形成屏蔽通孔结构之后，释放可去除附着器件。
在形成封装面板组件之后，切割绝缘封装体16，以在单独芯片模块30-33之间形成通孔41-44。这在图3中有所描绘，图3示出图1之后的处理中的在通过切割穿透至少绝缘封装体16而在绝缘封装体16中形成通孔41-44之后的密封的多个芯片模块30-33的横截面图。另外，提供图4a来示出图3所示的密封的多个芯片模块(面板)的示例外部透视图。如图所示，虽然应该理解的是，可以用较窄的切口来形成通孔开口，但是穿过绝缘封装体16并且进入可去除附着器件12的切口形成了将芯片模块30-37分隔开的沟槽40-48。如图4a所示，通孔开口40-48可以以连续的彼此相交的切口或沟槽形成在绝缘封装体16中，从而形成被设置成环绕一个(或多个)单独芯片模块的通孔开口。然而，与使用连续的沟槽开口不同，通孔开口可以形成为多个分立的开口，这些分立的开口被设置成共同环绕一个(或多个)单个芯片模块。在图4b中描绘了示例实施方式，图4b示出密封的多个芯片模块31-37的示例俯视图，以示出通孔开口140-149中的每个如何可以在绝缘封装体16中形成为任何期望形状(例如，圆形、方形、椭圆形、矩形等)的多个分立开口。因此，对多个分开的通孔开口被钻孔成围绕电路模块31，这些通孔开口包括通孔开口151、152、153和154。通过将多个分立的开口设置为环绕一个(或多个)单个芯片模块，可以随后通过填充来形成屏蔽通孔环结构，以使一个(或多个)单个电路模块不受电磁干扰。虽然在图4a或图4b中没有示出，但是可以围绕每个电路模块或器件形成不止一个的通孔开口的环，从而增强由随后形成的屏蔽通孔结构提供的屏蔽效果。
从以上内容可以明白的是，假设通孔开口环绕要被屏蔽的(一个或多个)芯片模块或器件，则通孔开口可以形成为具有期望形状的连续或分立的开口。另外，可以控制通孔开口的布置，以对单独模块提供局部屏蔽，并且对外部EMI源提供全局屏蔽。作为局部屏蔽的示例，开口151-154中形成的屏蔽通孔环结构将模块31与模块30以及模块32屏蔽开。作为全局屏蔽的示例，开口147-146中形成的屏蔽通孔环结构有助于将模块30-33与外部模块(例如，模块34-35)屏蔽开。本领域的技术人员应该理解的是，可以控制分开的通孔开口的形状、尺寸和间距，以便即使当不使用单个的连续沟槽开口时，也可实现本发明的EMI屏蔽效果，这是因为分开的屏蔽通孔结构在彼此充分靠近地设置时将有效地用作单个屏蔽结构。出于这个原因，参照图3和图4a所示的沟槽实施例来提供剩下的对图1至图13的实施例的说明，即使所选择的实施例可以用诸如图4b所示的分开和分立的通孔开口来实现。
图3中所示的通孔开口41-44具有基本垂直的侧壁，这些侧壁分隔开预定的最小距离，使得在随后的处理期间可以顺序地沉积传导或屏蔽层，以填充通孔开口。然而，应该理解的是，替代地，通孔开口41-44可以具有成角度的侧壁，这虽然花销很大，但是会有助于随后的传导/屏蔽层的沉积。例如，可以用切割仪器形成通孔开口41-44，该切割仪器形成用于整个通孔开口(未示出)的V形切口，由于这种形状更容易由沉积的传导屏蔽层来覆盖。采用这种切割，通孔开口在制模化合物顶部更宽，并且在底部更窄，其中，通孔开口终止于可去除附着器件12。无论使用哪种形状，可以用具有切割刀片的锯子、激光器或任何其他仪器来进行切割，所述仪器能够在绝缘封装体中以及单独芯片模块30-37之间可控地形成通孔开口41-44。在所选择的实施例中，切割仪器提供的切割深度大于绝缘封装体16的高度，使得沟槽延伸到可去除附着器件12中，如图4中所示的放大横截面图所示的。以此方式，顺序形成在通孔开口中并且连接到随后形成的多层电路基板中的屏蔽通孔结构的屏蔽层将完全密封单个的模块。另外，通过控制切割动作使得通孔开口终止于可去除附着器件12，通过可去除附着器件12提供的粘合功能来保持各个芯片模块31-37相对于工艺载体10的位置，这有助于随后对各个芯片模块的操纵或处理。当然，应该理解的是，可以使用任何期望的技术来形成通孔开口41-44，这些技术包括但不限于化学构图技术，该技术通过将通孔开口41-44构图并各向异性地蚀刻来选择性地蚀刻开口。
当一直向下切割附着器件12时，重要的是定位和对准切割线，使得切口不与芯片模块30-37中的微电子器件相交。这示出在图3中，其中，每个通孔开口(例如，沟槽41)设置在芯片模块(例如，模块30和31)之间。在形成多层电路基板之前在绝缘封装体16中形成通孔开口的一个好处在于，对通孔开口的切割不会与多层电路基板中的任何传导信号或电压路径相交，这是因为它们还没有形成。如应该理解的是，应该通常避免与这类传导路径的相交，以防止在通孔开口中顺序形成的传导路径和传导屏蔽层之间的短路。然而，在所选择的实施例中，可以谨慎地控制通孔开口41-44的定位和对准，以使其与绝缘封装体16的底部处形成的嵌入的接地框架层6-9(图1所示)相交。这种定位使得能够在通孔开口41-44中顺序形成的嵌入的接地框架层6-9以及它们相应的传导/屏蔽材料之间建立直接的电连接。
图5示出在图3之后的处理过程中的在绝缘封装体16上方以及通孔开口41-44中形成传导屏蔽层50并从而形成屏蔽通孔结构51-54之后的密封的多个芯片模块30-33的横截面图。传导屏蔽层50可以是聚合物、金属、金属合金(例如，铁磁或铁电材料)、墨水、涂料等或以上物质的组合物。在一个实施例中，传导屏蔽层50由铝(Al)、铜(Cu)、镍铁(NiFe)、锡(Sn)、锌(Zn)等(包括以上物质中的一种或多种的任意组合)形成。例如，通过将传导屏蔽层50形成为非铁磁材料和铁磁材料(例如，铜的层和NiFe的层)的组合，然后用电磁或宽带屏蔽来保护电路模块不受即是电又是磁的电磁场的干扰。在沉积传导屏蔽层50之前，可以制备绝缘封装体16的上表面以及通孔开口41-44，使得传导屏蔽层50将附着于此。可以通过以下方法沉积传导屏蔽层50：物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电解电镀、化学镀、火焰喷涂、传导涂料喷涂、真空金属喷镀、移印、溅射、蒸发、分配、喷涂等，包括上述方法中的一种和多种的任意组合。虽然传导屏蔽层50可以在每个沟槽侧壁上形成预定的厚度，但是在所选择的实施例中，根据期望的屏蔽效果，传导屏蔽层50形成为部分或完全填充通孔开口41-44。如应该理解的，如果只是部分填充通孔开口41-44，则将使用随后的处理过程来用传导屏蔽材料完全密封各个芯片模块，如本文以下所描述的。
图6示出图5之后的处理过程中的在可选地将绝缘封装体16和屏蔽通孔结构51-54减薄之后的密封的多个芯片模块30-33的横截面图。通过碾磨、锯、研磨、抛光或使用任何期望的技术去除绝缘封装体16和屏蔽通孔结构51-54中的一部分，最终封装的整体外形厚度会减小，从而最终封装的器件的尺寸减小。然而，如果绝缘封装体16减薄，则将去除其顶表面上形成的任何传导屏蔽层50，并且通过随后的工艺步骤进行替换以便提供器件屏蔽。虽然这种替换过程会出现在最终封装被组装和分割之前的任何时间，但是在所选择的实施例中，可以在绝缘封装体16减薄之后添加传导屏蔽替换层。例如，图7示出图6之后的处理过程中的在减薄的绝缘封装体16上方形成屏蔽覆盖层170并且使之与屏蔽通孔结构51-54接触之后的密封的多个芯片模块31-33的横截面图。可以通过以下方法沉积传导屏蔽层70：PVD、CVD、ALD、电解电镀、化学镀、火焰喷涂、传导涂料喷涂、真空金属喷镀、移印、溅射、蒸发、分配、喷涂等，包括上述方法中的一种和多种的任意组合。
在形成传导/屏蔽层来填充通孔开口41-44并覆盖绝缘封装体16之后，密封模块与可去除附着器件12和工艺载体10分开或从其释放。这在图8a中示出，图8a示出在图7之后的处理过程中的在去除了可去除附着器件12和工艺载体10之后的密封的多个芯片模块30-33的横截面图。如图8a所示，密封模块面板的上部被翻转朝下，使得屏蔽覆盖层70现在处于底部上，并且屏蔽通孔结构51-54和多个芯片模块30-33暴露于绝缘封装体16的顶部上。在这种状态下，可以在密封模块的面板上方构建多层电路基板结构，其中，电路基板结构包括由传导和/或屏蔽材料形成的屏蔽通孔结构，以完全围绕各个电路模块。例如，多层电路基板结构可以每次制造一层，以包括由传导/屏蔽材料形成的电路基板屏蔽通孔结构。通过正确地定位电路基板通孔结构使得它们电连接到在绝缘封装体16中形成的暴露的屏蔽通孔结构51-54，各个电路模块可以由屏蔽通孔结构包围并屏蔽。结果，单独密封模块30-33中的每个具有形成一个或多个屏蔽通孔环结构并且还具有一个或多个电路基板通孔结构，屏蔽通孔环结构形成在绝缘封装体16内，以环绕并屏蔽电路模块，电路基板通孔结构形成在多层电路基板中，也围绕并屏蔽电路模块。如本文所使用的，“通孔结构”或“通孔环结构”指的是单个“路径通孔”以及一起形成屏蔽结构的传导路径(例如，接地焊盘结构、嵌入的接地框架、微焊盘、迹线等)的任意组合。
如上所述，密封的多个芯片可以被构建为包括嵌入的接地框架层6-9，这些接地框架层6-9形成在绝缘封装体16(图1中用虚线示出)中，以有助于与屏蔽通孔结构51-54对准的电路基板屏蔽通孔的形成。图8b示出密封的多个芯片模块30-33的可替选实施例的横截面图，其中，在绝缘封装体16中形成屏蔽通孔结构51-54之前密封的多个芯片模块30-33形成有处于合适位置的接地框架层6-9。在这种情况下，将控制用于形成通孔开口41-44的任何切割工艺，以使其在切割穿过接地框架层6-9之前停止。图8b示出在去除了双面较带12和工艺载体10之后，嵌入的接地框架层6-9表示出较大的连接表面，在这个连接表面上，可以以更高的精确度形成随后形成的电路基板屏蔽通孔。包括具有较大连接表面的埋入的接地框架层6-9的另一益处在于，在各个模块周围形成的屏蔽通孔结构可以被构造为多通孔环结构，用于增强屏蔽。例如，可以在每个模块周围形成绝缘封装体16中的多个同心屏蔽通孔环结构，以提供抵抗电磁干扰的附加屏蔽。
虽然可以使用任何期望的制造顺序来形成多层电路基板，但是示例顺序的示出开始于图9，图9示出图8a之后的处理过程中的在密封的多个芯片模块30-33的背面形成微通孔91-94并且将其与屏蔽通孔结构51-54对准之后的密封的多个芯片模块30-33的横截面图。各个微通孔可以通过以下步骤来制造：在至少屏蔽通孔结构51-54上方形成具有开口的绝缘层90，然后在开口中以沉积、溅射或以其他方式形成传导和/或屏蔽材料，以形成微通孔91-94。通过涂覆构图的绝缘层材料的粘合剂层、通过沉积随后被选择性地蚀刻的层或使用任何期望的技术，可以形成绝缘层90。可替选地，通过涂覆构图的传导/屏蔽材料的粘合剂层、通过沉积随后被选择性地蚀刻的层或使用任何期望的技术，可以形成微通孔91-94。虽然没有示出，但是应该理解的是，绝缘层90还可以具有各个电路模块上方的开口，以允许与电路模块中的任何信号线或电源电压线电连接。以此方式，使用包括但不限于引线键合、载带自动键合、焊料球连接器、倒装芯片键合等的表面安装技术，芯片模块中的每个微电器件可以安装到或附着到电路基板。例如，每个微电子器件可以具有芯片键合焊盘(未示出)，例如通过使用引线键合，该芯片键合焊盘电连接到接合焊盘(未示出)。
然后，多层电路基板的附加层可以形成在第一绝缘层90和微通孔91-94上方，以构建电路基板屏蔽通孔。例如，图10示出在微焊盘101-104形成为与密封的多个芯片模块30-33的背面上形成的微通孔91-94对准之后的密封的多个芯片模块30-33的横截面图。可以通过以下步骤来制造各个微焊盘101-104：在至少微通孔91-94上方形成具有开口的绝缘层(未示出)，然后在开口中沉积、溅射或以其他方式形成传导和/或屏蔽材料以形成微焊盘101-104；通过涂覆构图的传导/屏蔽材料的粘合剂层；通过沉积随后被选择性地蚀刻的传导/屏蔽层；或使用任何期望的技术。
当继续构建多层电路基板时，电路基板屏蔽通孔结构121-124被形成为基本上与屏蔽通孔结构51-54对准。图11示出示例工艺，示出了在图10之后的处理过程中的在多层基板10形成有与微焊盘101-104对准形成的通孔结构111-114之后的密封的多个芯片模块30-33的横截面图。此外，可以使用任何期望技术，由形成在至少微焊盘101-104上方的一个或多个传导/屏蔽层来制造通孔结构111-114。虽然通孔结构121-124已形成，但是通孔结构121-124电连接到绝缘封装体16中形成的屏蔽通孔结构51-54。电路基板110还包括传导路径(未示出)，以将信号和/或电压电耦合到芯片模块。因此，电路基板110可以形成为任意期望的形状和厚度，并且可以包括任何期望的特征，这些特征用于形成功能化的半导体封装。另外，可以用任何期望的材料来制造电路基板110，这些材料例如是电绝缘材料(例如，有机聚合物树脂)相对薄、柔性的膜或任何已知的合适材料制造的刚性、基本上平面的构件，包括但不限于绝缘体涂覆的硅、玻璃、陶瓷、环氧树脂、双马来酰亚胺三嗪(BT)树脂或本领域已知的适于用作电路基板的任何其他材料。
最终完成的面板可以已经形成在电路基板的一个或多个I/O焊盘上。如图11中的简化示意图所示，可以形成电源电压和信号I/O焊盘115，使得它们可以通过多层电路基板电连接到相应的芯片模块30-33。另外，可以形成基准电压焊盘116，使得它们可以电连接到多层电路基板中的通孔结构111-114，并且又电连接到屏蔽通孔环结构51-54和屏蔽覆盖层70。
此时，当构造多层电路时，例如可以通过沉积金属膜、传导聚合物等，将传导/屏蔽涂层涂覆到绝缘封装体16的任何暴露表面上。例如，在形成多层电路基板之后，可以替代地形成以上参照图7描述的传导屏蔽替换层。
当完成多层电路基板时，面板被切割成、锯成或以其他方式分离成单个芯片。图12示出图11之后的处理过程中的通过锯穿预定的切割路径来分割各个芯片模块从而形成芯片模块的密封的多个芯片模块30-33的横截面图，在所述芯片模块中，形成屏蔽通孔结构来屏蔽各个电路器件。如图12所示，设置在第一屏蔽通孔结构53、92、102、112和第二屏蔽通孔结构52、93、103、113之间的切割线125将面板分成第一芯片模块(包括电路器件30和31)和第二芯片模块(包括电路器件32和33)，其中，每个电路器件由电路基板和绝缘封装体16中形成的屏蔽通孔结构来分别屏蔽。通过在屏蔽结构之间设置切割线125，由屏蔽通孔环结构53、54和屏蔽通孔结构111、112来屏蔽芯片模块32。同样地，芯片模块31由屏蔽通孔环结构51、52和屏蔽通孔结构113、114来屏蔽。虽然图12只示出接近芯片模块33的单个屏蔽结构54、101，但是应该理解的上，可以形成附加屏蔽结构(未示出)以环绕和屏蔽模块33。
现在回到图13，示出用于制造具有保形的EMI屏蔽的芯片模块的样品制造顺序。作为初始步骤71，使用诸如双面胶带或胶合层的可释放附着器件，将多个芯片模块/组件安装或粘附到工艺载体的表面上。在芯片模块/组件组装到附着器件上之后，形成制模化合物来密封芯片模块/组件(步骤72)。然后，通过以下步骤在制模化合物中形成屏蔽通孔结构：向下切割穿透至少制模化合物以形成通孔开口，然后例如通过使用诸如电镀、溅射、喷涂等的任何期望技术在制模化合物上方和通孔开口中沉积传导材料，用传导/屏蔽材料填充通孔开口(步骤73)。如果此时制模化合物减薄，则必须顺序地在制模化合物的顶部上形成传导/屏蔽材料的替换层。当在制模化合物中形成了屏蔽通孔结构时，释放可去除附着器件(步骤74)，并且接着在密封的芯片模块/组件上构建多层电路基板(步骤74)。多层电路基板被形成为包括与在制模化合物中形成的屏蔽通孔结构对准并电耦合的传导屏蔽通孔结构，使得各个电路器件或组件由屏蔽通孔结构围绕并屏蔽。最后，清洁各个芯片模块并且使之彼此分开(步骤76)。
在一种形式下，本文提供了一种用于制造具有保形的EMI屏蔽的封装组件的方法。如所公开的，多个微电子器件(例如，电路器件、接地框架等)附着于可释放附着器件(诸如双面胶带或胶合层)，并且通过在微电子器件上方形成制模化合物或树脂而被密封，以形成密封封装，该密封封装具有接触可释放附着器件的第一表面和与第一表面相对的第二表面。例如，通过执行锯切割或激光切割来切割穿过密封封装的第二表面，在密封封装中形成通孔开口以围绕密封微电子电路。然后，用传导层至少部分填充通孔开口，以形成围绕密封微电子电路的屏蔽通孔环结构。在从密封封装的第一表面去除可去除附着器件之后，密封微电子电路暴露于密封封装的第一表面处，并且接着在该表面上形成电路基板。电路基板可以形成为多层电路基板，该多层电路基板具有屏蔽通孔结构，该屏蔽通孔结构与在密封封装中形成的屏蔽通孔环结构对准并电连接。在各种实施例中，在电路基板中形成的屏蔽通孔结构由一个或多个传导层形成，所述传导层例如是与屏蔽通孔环结构电连接的微通孔层、微焊盘层、接地焊盘、嵌入的接地框架、迹线层。
在另一种形式下，提供了一种具有密封封装的高密度RF(射频)模块封装，该密封封装形成为密封一个或多个微电子电路以便在密封封装的底表面暴露一个或多个微电子电路。在密封封装中，一个或多个屏蔽通孔环结构被形成为使微电子电路中的每个屏蔽电磁干扰。在各种实施例中，用传导(例如，金属或聚合物)材料形成屏蔽通孔环结构，所述传导材料完全覆盖密封封装的顶表面并且至少部分填充一个或多个通孔开口，这些通孔开口是在电路基板形成之前在密封封装中钻孔形成的。如所形成的，密封封装还可以包括嵌入的接地框架，该接地框架暴露于密封封装的底表面处并且被设置成与屏蔽通孔环结构对准。该密封封装还包括在形成第一屏蔽通孔环结构之后在密封封装的底表面上形成的电路基板。电路基板可以形成为具有屏蔽通孔结构的多层电路基板，该屏蔽通孔结构与密封封装中形成的屏蔽通孔环结构基本上对准并电连接。可以用电路基板中的一个或多个传导层形成屏蔽通孔结构，所述传导层例如是与屏蔽通孔环结构电连接的微通孔层、微焊盘层、接地焊盘、嵌入的接地框架或迹线层。
在又一种形式下，提供了一种形成半导体封装的方法，其中提供封装面板，该封装面板包括多个电路器件，这多个电路器件可释放地附着于工艺载体并且由密封封装来密封，以便在密封封装的底表面暴露一个或多个电路器件。在示例实施例中，通过以下方法来提供封装面板：提供采用双面胶带层或胶合层可释放地附着于多个电路器件的工艺载体(并且可选地为接地框架)，然后用制模密封剂来密封多个电路器件(和接地框架)以形成密封封装。通过钻穿密封封装的顶表面(例如，采用激光切割)以形成围绕第一密封电路器件的通孔开口，然后在密封封装上方并且在通孔开口中形成传导层，可以在密封封装中形成一个或多个屏蔽通孔环结构，以围绕第一密封电路器件。在从密封封装的底表面去除工艺载体之后，第一密封电路器件暴露于密封封装的第一表面。例如，通过形成具有屏蔽通孔结构的多层电路基板，在该被暴露的底表面上形成电路基板，所述屏蔽通孔结构与密封封装中形成的屏蔽通孔环结构基本上对准并电连接。在各种实施例中，用多层电路基板中形成的一个或多个传导层来形成屏蔽通孔结构，所述传导层例如是与屏蔽通孔环结构电连接的微通孔层、微焊盘层、接地焊盘、嵌入的接地框架或迹线层。随后，例如通过锯或切割，可以将第一密封电路器件和其屏蔽通孔环结构分割开。
图14至图19示出根据另一实施例的在制造具有电磁屏蔽的集成电路封装(芯片模块)的过程中的各种阶段的局部侧视图。
图14是载体161的侧剖面图，其中用粘合剂层163附着集成电路管芯165、167、169。在一个实施例中，管芯165、167和169是由半导体材料的晶片形成的集成电路管芯，该晶片被分割成各个半导体芯片。集成电路管芯可以包括在半导体材料的有源层上形成的多个晶体管和其他器件。电介质材料和传导互连的互连层形成在半导体器件上方，以使器件互连并且用于通过外部导体(例如，键合焊盘170)耦合到外部器件。在一个实施例中，管芯165、167和169具有类似的设计。然而，在其他实施例中，它们均可以是不同的设计。
在一个实施例中，管芯165、167和169包括数字逻辑或微处理电路(例如，CPU、控制器、基带处理器)。这种管芯可以需要在没有电磁干扰的情况下操作。在其他实施例中，管芯165、167和169可以包括模拟或射频(RF)传输电路(RF收发器、电源管理电路、功率放大器)，这些电路的操作会与合并有管芯的系统中的其他电路(例如，数字电路)发生干扰。
在一个实施例中，粘合剂层163是粘合剂材料层。在其他实施例中，粘合剂层163可以是双面胶带。在所示的实施例中，结构173包括三个管芯。在其他实施例中，密封结构173可以包括多个管芯，所述多个管芯包括以二维网格进行布置的管芯。在其他实施例中，结构173可以包括位于粘合剂层163上的其他类型的电路器件。
在将管芯放置在层163使有源面向下(其中键合焊盘(例如170)面对层163)之后，用电介质材料(例如，塑料制模、环氧树脂、树脂或其他电介质材料)密封管芯，以形成密封结构173。在一个实施例中，通过涂刷或压缩制模工艺涂覆材料层171。
在图14所示的阶段之后，载体161与密封结构173分开，其中从结构173去除粘合剂层163。
图15示出在已经将结构173翻过来并且对结构173执行后续处理以形成包括电互连结构和层间电介质材料的分层再分布结构之后的结构173的侧横截面图。
在所示的实施例中，在结构173上方形成电介质层201、203和205。在一个实施例中，这些电介质层由诸如TEOS的材料形成。在用于形成这些层的工艺期间，在这些层中形成微通孔，其中传导材料(例如，铜、铝、金)沉积在通孔中以及电介质层的剩余部分上方。然后，对传导材料的层构图，以形成传导互连(例如，互连207)。在形成互连的第一层(具有互连207的层)之后，在该层上方形成第二电介质层203。然后，对该层进行构图，以形成暴露前一层的传导互连的通孔。接着，用传导材料填充这些通孔，然后对通孔进行构图以形成电互连(例如，电互连211)的第二层。此后，在其上方形成电介质材料205的后续层。
在一些实施例中，可以通过以下步骤形成传导互连：在密封结构上沉积传导材料层，对传导材料层进行构图，在结构上方、包括在构图传导结构上方形成电介质材料层，然后对结构进行平坦化，其中，传导结构被暴露。
在形成层205之后，在层205上方形成屏蔽材料(例如，铜)层221。在一个实施例中，层221具有10μm的厚度，但是在其他实施例中可以具有其他厚度。
在形成层221之后，接着将层进行蚀刻，以形成开口(例如，开口227)，该开口用于随后形成焊料球或其他外部导体。在层221上方形成电介质层223。在一个实施例中，随后将层223用作焊料掩模。
图29示出层221的在管芯169(在图29中未示出)上方的部分的顶视图。在所示的实施例中，开口227由外部位置1605围绕。外部位置表示随后形成穿过层171、201、203、205、221而形成的用于电磁屏蔽的传导通孔的位置。开口227处于随后形成的焊料球的位置，用于耦合到管芯169的信号和电源信号。
在所示的实施例中，开口具有与最终外部封装的外部电连接器的节距相对应的预定节距。在一个实施例中，分离随后形成的传导通孔的位置1605的距离是期望屏蔽的最小电磁波长的波长的1/4。在其他实施例中，将通过封装电路的操作频率和屏蔽需求来确定间隔。例如，如果管芯169包括广播频率为2GHz的RF收发器，则随后形成的传导通孔之间的间隔的范围可以从0.1mm至0.5mm。然而，在其他实施例中可以利用其他间隔。
虽然没有示出，但是结构173的每个管芯将会包括与图29所示的开口图案相类似的开口图案。在具有不同类型的管芯或其他器件的其他实施例中，开口图案将会根据正被封装的器件而不同。
图16示出被翻转过来、具有后续层形成在另一侧上的图15中结构的侧剖面图。在图16中，在层171的背面上形成电介质层301。在一些实施例中，电介质层301由诸如感光环氧树脂的聚合物电介质材料制成。然后，在层301上形成屏蔽材料(例如，铜)的层303。在一个实施例中，层303具有的厚度范围为1μm至10μm，但是在其他实施例中可以具有其他厚度。此后，在层303上方形成另一电介质层305。在一个实施例中，层305也是聚合物电介质材料。在一些实施例中，可以在形成层301之前将层171减薄。
图17示出将结构再次翻转过来并且由结构的一侧形成通孔开口以暴露层303之后的结构视图。在一个实施例中，这些通孔开口401、403、405、407、409和411位于围绕每个管芯周边的位置。在一些实施例中，这些开口可以围绕多个管芯。参照图29，这些通孔(例如，401、405)将会位于位置1605。在一个实施例中，这些通孔开口通过激光钻孔形成，但是在其他实施例中可以通过化学蚀刻、机械钻孔或锯来形成。在一个实施例中，这些通孔可以是位于集成电路管芯的每侧上的沟槽。另外，在其他实施例中，可以通过蚀刻材料来形成这些通孔。在其他实施例中，这些通孔可以具有“V”形的外形。
图18示出在用传导材料(例如，铜、银、金)填充通孔开口401、403、405、407、409和411以形成传导屏蔽通孔501、503、505、507、509和511之后的横截面图。在一个实施例中，通过强制注入来填充开口。在其他实施例中，可以通过电镀来填充通孔。
图19示出在形成焊料球(例如，601)之后的所得到结构的视图。在一个实施例中，通过在层223中的期望位置处形成开口来形成焊料球。在每个管芯(例如，603)的周边上形成的焊料球被形成为电连接到每个传导通孔，例如501，其中，每个传导通孔将包括相应的焊料球。位于每个管芯的周边上的焊料球(例如，603)将电接触层221，并且将通过传导通孔(例如，501)电连接到屏蔽层303。在其他实施例中，围绕管芯周边(例如，焊料球603)设置的焊料球的数目将不必对应于屏蔽传导通孔(例如，501)的数目或位置。在这些实施例中，焊料球可以在不同的位置处与层221电接触。
位于周边焊料球(例如，603)内部的焊料球(例如，601)将不电耦合到层221。而是，它们将电耦合到位于层205、203和201之间的相应的电互连(例如，211)。
然后，在线613和615处分割所得到的结构，以形成三个密封集成电路617、619和621，每个集成电路具有在电磁屏蔽法拉第盒中的集成电路管芯。例如，集成电路封装617包括位于法拉第盒中的管芯169，包括层221的一部分、层303的一部分以及在管芯169周围的不同位置处电耦合这两层的传导通孔(例如，通孔501和503)。
在所示出的实施例中，每个封装(例如，617)只包括一个管芯。然而，在其他实施例(包括以上和以下顺序描述的实施例)中，其他封装可以包括多个管芯。在其他实施例中，集成电路封装的每个管芯会由其自己的法拉第盒围绕。然而，在其他实施例中，多个管芯会由单个法拉第盒围绕。在一些实施例中，封装的一些管芯会由法拉第盒围绕，其中其他管芯不会由其围绕。在一些实施例中，传导互连将位于层201和203之间以及层203和205之间，会负载位于法拉第盒的相对侧上设置的封装的集成电路管芯之间的信号。该传导互连会在周边传导通孔(例如，501)之间被路由。
在一个实施例中，提供包括在用封装密封剂密封管芯之后形成的层和结构的电磁屏蔽可以提供用于形成集成电路封装的灵活性方法。采用本文所述的工艺，可以通过后密封处理来形成屏蔽，而不必制造随后附着的预制结构。因此，这种工艺在经济上更可行。采用现有技术的封装，用放置在管芯周围然后密封的预制的盒结构来实现集成电路封装中的法拉第盒。这种现有技术封装需要将这种结构相对于管芯放置并且然后相对于管芯紧固这种结构的设备，使得密封工艺相对于管芯不移动盒结构。另外，使采用预制结构的封装的不同管芯电互连更困难。另外，在形成分层再分布结构期间，可以形成本文描述的屏蔽结构。
采用上述的实施例，对法拉第盒结构进行后芯片封装，从而避免与盒结构移动相关的问题。
图20至图22示出形成具有电磁屏蔽的集成电路封装的另一实施例，所述电磁屏蔽具有由管芯的后密封形成的结构。
在图20中，结构700包括在粘合剂结构702上形成的电介质层703(例如，感光环氧树脂)。粘合剂结构702位于载体701上。屏蔽层705(例如，铜、金、银、铂)形成在电介质层703上。在一个实施例中，通过引晶工艺(seeding process)和随后的电镀工艺形成层705。在一个实施例中，层705为10微米厚，但是在其他实施例中可以是其他的厚度。
在一个实施例中，例如采用位于管芯或层705上放置的粘合剂(未示出)将管芯709、711和713附着于层705。然后，将管芯密封在电介质材料的层707中。在一个实施例中，管芯709、711和713的有源侧向上地放置在层705上，随后涂覆膜电介质层707。在一个实施例中，层707是在管芯上方涂覆作为片材的膜电介质。片材可以具有用于每个管芯的凹穴。在升高的温度(例如，150至170摄氏度)下固化该结构，其中，膜的材料在管芯周围重新成形，以密封管芯。在一个实施例中，膜由感光聚合物环氧树脂制成，但是在其他实施例中可以由其他材料制成。此时，(例如通过研磨或抛光)可以减薄层707。
图21示出在形成穿过层707的传导通孔结构之后的结构700。在所示的实施例中，传导通孔(例如，通孔801)位于每个管芯周边的周围。通过形成开口暴露层705来形成这些通孔。其他开口被形成为暴露管芯的键合焊盘(例如，805)。在一个实施例中，通过用合适的蚀刻剂来蚀刻层707以形成这些开口。然后，用传导材料层填充开口，然后对传导材料层进行构图以形成传导结构。
参照图22，在结构700上形成附加结构。在结构700上形成电介质材料901的层。此后，在层901中形成开口，以暴露导电结构，所述导电结构包括围绕每个管芯的导电结构。在层901上方形成传导材料的层，然后对其进行构图以形成传导结构(例如，903)。然后，在第二层传导结构上方形成后续的电介质层907。
然后，在结构700上方形成屏蔽材料的层911。然后，对层911进行构图，以形成用于后续形成的焊料球的开口。
在一些实施例中，在形成层911之前，选择性地蚀刻层907，以暴露围绕每个管芯设置的第二层传导结构的传导结构(例如，903)。然后，层907被形成为电接触这些结构。因此，围绕每个通孔(例如，903、801)的传导结构均电耦合到层911(也电耦合到层705)，以形成围绕每个管芯的法拉第盒。在一个实施例中，位于每个管芯周围的周边传导结构(例如，通孔903和801)中的每个形成多层通孔，所述多层通孔与其他这类通孔分隔开的距离为屏蔽期望的最小电磁波长的波长的1/4。在其他实施例中，传导结构可以分隔开的距离范围为100μm至500μm。另外，在其他实施例中，可以利用其他间隔。在一个实施例中，通孔801可以是一些实施例中的围绕每个管芯(例如，管芯709)或电路块设置的沟槽。
然后，对层911进行构图，以形成用于后续的焊料球位置的开口(例如，910和912)。在对层911进行构图之后，在其上形成电介质层913，其中，电介质材料填充开口910和912。
此后，通过在层913中形成开口并且在开口中形成传导材料，在结构700上形成焊料球。对于没有与层911电耦合的焊料球，开口还可以形成为穿过层911中的开口(例如，910、912)。与层911电耦合的焊料球可以位于屏蔽通孔(例如，由通孔903和801形成)的位置处，或者可以以不同的位置和不同的节距来设置。在一些实施例中，可以在开口910和912中形成其他类型的传导结构，用于电耦合到集成电路管芯。焊料球或其他类型的外部电连接器会电连接到这些结构。这些结构将与层911隔离。
在形成焊料球之后，从结构700中去除载体701。然后，在位置908和909将结构700分割成集成电路封装921、923和925。
在所示的实施例中，结构700包括两层传导结构(例如，通孔801和通孔903的层)。在其他实施例中，其他结构可以包括不同数目的传导结构。
在一个实施例中，图20至图22的结构提供了集成电路封装，所述集成电路封装可以被形成而不用翻转密封结构并且不用钻出通孔的孔。由于没有翻转密封结构，因此在这个工艺过程中，结构700可以保留在载体701上。在另一实施例中，传导接地平面(未示出)可以附着于层705并且成为密封结构700的一部分。在该实施例中，屏蔽通孔801会电接触接地平面。
图23和图24示出在集成电路封装中形成屏蔽的另一实施例的阶段。在图23和图24的实施例中，用多层传导结构形成传导屏蔽通孔。
在图23中，用由电介质层1013密封的管芯1003和1005形成结构1001。在结构1001的初始形成阶段，结构1001被设置成从图23中示出的位置翻转过来。采用与图15中的结构相类似的方式来形成结构1001，不同之处在于，屏蔽传导通孔1006、1008、1010和1012形成有多层的传导微通孔以及与管芯1003和1005的键合焊盘电耦合的传导结构。在所示的实施例中，通过在电介质层1015中形成开口以暴露电介质层1013，来形成屏蔽通孔的传导结构(例如，结构1007)。结构1001还包括电介质层1017和1019。
屏蔽层1021形成在层1019上方。在形成电介质层1021之前，在层1019中形成开口，以暴露第二层传导结构的传导结构(例如，1009)。因此，层1021与这些传导屏蔽结构电接触。
在层1021上方形成电介质层1023之后，将结构1001翻转过来(翻转成图23所示的位置)。在一些实施例中，可以在形成开口1031、1033、1035和1037之前，减小层1013的厚度。开口1031、1033、1035和1037被形成与屏蔽通孔(例如，1006、1008)的导电结构(例如，1007)电接触。
图24示出在结构1001上方形成传导屏蔽层1101之后的结构1001，其中，材料层1101通过开口1031、1033、1035和1037电接触屏蔽通孔中的每个。此后，在屏蔽层1101上方形成电介质层1103。
此后，在结构1001上(在相对于图24所示视图的底面上)形成焊料球。通过形成穿过层1023(并且穿过其中焊料球没有耦合到屏蔽结构的层1021的开口)的开口来形成焊料球。然后，沿着线1041将结构分割，以形成封装1107和1109。
图25至图28示出用围绕每个管芯的电磁屏蔽形成集成封装的另一实施例。在图25至图28的实施例中，用接地平面封装管芯，所述接地平面随后用作屏蔽的一部分。
图25示出通过将接地平面1205附着于载体1201上设置的粘合剂1203来形成结构1200。接地平面包括开口，其中，管芯1207和1209被设置成有源侧向下并且键合焊盘213相对于图25所示的视图面向下。此后，用电介质材料1211密封管芯和接地平面1205，以形成密封结构1200。
在一个实施例中，接地平面1205是铜，但是在其他实施例中可以是其他合适的材料。在一个实施例中，接地平面具有的厚度与管芯1207和1209的厚度相同，但是在其他实施例中可以与管芯的厚度不同(大于或小于)。
图26示出在将结构1200翻转过来并且在结构1200上方形成电介质材料的层1301之后的结构1200的横截面图。在层1301中形成开口，以暴露接地平面1205(开口1303)并且暴露管芯的键合焊盘(例如，1213)。
图27示出在结构1200上方形成电介质层(例如，1412)和传导结构(例如，1411、1413)之后的侧剖面图。在所示的实施例中，围绕管芯1209和1207的周边形成屏蔽通孔1431、1433、1435和1437。这些屏蔽通孔由多个导电结构形成，所述多个导电结构与管芯的键合焊盘电耦合的导电结构(例如，1413、1405)同时形成。在所示的实施例中，屏蔽通孔1431包括传导结构1403和1411。
在电介质层1421中形成开口，以暴露屏蔽通孔的传导结构。此后，在结构1200上方形成屏蔽层1423。然后，对屏蔽层1423进行构图，以形成用于与屏蔽层1423不耦合的焊料球的开口(例如，1439)。此后，在屏蔽层1423上方形成电介质材料的层1425。
图28是在将结构1200翻转过来并且屏蔽层1505被形成为与平面1205电耦合之后的结构1200的侧视图。在形成层1505之前，在电介质材料1211中制成开口(例如，1501)，以暴露平面1205。此后，在层1505上方形成电介质材料的层1507。
在随后的工艺中，向图28所示的视图底面的结构1200上添加焊料球。通过在层1425中制成开口以暴露屏蔽层1423来形成屏蔽焊料球。通过在层1425和1421中制成开口以暴露用于电耦合所需的传导结构来形成非屏蔽焊料球。此后，在线1517处将结构1200分割成分开的集成电路封装。
在另一实施例中，屏蔽层(例如，1505、1423)中的一个或两者可以在附着于结构1200之前被预制。在一个实施例中，传导通孔会形成在其上附着预制屏蔽层的电介质层中。然后，预制屏蔽层会接触位于电介质层中的传导通孔。
在另一实施例中，可以在结构中利用多个接地平面。在一些实施例中，接地平面可以具有不同的厚度，所述接地平面可以与在同一封装中具有不同厚度的管芯一起使用。在一些实施例中，接地平面可以在不同的电平处具有不同的厚度，以适应管芯的不同厚度。
另外，在其他实施例中，分层再分布结构可以只包括一个电介质层或者包括不止一个电介质层。
图28的实施例的一个优点在于，接地平面可以与密封有管芯的集成电路封装合并，其中屏蔽结构的剩余部分是添加的后密封(postencapsulation)。采用这种实施例，在密封之前还没有完成整个屏蔽结构，从而使得构造具有灵活性并且使屏蔽形成的复杂性降低。
本说明书阐述了用电磁屏蔽形成集成电路封装的各种实施例。特定实施例和用于制造特定实施例的工艺的特征可以在其他实施例中实现或者用于制造其他实施例。例如，可以在从载体去除密封结构(例如，173、1001和1200)之前形成背面EMI屏蔽(例如，303、1101、1505)，并且可以在如图1至图13的实施例所述的形成分层再分布结构之前形成背侧EMI屏蔽(例如，303、1101、1505)。另外，可以从集成电路封装中省略半导体管芯的有源表面上方的屏蔽层(例如，221、911、1019、1423)。图1至图13中的实施例可以在其集成电路封装中包括这种屏蔽层。本文相对于一个实施例描述的其他特征也可以用其他实施例来实现。
在一个实施例中，一种制造具有EMI屏蔽的封装的方法包括：将多个微电子器件附着到可释放附着器件；通过形成包括多个微电子器件的密封封装来密封多个微电子器件。密封封装包括接触可释放附着器件的第一表面和与第一表面相对的第二表面。所述方法包括：形成穿过密封封装的第二表面的一个或多个通孔开口，以围绕第一密封微电子电路；以及在密封封装上方形成传导层，以至少部分填充一个或多个通孔开口，从而形成围绕所述第一密封微电子电路的屏蔽通孔环结构。所述方法包括：从密封封装的第一表面去除可释放附着器件，以从而在密封封装的第一表面处暴露第一密封微电子电路；以及在密封封装的第一表面上，形成分层再分布结构。
另一实施例包括一种封装多个半导体管芯的方法。所述方法包括形成包括多个半导体管芯的密封结构。密封结构具有第一主表面和第二主表面。所述方法还包括形成第一电介质层，所述第一电介质层位于密封结构的第一主表面上；在第一电介质层中形成多个开口；形成多个传导结构，所述多个传导结构用于通过多个开口电耦合到每个半导体管芯的传导结构；以及提供屏蔽层。密封结构的第二主表面位于密封结构的第一主表面与屏蔽层之间。所述方法还包括形成第一屏蔽结构，所述第一屏蔽结构用于提供用于多个半导体管芯中的至少一个的电磁屏蔽。形成第一屏蔽结构包括形成至少一个传导结构。形成至少一个传导结构包括在密封结构中形成至少一个开口。至少一个开口从密封结构的第一主表面或第二主表面中的至少一个延伸，至少部分地穿过密封结构。形成至少一个传导结构包括在至少一个开口中形成传导材料，以形成至少一个传导结构。屏蔽层电耦合到至少一个传导结构。在一个实施例中，提供屏蔽层包括在第二主表面上方形成传导材料，其中在第二主上方形成传导材料包括在至少一个开口中形成传导材料。
另一实施例包括一种形成集成电路封装的方法。所述方法包括：将半导体管芯设置在接地层的凹陷中；以及形成密封结构。所述密封结构包括半导体管芯和接地层。所述方法包括：形成第一电介质层，所述第一电介质层位于密封结构的第一主表面上方；在第一电介质层中形成多个通孔；以及在多个通孔的第一子集中形成第一组多个导电结构。第一组多个导电结构电耦合到半导体管芯的导电结构。所述方法还包括：在密封结构中形成至少一个开口，以暴露接地层；以及在至少一个开口中形成传导材料以形成至少一个屏蔽结构，所述至少一个屏蔽结构电耦合到接地平面。至少一个屏蔽结构位于围绕半导体管芯的位置，用于提供电磁屏蔽。所述方法还包括提供屏蔽层。所述屏蔽层电耦合到至少一个屏蔽结构。所述密封结构的第二主表面位于密封结构的第一主表面与屏蔽层之间。所述方法还包括在第一电介质层的多个通孔的第二子集中形成多个第一传导屏蔽通孔。屏蔽层通过接地层电耦合到多个第一传导屏蔽通孔。
在另一实施例中，一种形成半导体封装的方法包括：提供密封封装，所述密封封装包括多个电路器件，所述多个电路器件可释放地附着到工艺载体并且用密封剂来密封，以便在密封封装的底表面处暴露所述一个或多个电路器件。所述方法包括：在围绕第一密封电路器件的密封封装的第一表面中，形成通孔开口；以及在密封封装上方以及通孔开口中形成传导层，从而形成围绕第一密封电路器件的屏蔽通孔环结构。所述方法还包括：从密封封装的底表面去除工艺载体，以从而在密封封装的第二主表面处暴露第一密封电路器件。所述方法还包括：在密封封装的第二主表面上形成分层再分布结构；以及分割密封封装，以将第一密封电路器件和其屏蔽通孔环结构与密封结构的另一密封电路器件分隔开。
虽然本文公开的所描述的示例性实施例涉及各种封装组件及其制造方法，但是本发明不必限于示出可应用于多种封装工艺和/或器件的本发明的发明性方面的示例实施例。因此，以上公开的具体实施例只是示例性的并且不应该被认为是对本发明的限制，因为对本领域技术人员来说显而易见的，可以采用不同但等同的方式来修改和实践本发明，可以具有本文教导的益处。因此，上述说明不意图将本发明限于所阐述的特定形式，而是相反地，意图覆盖这种可替选形式、修改形式和等价形式，只要这些形式可以包括在由所附权利要求限定的本发明的精神和范围内，使得本领域的技术人员应该理解，在最广的形式下不脱离本发明的精神和范围的情况下，他们可以进行各种改变、替代和更换。
以上已经关于特定实施例描述了益处、其他优点和解决问题的方法。然而，会产生任何益处、优点或解决问题的方法出现或变得更显著的益处、优点、解决问题的方法以及任何元件不应该被理解为任何或全部权利要求中的关键的、所需的或必要的特征或元件。如本文所使用的，术语“包括”、“包含”或其任何其他变形意图覆盖非排他性的包含，使得包括元件列表的工艺、方法、制品或设备不只包括这些元件，而是可以包括没有清楚列出或这种工艺、方法、制品或设备固有的其他元件。
虽然已经具体示出和描述了本发明的特定实施例，但是本领域的技术人员应该认识到，基于本文的教导，可以在不脱离本发明和其较广方面的情况下进行进一步的变化和修改，并因此，如在本发明的真实精神和范围内的一样，所附的权利要求将所有这种变化和修改包括在它们的范围内。

Claims (20)

1.一种制造具有EMI屏蔽的封装组件的方法，所述方法包括：
将多个微电子器件附着到可释放附着器件；
通过形成包括所述多个微电子器件的密封封装，来密封所述多个微电子器件，所述密封封装包括接触所述可释放附着器件的第一表面以及与所述第一表面相对的第二表面；
形成穿过所述密封封装的第二表面的一个或多个通孔开口，以围绕第一密封微电子电路；
在所述密封封装上方形成传导层，以至少部分地填充所述一个或多个通孔开口，从而形成围绕所述第一密封微电子电路的屏蔽通孔环结构；
从所述密封封装的所述第一表面去除所述可释放附着器件，从而暴露所述密封封装所述第一表面处的所述第一密封微电子电路；以及
在所述密封封装的所述第一表面上，形成分层再分布结构。
2.根据权利要求1所述的方法，其中将所述多个微电子器件附着到可释放附着器件的步骤包括：使用双面胶带层将所述多个微电子器件附着到工艺载体。
3.根据权利要求1所述的方法，其中将所述多个微电子器件附着到可释放附着器件的步骤包括：使用胶合层将所述多个微电子器件附着到工艺载体。
4.根据权利要求1所述的方法，其中将所述多个微电子器件附着到可释放附着器件的步骤包括：将接地框架附着到所述可释放附着器件。
5.根据权利要求1所述的方法，其中形成一个或多个通孔开口的步骤包括：通过执行穿过所述密封封装的激光切割，来切割穿过所述密封封装的所述第二表面，以形成一个或多个通孔开口。
6.根据权利要求1所述的方法，其中在形成传导层之后，执行形成所述分层再分布结构的步骤。
7.根据权利要求1所述的方法，其中在形成所述传导层之前，执行形成所述分层再分布结构的步骤。
8.根据权利要求1所述的方法，其中在所述密封封装的所述第一表面上形成分层再分布结构的步骤包括：形成包括屏蔽通孔结构的多层分层再分布结构，所述屏蔽通孔结构与在所述密封封装中形成的所述屏蔽通孔环结构基本上对准并与所述屏蔽通孔环结构电连接。
9.根据权利要求8所述的方法，其中所述屏蔽环结构包括：在所述多层分层再分布结构的层中的微通孔结构。
10.一种封装多个半导体管芯的方法，所述方法包括：
形成包括所述多个半导体管芯的密封结构，所述密封结构具有第一主表面和第二主表面；
形成第一电介质层，所述第一电介质层位于所述密封结构的所述第一主表面上；
在所述第一电介质层中形成多个开口；
形成多个传导结构，所述多个传导结构用于通过所述多个开口电耦合到每个所述半导体管芯的传导结构；
提供屏蔽层，所述密封结构的所述第二主表面位于所述密封结构所述第一主表面与所述屏蔽层之间；
形成第一屏蔽结构，所述第一屏蔽结构用于提供用于所述多个半导体管芯中至少一个半导体管芯的电磁屏蔽，其中形成第一屏蔽结构的步骤包括：形成至少一个传导结构，其中所述形成至少一个传导结构的步骤包括：
在所述密封结构中形成至少一个开口，所述至少一个开口从所述密封结构的所述第一主表面或所述第二主表面中的至少一个延伸，至少部分地穿过所述密封结构；以及
在所述至少一个开口中形成传导材料，以形成至少一个传导结构，所述屏蔽层电耦合到所述至少一个传导结构。
11.根据权利要求10所述的方法，还包括：
提供第二屏蔽层，所述第一电介质层位于所述密封结构的所述第一主表面与所述第二屏蔽层之间，其中所述屏蔽层通过所述至少一个传导结构电耦合到所述第二屏蔽层。
12.根据权利要求10所述的方法，其中所述至少一个开口从所述密封结构的所述第一主表面穿过所述密封结构延伸到所述密封结构的所述第二主表面。
13.根据权利要求10所述的方法，其中所述形成密封结构的步骤还包括：在接地平面的至少一侧上方形成密封层，其中，所述密封结构中的所述至少一个开口从所述密封结构的所述第二主表面延伸到所述接地平面，以及所述屏蔽层电耦合到所述接地平面。
14.根据权利要求10所述的方法，包括：
形成第二屏蔽结构，所述第二屏蔽结构用于提供用于所述多个半导体管芯中的至少另一个半导体管芯的电磁屏蔽，其中所述形成第二屏蔽结构的步骤包括：形成至少一个第二传导结构，其中所述形成至少一个第二传导结构的步骤包括：
在所述密封结构中形成至少一个第二开口，所述至少一个第二开口从所述密封结构的所述第一主表面或所述第二主表面中的至少一个延伸，至少部分地穿过所述密封结构；以及
在所述至少一个第二开口中形成传导材料，以形成至少一个第二传导结构，其中所述屏蔽层电耦合到所述至少一个第二传导结构。
15.根据权利要求14所述的方法，还包括：
形成第二电介质层，所述第二电介质层位于所述第一电介质层上方；
在所述第二电介质层中形成第一组多个传导通孔、第二组多个传导通孔、第三组多个传导通孔和第四组多个传导通孔，其中所述第一屏蔽结构包括所述第一组多个传导通孔，其中所述第二屏蔽结构包括所述第二组多个传导通孔，所述多个第三传导通孔电耦合到所述一个半导体管芯的传导结构，以及所述多个第四传导通孔电耦合到所述另一个半导体管芯的传导结构。
16.根据权利要求14所述的方法，还包括：
分割所述密封结构，其中所述分割所述密封结构的步骤包括：将所述第一屏蔽结构和所述至少一个半导体管芯与所述第二屏蔽结构和所述至少另一个半导体管芯分离。
17.根据权利要求10所述的方法，其中：
所述第一屏蔽结构是法拉第屏蔽，所述法拉第屏蔽被形成为基本上反射特定频率范围的无线电波。
18.根据权利要求10所述的方法，其中所述密封层包括：位于所述一个半导体管芯的所述第二主表面与所述密封结构的所述第二主表面之间。
19.一种形成集成电路封装的方法，所述方法包括：
将半导体管芯设置在接地层的凹陷中；
形成密封结构，其中所述密封结构包括所述半导体管芯和所述接地层；
形成第一电介质层，所述第一电介质层位于所述密封结构的第一主表面上方；
在所述第一电介质层中形成多个通孔；
在所述多个通孔的第一子集中形成第一组多个导电结构，所述第一组多个导电结构电耦合到所述半导体管芯的导电结构；
在所述密封结构中形成至少一个开口，以暴露所述接地层；
在所述至少一个开口中形成传导材料，以形成至少一个屏蔽结构，所述至少一个屏蔽结构电耦合到所述接地平面，所述至少一个屏蔽结构位于围绕所述半导体管芯位置的位置，用于提供电磁屏蔽；
提供屏蔽层，所述屏蔽层电耦合到所述至少一个屏蔽结构，所述密封结构的第二主表面位于所述密封结构的所述第一主表面与所述屏蔽层之间；
在所述第一电介质层的多个通孔的第二子集中形成第一组多个传导屏蔽通孔，所述屏蔽层通过所述接地层电耦合到所述第一组多个传导屏蔽通孔。
20.一种形成半导体封装的方法，所述方法包括：
提供密封封装，所述密封封装包括多个电路器件，所述多个电路器件以可释放方式附着到工艺载体并且用密封剂来密封，以便暴露所述密封封装的底表面处的所述一个或多个电路器件；
在围绕第一密封电路器件的所述密封封装的第一表面中，形成通孔开口；
在所述密封封装上方并且在所述通孔开口中形成传导层，从而形成围绕所述第一密封电路器件的屏蔽通孔环结构；
从所述密封封装的底表面去除所述工艺载体，从而暴露所述密封封装的第二主表面处的所述第一密封电路器件；
在所述密封封装的所述第二主表面上形成分层再分布结构；以及
分割所述密封封装，以将所述第一密封电路器件和其屏蔽通孔环结构与所述密封结构的另一密封电路器件分离。
CN2008801070521A 2007-09-13 2008-09-09 集成电路管芯封装的电磁屏蔽形成 Expired - Fee Related CN101971326B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/854,776 2007-09-13
US11/854,776 US20090072357A1 (en) 2007-09-13 2007-09-13 Integrated shielding process for precision high density module packaging
US11/961,827 US7651889B2 (en) 2007-09-13 2007-12-20 Electromagnetic shield formation for integrated circuit die package
US11/961,827 2007-12-20
PCT/US2008/075688 WO2009035962A2 (en) 2007-09-13 2008-09-09 Electromagnetic shield formation for integrated circuit die package

Publications (2)

Publication Number Publication Date
CN101971326A true CN101971326A (zh) 2011-02-09
CN101971326B CN101971326B (zh) 2013-03-13

Family

ID=40452791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801070521A Expired - Fee Related CN101971326B (zh) 2007-09-13 2008-09-09 集成电路管芯封装的电磁屏蔽形成

Country Status (4)

Country Link
US (2) US7651889B2 (zh)
KR (1) KR20100057686A (zh)
CN (1) CN101971326B (zh)
WO (1) WO2009035962A2 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683298A (zh) * 2011-03-10 2012-09-19 矽品精密工业股份有限公司 无承载板的封装件及其制法
CN103928443A (zh) * 2013-01-11 2014-07-16 日月光半导体制造股份有限公司 堆叠式封装模块与其制造方法、电子装置
CN104103630A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件
CN104137245A (zh) * 2012-02-23 2014-11-05 苹果公司 薄型、空间高效的电路屏蔽
CN105702663A (zh) * 2014-11-28 2016-06-22 北京大学 一种基于石墨烯的集成电路中的屏蔽层结构
CN105810647A (zh) * 2016-04-22 2016-07-27 宜确半导体（苏州）有限公司 射频开关集成模块及其集成方法、射频前端集成电路
CN106129020A (zh) * 2015-05-05 2016-11-16 联发科技股份有限公司 半导体封装结构
CN106898599A (zh) * 2015-12-18 2017-06-27 矽品精密工业股份有限公司 电子封装件及其制法
US10217724B2 (en) 2015-03-30 2019-02-26 Mediatek Inc. Semiconductor package assembly with embedded IPD
US11728292B2 (en) 2015-05-05 2023-08-15 Mediatek Inc. Semiconductor package assembly having a conductive electromagnetic shield layer
CN117238896A (zh) * 2023-11-14 2023-12-15 中国科学院半导体研究所 芯片电磁屏蔽结构及其制作方法

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8186048B2 (en) * 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8053873B2 (en) * 2008-06-06 2011-11-08 Texas Instruments Incorporated IC having voltage regulated integrated Faraday shield
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8173488B2 (en) * 2008-09-30 2012-05-08 Intel Mobile Communications GmbH Electronic device and method of manufacturing same
US7863722B2 (en) * 2008-10-20 2011-01-04 Micron Technology, Inc. Stackable semiconductor assemblies and methods of manufacturing such assemblies
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9293401B2 (en) 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8592992B2 (en) * 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
US9054111B2 (en) * 2009-04-07 2015-06-09 Freescale Semiconductor, Inc. Electronic device and method of packaging an electronic device
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US8859424B2 (en) * 2009-08-14 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier and method of manufacturing
IT1395368B1 (it) * 2009-08-28 2012-09-14 St Microelectronics Srl Schermatura elettromagnetica per il collaudo di circuiti integrati
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
TWI393239B (zh) * 2009-10-16 2013-04-11 Advanced Semiconductor Eng 具有內屏蔽體之封裝結構及其製造方法
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8407890B2 (en) 2010-01-25 2013-04-02 Freescale Semiconductor Inc. Method of manufacting an electronic device module with integrated antenna structure
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US8310050B2 (en) 2010-02-10 2012-11-13 Wei-Ming Chen Electronic device package and fabrication method thereof
CN102148221B (zh) * 2010-02-10 2013-04-24 精材科技股份有限公司 电子元件封装体及其制造方法
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
WO2012016898A2 (de) 2010-08-05 2012-02-09 Epcos Ag Verfahren zur herstellung einer mehrzahl von elektronischen bauelementen mit elektromagnetischer schirmung und insbesondere mit wärmeabführung und elektronisches bauelement mit elektromagnetischer schirmung und insbesondere mit wärmeabführung
TWI396267B (zh) * 2010-08-12 2013-05-11 Ind Tech Res Inst 電子封裝、用於電子裝置的散熱結構及其製造方法
US8552554B2 (en) 2010-08-12 2013-10-08 Industrial Technology Research Institute Heat dissipation structure for electronic device and fabrication method thereof
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8654537B2 (en) 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
FR2968456A1 (fr) * 2010-12-07 2012-06-08 St Microelectronics Sa Circuit integre protege contre les rayonnements hf
US8279625B2 (en) 2010-12-14 2012-10-02 Apple Inc. Printed circuit board radio-frequency shielding structures
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
TWI491010B (zh) * 2011-03-23 2015-07-01 Universal Scient Ind Shanghai 微小化電磁干擾防護結構及其製作方法
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
KR101218989B1 (ko) * 2011-07-15 2013-01-21 삼성전기주식회사 반도체 패키지 및 그 제조방법
US8928139B2 (en) * 2011-09-30 2015-01-06 Broadcom Corporation Device having wirelessly enabled functional blocks
US8828848B2 (en) * 2011-12-16 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Die structure and method of fabrication thereof
TWI455259B (zh) * 2012-03-09 2014-10-01 Univ Nat Chiao Tung 晶圓級封裝方法與封裝結構
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
CN104321864B (zh) 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US20140016293A1 (en) * 2012-07-13 2014-01-16 Wisol Co., Ltd. High frequency module having surface acoustic wave device and method for manufacturing the same
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US9362236B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
KR101488590B1 (ko) * 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
TWI517341B (zh) 2013-05-10 2016-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
US9123730B2 (en) 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
KR20150031029A (ko) * 2013-09-13 2015-03-23 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US20150108621A1 (en) * 2013-10-17 2015-04-23 Eduard J. Pabst Shielded device packages and related fabrication methods
US9362234B2 (en) 2014-01-07 2016-06-07 Freescale Semiconductor, Inc. Shielded device packages having antennas and related fabrication methods
KR102187809B1 (ko) 2014-02-21 2020-12-07 삼성전자주식회사 자기 차폐부를 가지는 반도체 패키지 제조방법
US9214454B2 (en) * 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10729001B2 (en) * 2014-08-31 2020-07-28 Skyworks Solutions, Inc. Devices and methods related to metallization of ceramic substrates for shielding applications
US10079156B2 (en) * 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9721799B2 (en) 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
FR3038128B1 (fr) 2015-06-26 2018-09-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif electronique
CN105161468A (zh) * 2015-10-10 2015-12-16 中国电子科技集团公司第三十八研究所 一种射频芯片及其无源器件的封装结构和封装方法
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
JP2017200183A (ja) * 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
US10510667B2 (en) * 2016-12-21 2019-12-17 Intel Corporation Conductive coating for a microelectronics package
JP6800745B2 (ja) 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
US11177318B2 (en) 2018-01-29 2021-11-16 Agency For Science, Technology And Research Semiconductor package and method of forming the same
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166772A (en) 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US6706473B1 (en) * 1996-12-06 2004-03-16 Nanogen, Inc. Systems and devices for photoelectrophoretic transport and hybridization of oligonucleotides
US20010013650A1 (en) 1997-05-23 2001-08-16 Goetz Martin P. Circuit interconnect providing reduced crosstalk and simultaneous switching noise
US5879965A (en) * 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US6618267B1 (en) 1998-09-22 2003-09-09 International Business Machines Corporation Multi-level electronic package and method for making same
US6075700A (en) 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
US6483719B1 (en) 2000-03-21 2002-11-19 Spraylat Corporation Conforming shielded form for electronic component assemblies
US6365960B1 (en) 2000-06-19 2002-04-02 Intel Corporation Integrated circuit package with EMI shield
US6653691B2 (en) 2000-11-16 2003-11-25 Silicon Semiconductor Corporation Radio frequency (RF) power devices having faraday shield layers therein
TW486798B (en) 2001-03-13 2002-05-11 Advanced Semiconductor Eng Method for laser removal of black oxide and via filling
DE10119625B4 (de) 2001-04-20 2004-04-08 Wobben, Aloys, Dipl.-Ing. Verfahren zur Steuerung einer Windenergieanlage
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6847115B2 (en) 2001-09-06 2005-01-25 Silicon Bandwidth Inc. Packaged semiconductor device for radio frequency shielding
US20030062610A1 (en) 2001-09-28 2003-04-03 Kovacs Alan L. Multilayer thin film hydrogen getter
US6563181B1 (en) 2001-11-02 2003-05-13 Motorola, Inc. High frequency signal isolation in a semiconductor device
TW517368B (en) 2002-01-22 2003-01-11 Via Tech Inc Manufacturing method of the passivation metal on the surface of integrated circuit
US7052939B2 (en) 2002-11-26 2006-05-30 Freescale Semiconductor, Inc. Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications
TWI235469B (en) 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
EP1487019A1 (en) 2003-06-12 2004-12-15 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing thereof
US7088009B2 (en) 2003-08-20 2006-08-08 Freescale Semiconductor, Inc. Wirebonded assemblage method and apparatus
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US6933599B2 (en) 2003-10-27 2005-08-23 Freescale Semiconductor, Inc. Electromagnetic noise shielding in semiconductor packages using caged interconnect structures
CN1849052A (zh) 2005-04-05 2006-10-18 鸿富锦精密工业（深圳）有限公司 电磁干扰屏蔽封装体及其制程
US20060286706A1 (en) 2005-06-21 2006-12-21 Salian Arvind S Method of making a substrate contact for a capped MEMS at the package level
US7316965B2 (en) 2005-06-21 2008-01-08 Freescale Semiconductor, Inc. Substrate contact for a capped MEMS and method of making the substrate contact at the wafer level
US7202552B2 (en) 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
US7145084B1 (en) 2005-08-30 2006-12-05 Freescale Semiconductor, Inc. Radiation shielded module and method of shielding microelectronic device
US7592672B2 (en) * 2006-03-30 2009-09-22 Casio Computer Co., Ltd. Grounding structure of semiconductor device including a conductive paste
US20080315376A1 (en) * 2007-06-19 2008-12-25 Jinbang Tang Conformal EMI shielding with enhanced reliability
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683298A (zh) * 2011-03-10 2012-09-19 矽品精密工业股份有限公司 无承载板的封装件及其制法
CN102683298B (zh) * 2011-03-10 2015-05-06 矽品精密工业股份有限公司 无承载板的封装件及其制法
CN104137245B (zh) * 2012-02-23 2017-12-12 苹果公司 薄型、空间高效的电路屏蔽
CN104137245A (zh) * 2012-02-23 2014-11-05 苹果公司 薄型、空间高效的电路屏蔽
CN103928443A (zh) * 2013-01-11 2014-07-16 日月光半导体制造股份有限公司 堆叠式封装模块与其制造方法、电子装置
CN104103630B (zh) * 2013-04-02 2016-12-28 中芯国际集成电路制造(上海)有限公司 半导体器件
CN104103630A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件
CN105702663A (zh) * 2014-11-28 2016-06-22 北京大学 一种基于石墨烯的集成电路中的屏蔽层结构
US10217724B2 (en) 2015-03-30 2019-02-26 Mediatek Inc. Semiconductor package assembly with embedded IPD
CN106129020A (zh) * 2015-05-05 2016-11-16 联发科技股份有限公司 半导体封装结构
CN106129020B (zh) * 2015-05-05 2019-04-05 联发科技股份有限公司 半导体封装结构
US11728292B2 (en) 2015-05-05 2023-08-15 Mediatek Inc. Semiconductor package assembly having a conductive electromagnetic shield layer
CN106898599A (zh) * 2015-12-18 2017-06-27 矽品精密工业股份有限公司 电子封装件及其制法
CN105810647A (zh) * 2016-04-22 2016-07-27 宜确半导体（苏州）有限公司 射频开关集成模块及其集成方法、射频前端集成电路
CN105810647B (zh) * 2016-04-22 2018-11-06 宜确半导体（苏州）有限公司 射频开关集成模块及其集成方法、射频前端集成电路
CN117238896A (zh) * 2023-11-14 2023-12-15 中国科学院半导体研究所 芯片电磁屏蔽结构及其制作方法
CN117238896B (zh) * 2023-11-14 2024-02-27 中国科学院半导体研究所 芯片电磁屏蔽结构及其制作方法

Also Published As

Publication number Publication date
WO2009035962A2 (en) 2009-03-19
US20090075428A1 (en) 2009-03-19
US7651889B2 (en) 2010-01-26
WO2009035962A3 (en) 2010-07-22
US8097494B2 (en) 2012-01-17
KR20100057686A (ko) 2010-05-31
CN101971326B (zh) 2013-03-13
US20110003435A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
CN101971326B (zh) 集成电路管芯封装的电磁屏蔽形成
US10074614B2 (en) EMI/RFI shielding for semiconductor device packages
US9826630B2 (en) Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
US7880193B2 (en) Method for forming an integral electromagnetic radiation shield in an electronic package
US7342303B1 (en) Semiconductor device having RF shielding and method therefor
CN102157476B (zh) 具有单侧基板设计的半导体封装及其制造方法
US20090072357A1 (en) Integrated shielding process for precision high density module packaging
US20100006988A1 (en) Integrated Conformal Shielding Method and Process Using Redistributed Chip Packaging
CN108305868A (zh) 具有电磁干扰屏蔽的半导体封装及其制造方法
CN107230666A (zh) 扇出型半导体封装件
JP2008515189A (ja) 半導体パッケージを形成する方法、及びパッケージ構造
KR20040014432A (ko) 일체식 열 싱크 및 복합 층을 구비한 초소형 전자 패키지
CN107527884A (zh) 扇出型半导体封装件
KR20170055937A (ko) 반도체 패키지 및 그 제조 방법
CN106653735A (zh) 半导体器件及其制造方法
KR20210028103A (ko) 반도체 디바이스 및 반도체 디바이스의 제조 방법
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
TWI473240B (zh) 積體電路晶粒封裝之電磁遮蔽形成
CN106653734B (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法
KR20190058411A (ko) 인쇄회로기판을 이용한 반도체 패키지
US20240055367A1 (en) Method for forming a partial shielding for an electronic assembly
CN109378296B (zh) 电子零件与基板互连方法
CN220382083U (zh) 基板组件、基板及芯片
TWI394237B (zh) 形成半導體封裝之方法及其結構
JP2023550701A (ja) マイクロ電子デバイスのパッケージ内の領域遮蔽

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130313

Termination date: 20170909