CN105810647B - 射频开关集成模块及其集成方法、射频前端集成电路 - Google Patents

射频开关集成模块及其集成方法、射频前端集成电路 Download PDF

Info

Publication number
CN105810647B
CN105810647B CN201610256711.4A CN201610256711A CN105810647B CN 105810647 B CN105810647 B CN 105810647B CN 201610256711 A CN201610256711 A CN 201610256711A CN 105810647 B CN105810647 B CN 105810647B
Authority
CN
China
Prior art keywords
tube core
switch
integration module
integrated
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610256711.4A
Other languages
English (en)
Other versions
CN105810647A (zh
Inventor
陈高鹏
路宁
赵冬末
刘海玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Semiconductor (suzhou) Co Ltd
Original Assignee
Ideal Semiconductor (suzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Semiconductor (suzhou) Co Ltd filed Critical Ideal Semiconductor (suzhou) Co Ltd
Priority to CN201610256711.4A priority Critical patent/CN105810647B/zh
Publication of CN105810647A publication Critical patent/CN105810647A/zh
Application granted granted Critical
Publication of CN105810647B publication Critical patent/CN105810647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种射频开关集成模块及其集成方法、射频前端集成电路，所述射频开关集成模块包括：扇出型封装模塑料；至少一个制作有射频开关电路的第一管芯，所述第一管芯为GaAs pHEMT管芯；至少一个制作有接口电路、控制电路的第二管芯；采用扇出型封装模式，将GaAs pHEMT管芯与集成有接口电路和控制电路的第二管芯异质集成在同一个集成模块中，解决了GaAs pHEMT工艺无法集成接口电路和控制电路功能的管芯的问题，采用集成有射频开关功能的GaAs pHEMT管芯和集成有接口电路和控制电路的第二管芯的异质集成模块，代替现有技术中采用SOI工艺制造并集成了接口电路和控制电路的射频开关芯片，进而提高了射频开关芯片的性能。

Description

射频开关集成模块及其集成方法、射频前端集成电路
技术领域
本发明涉及半导体制作领域，特别涉及射频开关集成模块及其集成方法、射频前端集成电路。
背景技术
随着无线移动通信系统所支持的模式及频段的不断增加，当前无线通信移动终端的射频前端架构也变得越来越复杂。如图1所示为一个支持2G、3G、4G多模式以及各个模式中多个频段的无线通信移动终端的射频前端架构。108是移动终端的射频收发信机芯片，负责将基带芯片产生的射频信号发送到对应的功率放大器芯片以及对接收到的射频信号进行处理。107、105、106分别是2G功率放大器芯片、3G/4G单频功率放大器芯片、3G/4G多模多频功率放大器芯片，这些芯片都对从射频收发信机108所发送来的射频信号进行功率放大。104为一系列双工器芯片，每一个FDD模式的频段都需要一个对应的双工器芯片来进行发射和接收信号的分离。
103是一个集成了低通滤波器的单刀多掷射频天线开关芯片，用于将多个射频功率放大器的输出信号以及多路从天线接收到的射频信号进行分路分离，以使得多个射频发射通路及多个射频接收通路可以共享同一个主天线101；单刀多掷射频天线开关芯片103中通常都集成两个低通滤波器，分别用于滤除2G高频段(1710-1910MHz)射频功率放大器的谐波及2G低频段(820-920MHz)射频功率放大器的谐波。102是一个连接在主天线101与多模多频射频天线开关芯片103之间的天线匹配调谐芯片，用于对天线阻抗匹配进行实时调节以保证良好的天线阻抗匹配。111是一个分集射频天线开关芯片，用于对从分集天线112上接收到的射频信号进行分路分离。110是一系列滤波器芯片，用于对分集射频天线开关芯片111输出的各路射频信号进行滤波；其输出信号又通过接收通路开关芯片109发送到射频收发信机芯片108的相应接收端口。
单刀多掷射频天线开关芯片是无线通信移动终端射频前端中非常重要且不可缺少的重要部件，根据移动终端所支持的模式及频段的多寡，通常采用SP8T到SP16T射频天线开关芯片。如图2所示为一个用于多模多频(MMMB)移动通信终端的SP16T射频天线开关芯片，其单刀连接到天线ANT管脚，16路射频端口分别连接到16个不同管脚TXHB、TXLB及TRX1～TRX14；其中TXHB为2G高频段发射射频端口，TXLB为2G低频段发射射频端口，TRX1～TRX14为14个可用于3G/4G各频段的发射/接收通用射频端口。所述SP16T射频天线开关芯片支持MIPI接口标准，其信号管脚分别为VDD、VIO、SDATA、SCLK，这些信号连接到芯片内部的控制器(Controller)，所述控制器是一个数字模拟混合电路，经过对MIPI信号进行解码和处理从而生成对SP16T开关16个支路分别进行控制的控制信号。
当前无线通信移动终端中射频开关芯片主要采用SOI工艺或GaAs pHEMT工艺制造，尤其SOI工艺由于其与CMOS工艺的良好兼容性、可集成MIPI接口电路和控制器电路、成本低廉的优势，已经成为射频开关芯片的主流半导体工艺。但随着射频开关芯片所需的支路的增加，采用SOI工艺制造的射频开关芯片的面积越来越大，其SOI工艺制造的射频开关芯片的优势不再明显，且寄生效应的增加，使得SOI工艺制造的射频开关芯片的性能大大降低。
发明内容
有鉴于此，本发明提供一种射频开关集成模块及其集成方法、射频前端集成电路，采用集成了制造有射频开关功能的GaAs pHEMT管芯与集成有接口电路和控制电路的管芯的射频开关芯片，代替现有技术中采用SOI工艺制造并集成了接口电路和控制电路的射频开关芯片，从而提高射频开关芯片的性能。
为实现上述目的，本发明提供如下技术方案：
一种射频开关集成模块，应用于射频前端集成电路，包括：
设置有至少一个第一槽和至少一个第二槽的扇出型封装模塑料；
至少一个制作有射频开关电路且顶面设置有多个第一焊盘的第一管芯，所述第一管芯内嵌在所述扇出型封装模塑料的第一槽内；
至少一个制作有接口电路和控制电路且顶面设置有多个第二焊盘的第二管芯，所述第二管芯内嵌在所述扇出型封装模塑料的第二槽内；
至少一层RDL金属层，所述第一焊盘和与所述第一焊盘相对应的所述第二焊盘通过所述至少一层RDL金属层电气互连；
与所述多个第一焊盘通过所述至少一层RDL金属层电气互连的第一外接电气管脚；
与所述多个第二焊盘通过所述至少一层RDL金属层电气互连的第二外接电气管脚；
其中，所述第一管芯为采用GaAs pHEMT工艺制作而成的具有射频开关功能的GaAspHEMT管芯。
优选地，所述第二管芯为采用CMOS工艺制作而成的包含有MIPI接口电路和控制电路的CMOS管芯。
优选地，所述第二管芯为采用SOI工艺制作而成的包含有MIPI接口电路和控制电路的SOI管芯。
优选地，所述第一外接电气管脚和所述第二外接电气管脚均为铜凸柱或锡球。
优选地，所述射频开关集成模块还包括至少一个滤波器。
优选地，所述滤波器的电感由所述至少一层RDL金属层上的金属走线组成。
优选地，所述滤波器的电容制造在所述GaAs pHEMT管芯上或所述第二管芯上。
本发明还提供一种射频前端集成电路，包括：多个功率放大器芯片、射频开关集成模块，所述多个功率放大器芯片与所述射频开关集成模块电气互连，其中，所述射频开关集成模块为上面任意一项所述的射频开关集成模块。
另外，本发明还提供一种射频开关集成模块的集成方法，包括以下步骤：
提供第一管芯、第二管芯和扇出型封装模塑料，所述扇出型封装模塑料包括至少一个第一槽和至少一个第二槽，所述第一管芯为采用GaAs pHEMT工艺制作而成的具有射频开关功能的GaAs pHEMT管芯，第二管芯上制作有接口电路、控制电路；
将所述第一管芯贴装到所述第一槽内，且所述第一管芯的顶面与所述第一槽的槽顶面齐平，且设置有多个第一焊盘；
将所述第二管芯贴装到所述第二槽内，且所述第二管芯的顶面与所述第二槽的槽顶面齐平，且设置有个第二焊盘；
在所述第一管芯的表面和所述第二管芯的表面制作第一钝化层，并在所述第一钝化层上制作过孔；
在所述第一钝化层表面制作至少一层RDL金属层，所述至少一层RDL金属层通过过孔将所述第一焊盘与所述第二焊盘对应电气互连；
在所述至少一层RDL金属层上制作第二钝化层，并在所述第二钝化层上制作过孔；
在所述第二钝化层上制作与所述第一焊盘电气互连的第一外接电气管脚和与所述第二焊盘电气互连的第二外接电气管脚。
优选地，所述第二管芯采用CMOS工艺制作而成或采用SOI工艺制作而成。
优选地，所述第一外接电气管脚与所述第二外接电气管脚采用铜凸柱或锡球方式制作形成。
经由上述的技术方案可知，本发明提供的射频开关集成模块，采用扇出型封装模式，将GaAs pHEMT管芯与集成有接口电路和控制电路的第二管芯异质集成在同一个集成模块中，解决了GaAs pHEMT工艺无法集成接口电路和控制电路功能的管芯的问题，采用集成有射频开关功能的GaAs pHEMT管芯和集成有接口电路和控制电路的第二管芯的异质集成模块，代替现有技术中采用SOI工艺制造并集成了接口电路和控制电路的射频开关芯片，进而提高了射频开关芯片的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为无线通信移动终端的射频前端架构；
图2为用于MMMB的SP16T射频天线开关；
图3a为一种用于射频开关的晶体管叠层结构；
图3b为一种射频开关支路的电路原理图；
图4a为本发明实施例提供的一种射频开关集成模块剖视图；
图4b为本发明实施例提供的一种射频开关集成模块俯视图；
图4c为本发明实施例提供的一种射频开关集成模块中两管芯互连示意图；
图4d为本发明实施例提供的另一种射频开关集成模块中两管芯互连示意图；
图5为本发明实施例提供的一种射频开关集成模块的集成方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
发明人在实践过程中发现，无论是采用SOI工艺还是GaAs pHEMT工艺，射频开关电路都是基于叠层晶体管结构(Stack Structure)来保障射频开关可安全工作于高达36dBm的射频功率之下。
如图3a所示为一个典型的用于射频开关的晶体管叠层结构，晶体管Q1、Q2、Q3的栅极分别通过电阻R1、R3、R5连接到控制电压端VCT，晶体管Q1、Q2、Q3的源级与漏极之间分别并联电阻R2、R4、R6，晶体管Q1的源级连接到第一射频端口RF1；晶体管Q1的漏极连接到晶体管Q2的源级，晶体管Q2的漏极连接到到晶体管Q3的源级，晶体管Q3的漏极连接到第二射频端口RF2，从而晶体管Q1、Q2、Q3组成了叠成晶体管结构。
如图3b所示为一个典型的射频开关支路的电路原理图，包括两个叠层晶体管结构，分别构成射频开关支路的导通路径和隔离路径。由晶体管Q1、Q2、Q3及电阻R1、R2、R3、R4、R5、R6组成的导通路径叠层晶体管连接在第一射频端口RF1及第二射频端口RF2之间，控制电压端口为VCT；由晶体管Q4、Q5、Q6及电阻R7、R8、R9、R10、R11、R12组成的隔离路径叠层晶体管连接在第一射频端口RF1及地之间，控制电压端口为NVCT；VCT与NVCT在逻辑电平上是相反的，当VCT为高电平同时NVCT为低电平时，导通路径叠成晶体管处于导通状态，隔离路径叠层晶体管处于截止状态；当VCT为低电平同时NVCT为高电平时，导通路径叠成晶体管处于截止状态，隔离路径叠层晶体管处于导通状态；通常第二射频端口RF2(即未连接隔离路径叠层晶体管的一端)为射频开关芯片的天线端口。导通支路与隔离支路的配合工作，保证了射频开关芯片具有良好的插入损耗和隔离度性能。
晶体管可以采用SOI工艺或者GaAs pHEMT工艺制造，由于SOI晶体管及GaAs pHEMT晶体管的堆成结构，叠层晶体管结构中晶体管的源级和漏极可以互换使用。同时，叠层晶体管结构中晶体管的数目，可以根据实际应用中射频端口通过的功率要求来决定；譬如支持35dBm功率的射频开关中，如果采用SOI工艺通常需要12个SOI晶体管组成叠层晶体管结构，如果采用GaAs pHEMT工艺通常需要6个GaAs pHEMT晶体管组成叠成晶体管结构；这是由于GaAs pHEMT晶体管具有更高的击穿电压及更低的导通电阻的特性决定的，对于本领域技术人员来说这是易于理解的。
随着射频开关芯片所需的支路(即其掷数)增加，由于每个支路都需要导通路径叠层晶体管结构以及隔离路径叠层晶体管结构，射频开关芯片的面积也会急剧上升。尤其对于SOI晶体管来说，其叠层晶体管结构所需的晶体管层数远高于GaAs pHEMT晶体管；所以存在一个界限，当射频开关的支路数目增加到一定程度时，SOI工艺所带来的成本优势将被过于庞大的芯片面积所抵消，同时由于寄生效应的增加也使得其性能遭到明显恶化，相对于GaAs pHEMT工艺来说其成本和性能皆处于劣势；这对于本领域专业人员来说是显而易见的。
然而，由于SOI工艺能够与CMOS工艺的良好兼容性、可集成MIPI接口电路和控制器电路、成本低廉的优势，目前SOI工艺仍然比GaAs pHEMT工艺的应用更为广泛，而由于GaAspHEMT工艺无法集成射频开关芯片必须的MIPI接口及控制器功能，因此，应用受限较大。
发明人尝试采用系统级封装(SIP，System-in-Package)的方式在一颗芯片中集成一颗实现射频开关功能的GaAs pHEMT管芯与一颗实现MIPI接口及控制器功能的CMOS管芯，由于需要同时在GaAs pHEMT管芯和CMOS管芯上制造相当多数目的焊盘(pad)，并通过键合引线的方式进行连接，这使得两颗管芯的面积都显著增大，也使得封装成本急剧上升，因此，GaAs pHEMT工艺制造的射频开关管芯的优势丧失殆尽。
譬如，如果用GaAs pHEMT工艺实现一个SP16T射频开关管芯，管芯上每一个开关支路都至少需要1个射频输入端口、2个控制端口，以及管芯上的射频输出端口和接地端口，使得其管芯上需要制造至少50个焊盘；其中32个控制端口焊盘需要通过键合引线的方式连接到CMOS管芯的相应焊盘之上。通常，为了封装过程中键合引线工艺方便，管芯上焊盘的尺寸至少需要80um*80um以上，并且考虑到键合引线工艺对于焊盘间距的要求，GaAs pHEMT管芯的面积将变得不可接受，其中射频开关支路部分的面积甚至小于所有焊盘的总面积；CMOS管芯上相应的焊盘也将占据大量的管芯面积，同时数目众多的键合引线也使得封装成本过于高昂。
实施例一
基于上述发明人的发明过程，本实施例提供一种射频开关集成模块，应用于射频前端集成电路，如图4a所示，射频开关集成模块401包括：设置有至少一个第一槽和至少一个第二槽的扇出型封装模塑料402；至少一个制作有射频开关电路且顶面设置有多个第一焊盘406的第一管芯404，第一管芯404内嵌在扇出型封装模塑料402的第一槽内；至少一个制作有接口电路、控制电路且顶面设置有多个第二焊盘405的第二管芯403，第二管芯403内嵌在扇出型封装模塑料402的第二槽内；至少一层RDL(Re-Distribute Layer,再布线层)金属层，第一焊盘406和与第一焊盘406相对应的第二焊盘405通过至少一层RDL金属层电气互连；与多个第一焊盘406通过至少一层RDL金属层电气互连的第一外接电气管脚409a；与多个第二焊盘405通过至少一层RDL金属层电气互连的第二外接电气管脚409b；其中，第一管芯404为采用GaAs pHEMT工艺制作而成的具有射频开关功能的GaAs pHEMT管芯。
需要说明的是，本实施例中至少一层RDL金属层是指图4a中所示的RDL金属层407和RDL金属层408，本实施例中对所述RDL金属层的层数不做限定，只要能够实现将第一管芯404上第一焊盘406与第二管芯403上的第二焊盘405对应电气互连即可。另外，需要说明的是，为保护第一管芯404和第二管芯403以及将两层或者两层以上的RDL金属层相互隔离开，本实施例中还包括钝化层，所述钝化层位于不同的RDL金属层之间，用于隔离不同的RDL金属层；钝化层位于第一管芯404和第二管芯403的表面，用于保护第一管芯404和第二管芯403。本实施例中优选的GaAs pHEMT管芯的顶面与第一槽的槽顶面齐平，第二管芯的顶面与第二槽的槽顶面齐平，且第一槽的槽顶面与第二槽的槽顶面齐平，即GaAs pHEMT管芯的顶面与第二管芯的顶面齐平，从而方便RDL金属层的布置。
本实施例中第一外接电气管脚409a和第二外接电气管脚409b可以为设置在射频开关集成模块表面的焊盘或凸点，只要能与外界实现电气连接的管脚即可，本实施例中对此不做限定，优选的，第一外接电气管脚409a和第二外接电气管脚409b为凸点，更为优选的，第一外接电气管脚409a和第二外接电气管脚409b为铜凸柱或锡球。
另外，本实施例中的射频开关集成模块还可以集成至少一个滤波器，所述滤波器的电感优选采用至少一层RDL金属层上的金属走线组成，所述滤波器的电容优选制作在GaAs pHEMT管芯或者第二管芯上，本实施例对此不做限定。所述滤波器用于滤除2G高频段(1710-1910MHz)射频功率放大器的谐波和/或2G低频段(820-920MHz)射频功率放大器的谐波。
本实施例中第一管芯为采用GaAs pHEMT工艺制作而成的具有射频开关功能的GaAs pHEMT管芯，第二管芯可以为采用SOI工艺制作而成的包含有MIPI接口电路和控制电路的SOI管芯，也可以为采用CMOS工艺制作而成的包含有MIPI接口电路和控制电路的CMOS管芯，本实施例中对此不做限定。
本实施例中提供一种射频开关集成模块，采用扇出型封装模式，将GaAs pHEMT管芯与集成有接口电路和控制电路的第二管芯异质集成在同一个集成模块中，代替现有技术中采用SOI工艺制造并集成了接口电路和控制电路的射频开关芯片，从而提高射频开关芯片的性能。
另外，本实施例中提供的射频开关集成模块，相对于采用系统级封装方式，采用RDL金属层代替了键合引线的使用，从而减小了封装后的芯片的面积，提高了管芯的集成度。同时由于管芯上焊盘面积也能够相应减小，从而减小管芯的面积，进一步提高了芯片集成度，并降低了管芯的成本。
实施例二
本实施例以第二管芯为采用CMOS工艺制作而成的包含有MIPI接口电路和控制电路的CMOS管芯为例，详细说明本发明的发明构思。
如图4a所示为本实施例所提出的射频开关集成模块401的侧视剖面图。在射频开关集成模块401中，GaAs pHEMT射频开关管芯404及CMOS管芯403被包裹于模塑料(MoldingCompound)402当中；GaAs pHEMT管芯404的顶层制造射频开关电路以及管芯的多个焊盘406，CMOS管芯403的顶层制造控制器电路以及管芯的多个焊盘405；GaAs pHEMT管芯404的顶层及CMOS管芯403的顶层在同一水平面，且该平面与模塑料402的下表面平齐；在模塑料402的下表面上，通过RDL工艺布置了两层互联RDL金属层407、408，以及与RDL金属层407、408配合应用的钝化材料层；通过配套的钝化材料层上的过孔以及RDL金属层407、408，可以将CMOS管芯403上产生的一系列开关控制信号对应的多个焊盘405连接到GaAs pHEMT管芯404上相应的多个焊盘406，从而实现了CMOS管芯403与GaAs pHEMT管芯404的电气互联。
如图4a所示为射频开关集成模块401的侧视剖面图，图4b所示为射频开关集成模块401的俯视示意图。如图4c与图4d所示为GaAs pHEMT管芯404与CMOS管芯403实现互联的示意图，CMOS管芯403上产生的一系列开关控制信号(CT1、NCT1、CT2、NCT2等)连接到多个焊盘405，制造于RDL金属层407、408上的系列金属连接线410将多个焊盘405与GaAs pHEMT管芯404上相应的多个焊盘406连接在一起。
整个射频开关芯片401的外接电气管脚，由制造于开关芯片401表面且通过RDL金属层407、408与GaAs pHEMT管芯404、CMOS管芯403上相应焊盘连接的凸点409(包括第一外接电气管脚409a和第二外接电气管脚409b)实现；凸点409可以采用铜凸柱(Cu-Pillar)或锡球(Solder Ball)制造。
由于所述扇出型芯片规模封装要求的管芯焊盘尺寸(通常小于40um*40um)远小于键合引线封装要求的管芯焊盘尺寸，并且扇出型芯片规模封装中RDL金属层407、408上的金属连接线的线宽线距(通常小于15um/15um)也远小于键合引线要求的引线间距，所以，一方面GaAs pHEMT管芯404与CMOS管芯403上焊盘尺寸所占用的管芯面积较小，另外一方面两者互联所占用的面积极小，从而使得GaAs pHEMT管芯404、CMOS管芯403以及射频开关模块401面积都远小于采用键合引线封装模式下的面积，具有良好的成本控制效应。
如上所述，通过本发明所提出的技术方案，将集成了射频开关功能的GaAs pHEMT管芯与集成了MIPI接口及控制器功能的CMOS管芯异质集成于同一个封装当中；充分利用了GaAs pHEMT射频开关的低成本、高性能特性及CMOS控制器的低成本、高集成度特性，以及扇出型芯片规模封装的高密度再布线层(RDL，Re-Distribute Layer)特性，实现低成本、高性能的射频开关芯片。
另外，需要说明的是，根据本发明所提出的技术方案之精神，还可以在所述基于扇出型芯片规模封装、GaAs pHEMT射频开关管芯、CMOS控制器管芯的射频开关芯片中集成至少一个滤波器。所述集成滤波器中的电感由RDL金属层实现，所述集成滤波器中的电容制造于所述GaAs pHEMT射频开关管芯或CMOS控制器管芯之上。
实施例三
本实施例提供一种射频前端集成电路，包括：多个功率放大器芯片、射频开关集成模块，所述多个功率放大器芯片与所述射频开关集成模块电气互连，其中，所述射频开关集成模块为实施例一中提到的射频开关集成模块。
需要说明的是，本实施例中功率放大器芯片与射频开关集成模块之间可以采用键合引线的方式实现电气互连，也可以采用其他方式实现电气互连，例如凸点与焊盘直接倒扣连接方式等，本实施例中对此不做限定。
本实施例提供的射频前端集成电路中，由于采用扇出型封装模式，异质集成了GaAs pHEMT管芯与集成有接口电路和控制电路的第二管芯，充分利用了GaAs pHEMT管芯的优势，降低了集成成本，提高了射频开关集成模块的性能，同时提高了射频开关集成模块的集成度，在一定程度上能够减小射频前端集成电路的面积，提高射频前端集成电路的集成度。
实施例四
本实施例提供一种射频开关集成模块的集成方法，如图5所示，包括以下步骤：
步骤S101：提供第一管芯、第二管芯和扇出型封装模塑料，所述扇出型封装模塑料包括至少一个第一槽和至少一个第二槽，所述第一管芯为采用GaAs pHEMT工艺制作而成的具有射频开关功能的GaAs pHEMT管芯，第二管芯上制作有接口电路、控制电路。
本实施例中所述第二管芯上制作有接口电路和控制电路，所述接口电路优选为MIPI接口电路，所述第二管芯可以采用CMOS工艺制作而成，即所述第二管芯为CMOS管芯，所述第二管芯还可以采用SOI工艺制作而成，即所述第二管芯为SOI管芯，本实施例中对所述第二管芯不做限定。
步骤S102：将所述第一管芯贴装到所述第一槽内，且所述第一管芯的顶面与所述第一槽的槽顶面齐平，且设置有多个第一焊盘。
所述第一管芯的顶面设置有多个第一焊盘，所述第一焊盘用于与第二管芯上的接口和控制器端口进行电气连接，从而实现射频开关电路和控制器的连接。需要说明的是，本实施例中所述第一管芯的顶面与所述扇出型封装模塑料的第一槽的开口面(即槽顶面)齐平，从而方便后续制作RDL金属层。
步骤S103：将所述第二管芯贴装到所述第二槽内，且所述第二管芯的顶面与所述第二槽的槽顶面齐平，且设置有个第二焊盘。
所述第二管芯的顶面设置有多个第二焊盘，所述第二焊盘用于与第一管芯上的相应的第一焊盘电气连接，从而实现射频开关电路和控制器的连接。需要说明的是，本实施例中所述第二管芯的顶面与所述扇出型封装模塑料的第二槽的开口面(即槽顶面)齐平，从而方便后续制作RDL金属层。为形成所述RDL金属层，优选地，所述第一槽的槽顶面与所述第二槽的槽顶面位于同一平面内，即所述第一管芯的顶面与所述第二管芯的顶面齐平。
需要说明的是，步骤S102和步骤S103可以进行互换，本实施例中对此第一管芯和第二管芯的贴装顺序不做限定，可以一个管芯一个管芯的贴装，也可以两个管芯同时贴装。
步骤S104：在所述第一管芯的表面和所述第二管芯的表面制作第一钝化层，并在所述第一钝化层上制作过孔。
所述第一钝化层用于保护第一管芯和第二管芯。本实施例中对所述钝化层的材质不进行限定。
步骤S105：在所述第一钝化层表面制作至少一层RDL金属层，所述至少一层RDL金属层通过过孔将所述第一焊盘与所述第二焊盘对应电气互连。
本实施例中所述至少一层RDL金属层可以为一层，也可以为多层，本实施例中对此不做限定。当RDL金属层为多层时，相邻的两层RDL金属层之间还需要制作钝化层，用于分离两层RDL金属层，以避免出现管芯焊盘之间的短路情况。
步骤S106：在所述至少一层RDL金属层上制作第二钝化层，并在所述第二钝化层上制作过孔。
所述第二钝化层同样用于保护所述第一管芯和所述第二管芯，并且用于分离RDL金属层以便于后续制作外接电气管脚。
步骤S107：在所述第二钝化层上制作与所述第一焊盘电气互连的第一外接电气管脚和与所述第二焊盘电气互连的第二外接电气管脚。
所述第一外接电气管脚通过第二钝化层上的过孔相应的RDL金属层相连，进而与所述第一焊盘电气互连；同样的，所述第二外接电气管脚通过第二钝化层上的过孔相应的RDL金属层相连，进而与所述第二焊盘电气互连。
本实施例中优选的，所述第二管芯采用CMOS工艺制作而成或采用SOI工艺制作而成。所述第一外接电气管脚与所述第二外接电气管脚采用铜凸柱或锡球方式制作而成。
本实施例提供的一种射频开关集成模块的集成方法，将两个异质管芯，即具有射频开关功能的GaAs pHEMT管芯和制作有接口电路和控制电路的第二管芯采用扇出型芯片集成方式集成在同一个集成模块中，减小了GaAs pHEMT管芯与制作有接口电路和控制电路的第二管芯的集成面积，从而降低了制作成本，提高了射频开关集成模块的集成度。相对于采用SOI工艺制作而成的射频开关集成模块，本实施例提供的方法制作而成的射频开关模块还具有性能高的特性。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种射频开关集成模块，应用于射频前端集成电路，其特征在于，包括：
设置有至少一个第一槽和至少一个第二槽的扇出型封装模塑料；
至少一个制作有射频开关电路且顶面设置有多个第一焊盘的第一管芯，所述第一管芯内嵌在所述扇出型封装模塑料的第一槽内；
至少一个制作有接口电路和控制电路且顶面设置有多个第二焊盘的第二管芯，所述第二管芯内嵌在所述扇出型封装模塑料的第二槽内；
至少一层RDL金属层，所述第一焊盘和与所述第一焊盘相对应的所述第二焊盘通过所述至少一层RDL金属层电气互连；
与所述多个第一焊盘通过所述至少一层RDL金属层电气互连的第一外接电气管脚；
与所述多个第二焊盘通过所述至少一层RDL金属层电气互连的第二外接电气管脚；
其中，所述第一管芯为采用GaAs pHEMT工艺制作而成的具有射频开关功能的GaAspHEMT管芯；
以及至少一个滤波器，所述滤波器的电感由所述至少一层RDL金属层上的金属走线组成。
2.根据权利要求1所述的射频开关集成模块，其特征在于，所述第二管芯为采用CMOS工艺制作而成的包含有MIPI接口电路和控制电路的CMOS管芯。
3.根据权利要求1所述的射频开关集成模块，其特征在于，所述第二管芯为采用SOI工艺制作而成的包含有MIPI接口电路和控制电路的SOI管芯。
4.根据权利要求1所述的射频开关集成模块，其特征在于，所述第一外接电气管脚和所述第二外接电气管脚均为铜凸柱或锡球。
5.根据权利要求1所述的射频开关集成模块，其特征在于，所述滤波器的电容制造在所述GaAs pHEMT管芯上或所述第二管芯上。
6.一种射频前端集成电路，其特征在于，包括：多个功率放大器芯片、射频开关集成模块，所述多个功率放大器芯片与所述射频开关集成模块电气互连，其中，所述射频开关集成模块为权利要求1-5任意一项所述的射频开关集成模块。
7.一种射频开关集成模块的集成方法，其特征在于，包括以下步骤：
提供第一管芯、第二管芯和扇出型封装模塑料，所述扇出型封装模塑料包括至少一个第一槽和至少一个第二槽，所述第一管芯为采用GaAs pHEMT工艺制作而成的具有射频开关功能的GaAs pHEMT管芯，第二管芯上制作有接口电路、控制电路；
将所述第一管芯贴装到所述第一槽内，且所述第一管芯的顶面与所述第一槽的槽顶面齐平，且设置有多个第一焊盘；
将所述第二管芯贴装到所述第二槽内，且所述第二管芯的顶面与所述第二槽的槽顶面齐平，且设置有个第二焊盘；
在所述第一管芯的表面和所述第二管芯的表面制作第一钝化层，并在所述第一钝化层上制作过孔；
在所述第一钝化层表面制作至少一层RDL金属层，所述至少一层RDL金属层通过过孔将所述第一焊盘与所述第二焊盘对应电气互连；
在所述至少一层RDL金属层上制作第二钝化层，并在所述第二钝化层上制作过孔；
在所述第二钝化层上制作与所述第一焊盘电气互连的第一外接电气管脚和与所述第二焊盘电气互连的第二外接电气管脚。
8.根据权利要求7所述的射频开关集成模块的集成方法，其特征在于，所述第二管芯采用CMOS工艺制作而成或采用SOI工艺制作而成。
9.根据权利要求7所述的射频开关集成模块的集成方法，其特征在于，所述第一外接电气管脚与所述第二外接电气管脚采用铜凸柱或锡球方式制作形成。
CN201610256711.4A 2016-04-22 2016-04-22 射频开关集成模块及其集成方法、射频前端集成电路 Active CN105810647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610256711.4A CN105810647B (zh) 2016-04-22 2016-04-22 射频开关集成模块及其集成方法、射频前端集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610256711.4A CN105810647B (zh) 2016-04-22 2016-04-22 射频开关集成模块及其集成方法、射频前端集成电路

Publications (2)

Publication Number Publication Date
CN105810647A CN105810647A (zh) 2016-07-27
CN105810647B true CN105810647B (zh) 2018-11-06

Family

ID=56458442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610256711.4A Active CN105810647B (zh) 2016-04-22 2016-04-22 射频开关集成模块及其集成方法、射频前端集成电路

Country Status (1)

Country Link
CN (1) CN105810647B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106208989B (zh) * 2016-07-05 2019-03-19 宜确半导体（苏州）有限公司 一种射频功率放大器版图及射频功率放大器
CN106374855B (zh) * 2016-08-26 2019-06-14 宜确半导体（苏州）有限公司 一种射频功率放大器模块及射频前端模块
CN108259058B (zh) * 2016-12-27 2020-10-30 珠海全志科技股份有限公司 一种射频前端电路
CN106601702A (zh) * 2017-01-23 2017-04-26 合肥雷诚微电子有限责任公司 无基板高散热性的多芯片线性功率放大器结构及其制作方法
CN107342265B (zh) * 2017-07-21 2019-08-30 华进半导体封装先导技术研发中心有限公司 扇出型封装结构及其制造方法
CN107275302B (zh) * 2017-07-21 2019-08-30 华进半导体封装先导技术研发中心有限公司 扇出型封装结构及其制造方法
CN107342264B (zh) * 2017-07-21 2019-09-17 华进半导体封装先导技术研发中心有限公司 扇出型封装结构及其制造方法
CN109729240B (zh) * 2017-10-27 2020-12-18 宁波舜宇光电信息有限公司 摄像模组及其扩展布线封装感光组件和电子设备
CN107993935A (zh) * 2017-12-07 2018-05-04 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法
CN109599389A (zh) * 2018-12-19 2019-04-09 成都瑞迪威科技有限公司 一种一体化集成电路封装结构
GB2610275A (en) * 2021-06-29 2023-03-01 Skyworks Solutions Inc Radio-frequency switch having redistribution layer inductance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901196A (zh) * 2005-07-20 2007-01-24 索尼株式会社 具有高频开关电路的高频装置
CN101118890A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 带有集成无源元件的硅基封装装置
CN101971326A (zh) * 2007-09-13 2011-02-09 飞思卡尔半导体公司 集成电路管芯封装的电磁屏蔽形成
CN105161468A (zh) * 2015-10-10 2015-12-16 中国电子科技集团公司第三十八研究所 一种射频芯片及其无源器件的封装结构和封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205986A1 (en) * 2004-03-18 2005-09-22 Ikuroh Ichitsubo Module with integrated active substrate and passive substrate
US8592966B2 (en) * 2007-06-22 2013-11-26 Cree, Inc. RF transistor packages with internal stability network including intra-capacitor resistors and methods of forming RF transistor packages with internal stability networks including intra-capacitor resistors
JP5237842B2 (ja) * 2009-01-29 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901196A (zh) * 2005-07-20 2007-01-24 索尼株式会社 具有高频开关电路的高频装置
CN101118890A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 带有集成无源元件的硅基封装装置
CN101971326A (zh) * 2007-09-13 2011-02-09 飞思卡尔半导体公司 集成电路管芯封装的电磁屏蔽形成
CN105161468A (zh) * 2015-10-10 2015-12-16 中国电子科技集团公司第三十八研究所 一种射频芯片及其无源器件的封装结构和封装方法

Also Published As

Publication number Publication date
CN105810647A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
CN105810647B (zh) 射频开关集成模块及其集成方法、射频前端集成电路
US20200251459A1 (en) High-frequency module and communication apparatus
US11476226B2 (en) Radio-frequency module and communication device
CN103813635B (zh) 高频电路模块
US7596357B2 (en) High-frequency switching circuit, high-frequency module, and wireless communications device
US7359677B2 (en) Device and methods for high isolation and interference suppression switch-filter
CN102184917B (zh) 采用四方扁平无引脚封装的gsm射频发射前端模块
CN1316673C (zh) 天线开关模块及其制造方法、一体化通信模块和通信装置
US8253483B2 (en) High-frequency switch module
CN102355223B (zh) 一种单芯片gsm射频天线开关模块及gsm射频前端
WO2020090557A1 (ja) 高周波モジュール、送信電力増幅器および通信装置
JP5136532B2 (ja) 高周波スイッチモジュール
CN106537790B (zh) 高频模块
JP2005318093A (ja) 高周波スイッチ回路
WO2017019676A1 (en) Integrated passive device on soi substrate
CN213213459U (zh) 高频模块和通信装置
CN103427140B (zh) 开关模块
WO2020179541A1 (ja) 高周波モジュールおよび通信装置
JP2021048566A (ja) 高周波モジュールおよび通信装置
US11323142B2 (en) Radio frequency module and communication device
CN108321123A (zh) 声学设备及其晶圆级封装方法
CN105230140A (zh) 多层布线基板
CN205789958U (zh) 一种射频天线开关芯片
US7250673B2 (en) Signal isolation in a package substrate
CN105514094A (zh) 一种射频天线开关芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant