CN205789958U - 一种射频天线开关芯片 - Google Patents

一种射频天线开关芯片 Download PDF

Info

Publication number
CN205789958U
CN205789958U CN201620093702.3U CN201620093702U CN205789958U CN 205789958 U CN205789958 U CN 205789958U CN 201620093702 U CN201620093702 U CN 201620093702U CN 205789958 U CN205789958 U CN 205789958U
Authority
CN
China
Prior art keywords
radio
tube core
inductance
frequency
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620093702.3U
Other languages
English (en)
Inventor
黄清华
路宁
刘海玲
陈高鹏
董怀朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Semiconductor (suzhou) Co Ltd
Original Assignee
Ideal Semiconductor (suzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Semiconductor (suzhou) Co Ltd filed Critical Ideal Semiconductor (suzhou) Co Ltd
Priority to CN201620093702.3U priority Critical patent/CN205789958U/zh
Application granted granted Critical
Publication of CN205789958U publication Critical patent/CN205789958U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Transceivers (AREA)

Abstract

本实用新型提供一种射频天线开关芯片，由基板、射频开关管芯及滤波器管芯组成；所述射频开关管芯倒扣贴装在所述基板上；所述滤波器管芯与所述基板相连，并与所述射频开关管芯通过堆叠粘贴相连，包括电感元件与电容元件，且采用IPD工艺制作而成，其晶圆衬底为高阻衬底，可以减少衬底的涡流损耗，并且所述滤波器管芯上用于布线的金属层为厚金属工艺，寄生电阻小，因此可以集成高Q值的电感和电容元件；无需分立表面贴装电感、电容元件，解决了现有技术中成本高及体积大的问题。

Description

一种射频天线开关芯片
技术领域
本实用新型涉及无线通信技术领域，特别涉及一种射频天线开关芯片。
背景技术
随着无线移动通信系统所支持的模式及频段的不断增加，当前无线通信移动终端的射频前端架构也变得越来越复杂，其中，单刀多掷的射频天线开关芯片更是多模多频射频前端中至关重要的一个组成部分。现有技术中的射频天线开关芯片通常都采用SOI工艺来实现，而其中用于滤除2G(第二代通信系统，比如全球移动通信系统GSM、通用分组无线服务技术GPRS及增强型数据速率GSM演进技术EDGE)高频段及低频段功率放大器所产生的谐波的低通滤波器，则一般是由电感和电容组成的LC滤波器，如图1所示为一个典型的低通滤波器的原理图。由图1可以看到，低通滤波器通常包含多个电感元件、多个电容元件、输入端口及输出端口。
由于高性能的低通滤波器要求极低的射频插入损耗，从而要求低通滤波器中的电感元件具有极高的品质因子(Q值)。而在普通硅衬底上制作的电感元件的Q值较低，SOI工艺上集成的电感元件又会占用太多的面积，其成本较高；因此，在现有技术中，高性能的射频天线开关芯片中的低通滤波器，其中的电感及电容通常需要采用高Q值的多个分立表面贴装元件实现。
然而，由多个分立表面贴装电感、电容元件构成的低通滤波器不仅成本昂贵，而且会占用很大的芯片封装内空间，造成芯片体积大的问题。
实用新型内容
本实用新型提供一种射频天线开关芯片，以解决现有技术中成本高及体积大的问题。
为实现所述目的，本申请提供的技术方案如下：
一种射频天线开关芯片，包括：基板、射频开关管芯及至少一个滤波器管芯；其中：
所述射频开关管芯倒扣贴装在所述基板上；
所述滤波器管芯采用集成无源器件IPD工艺制成，所述滤波器管芯包括电感元件与电容元件，并与所述基板相连；所述滤波器管芯与所述射频开关管芯通过堆叠粘贴相连。
优选的，所述射频开关管芯通过金属凸块倒扣贴装在所述基板上。
优选的，所述金属凸块为铜柱或者锡球。
优选的，所述滤波器管芯通过键合引线与所述基板相连。
优选的，所述键合引线为直径大于等于25um的铜线或者金线。
优选的，所述滤波器管芯包括：第一电感、第二电感、第三电感、第四电感、第五电感、第一电容、第二电容及第三电容；其中：
所述第一电感、所述第二电感及所述第三电感依次串联；
所述第一电容与所述第二电感并联；
所述第一电感和所述第二电感的连接点与所述第二电容的一端相连，所述第二电容的另一端与所述第四电感的一端相连；
所述第二电感和所述第三电感的连接点与所述第三电容的一端相连，所述第三电容的另一端与所述第五电感的一端相连。
优选的，所述基板包括：第一金属层、介质层、第二金属层及通孔；其中：
所述介质层设置于所述第一金属层与所述第二金属层之间；
所述第二金属层上设置有所述射频天线开关芯片的封装管脚；
所述通孔设置于所述介质层中；
所述通孔中和所述第一金属层上设置有连接所述射频开关管芯、所述滤波器管芯及所述封装管脚的金属走线。
优选的，所述射频天线开关芯片采用栅格阵列封装LGA技术封装。
优选的，所述滤波器管芯上设置电路的一面的平行面与所述射频开关管芯上设置电路的一面的平行面通过堆叠粘贴相连。
优选的，所述射频开关管芯采用CMOS工艺、SOI工艺或者GaAs工艺。
本实用新型提供的一种射频天线开关芯片，由基板、射频开关管芯及滤波器管芯组成；所述射频开关管芯倒扣贴装在所述基板上；所述滤波器管芯与所述基板相连，并与所述射频开关管芯通过堆叠粘贴相连，包括电感元件与电容元件，且采用IPD工艺制成，其晶圆衬底为高阻衬底，可以减少衬底的涡流损耗，并且所述滤波器管芯上用于布线的金属层为厚金属工艺，寄生电阻小，因此可以集成高Q值的电感和电容元件；无需分立表面贴装电感、电容元件，解决了现有技术中成本高及体积大的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的低通滤波器的结构示意图；
图2是本实用新型实施例提供的射频天线开关芯片的结构示意图；
图3是本实用新型另一实施例提供的滤波器管芯的结构示意图；
图4是本实用新型另一实施例提供的射频天线开关芯片的俯视图；
图5是本实用新型另一实施例提供的射频天线开关芯片的三维示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。
本实用新型提供一种射频天线开关芯片，以解决现有技术中成本高及体积大的问题。
具体的，所述射频天线开关芯片，如图2所示，包括：基板101、射频开关管芯102及至少一个滤波器管芯103；其中：
射频开关管芯102倒扣贴装在基板101上；
滤波器管芯103采用IPD工艺制成，包括电感元件与电容元件，并与基板101相连，且与射频开关管芯102通过堆叠粘贴相连。
在具体的实际应用中，滤波器管芯103可以为采用IPD(Integrated PassiveDevice，集成无源器件)工艺制成的LC滤波器，此处不做具体限定，均在本申请的保护范围内。
本实用新型提供的所述射频天线开关芯片，由基板101、射频开关管芯102及滤波器管芯103组成；射频开关管芯102倒扣贴装在基板101上；滤波器管芯103与基板101相连，并与射频开关管芯102通过堆叠粘贴相连，包括电感元件与电容元件，且采用IPD工艺制成，其晶圆衬底为高阻衬底(其阻抗一般高于1000ohm-cm)，可以减少衬底的涡流损耗，并且滤波器管芯103上用于布线的金属层为厚金属工艺(比如铜、铝或者金，并且其厚度一般大于2um)，寄生电阻小，因此可以集成高Q值的电感和电容元件；无需分立表面贴装电感、电容元件，解决了现有技术中成本高及体积大的问题。
本实用新型另一实施例还提供了另外一种射频天线开关芯片，如图2所示，包括：基板101、射频开关管芯102及至少一个滤波器管芯103；其中：
射频开关管芯102倒扣贴装在基板101上；
滤波器管芯103采用IPD工艺制成，包括电感元件与电容元件，并与基板101相连，且与射频开关管芯102通过堆叠粘贴相连。
具体的，射频开关管芯102通过金属凸块104倒扣贴装在基板101上。
可选的，金属凸块104为铜柱或者锡球。
可选的，射频开关管芯102采用CMOS工艺、SOI工艺或者GaAs工艺。
在具体的实际应用中，射频开关管芯102所采用的工艺并不一定限定于此，可以视其具体的应用环境而定，均在本申请的保护范围内。
另外，优选的，如图2所示，滤波器管芯103通过键合引线105与基板101相连。
优选的，键合引线105为直径大于等于25um的铜线或者金线。
优选的，如图3所示，滤波器管芯103包括：第一电感L1、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第一电容C1、第二电容C2及第三电容C3；其中：
第一电感L1、第二电感L2及第三电感L3依次串联；
第一电容C1与第二电感L2并联；
第一电感L1和第二电感L2的连接点与第二电容C2的一端相连，第二电容C2的另一端与第四电感L4的一端相连；
第二电感L2和第三电感L3的连接点与第三电容C3的一端相连，第三电容C3的另一端与第五电感L5的一端相连。
优选的，如图2所示，基板101包括：第一金属层106、介质层107、第二金属层108及通孔109；其中：
介质层107设置于第一金属层106与第二金属层108之间；
第二金属层108上设置有所述射频天线开关芯片的封装管脚；
通孔109设置于介质层107中；
通孔109中和第一金属层106上设置有连接射频开关管芯102、滤波器管芯103及所述封装管脚的金属走线。
在具体的实际应用中，所述金属走线的厚度可以选择大于等于20um。
设置于第一金属层106上的金属走线用于与射频开关管芯102和滤波器管芯103进行连接，然后所述金属走线通过通孔109穿过基板101，在第二金属层108上设置有所述射频天线开关芯片的封装管脚。
如图3所示，滤波器管芯103中的第一电感L1、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第一电容C1、第二电容C2及第三电容C3均由金属线制成，而所述射频天线开关芯片中真正的电感元件和电容元件均由三部分组成，所述三部分分别为：设置于滤波器管芯103中由所述金属线制成的一部分、键合引线105以及设置于基板101上的金属走线120。
所述射频天线开关芯片中真正的电感元件和电容元件均由上述三部分组成，使得所述射频天线开关芯片的体积更为减小，更利于所述射频天线开关芯片的应用。
本实用新型另一实施例还提供了另外一种射频天线开关芯片，如图2所示，包括：基板101、射频开关管芯102及至少一个滤波器管芯103；其中：
射频开关管芯102倒扣贴装在基板101上；
滤波器管芯103采用IPD工艺制成，包括电感元件与电容元件，并与基板101相连，且与射频开关管芯102通过堆叠粘贴相连。
优选的，所述射频天线开关芯片采用LGA(Land Grid Array，栅格阵列封装)技术封装。
优选的，如图2所示，射频开关管芯102上设置有电路的一面与基板101相连，滤波器管芯103上设置电路的一面的平行面与射频开关管芯102上设置电路的一面的平行面通过堆叠粘贴相连。
在具体的实际应用中，射频开关管芯102倒扣贴装在基板101上，射频开关管芯102上的金属凸块104与基板101上的相应金属走线相连接；基于IPD工艺的滤波器管芯103堆叠粘贴在射频开关管芯102之上，并且其制造有电路结构的一面向上；滤波器管芯103上的管脚由键合引线105绑定连接到封基板101上的相应位置上，并由基板101上的金属走线及通孔106与射频开关管芯102以及所述射频天线开关芯片的封装引脚实现互联，采用LGA技术进行封装。片上集成了高Q值电感和电容，且各个电感元件采用滤波器管芯103金属线、键合引线105以及基板101上的金属走线相结合的方式实现。由于IPD工艺的晶圆衬底为高阻衬底，并且滤波器管芯103上用于布线的金属层为厚金属工艺，因此其上制造的金属走线电感具有高Q值；键合引线105通常为25um以上直径的铜线或金线；基板101上金属走线厚度通常为20um以上；因此这三部分作为电感元件的组成部分都具有高Q值。
如图4所示为本实施例所述的射频天线开关芯片封装图，实现了集成2G高频段及2G低频段低通滤波器的单刀十六掷(SP16T)射频天线开关。所述SP16T射频天线开关芯片具有天线端口ANT、2G高频段射频端口TXHB、2G低频段射频端口TXLB、多个3G/4G射频端口(TX1、TX2、TX3、TX4、TX5、TX6、TX7、TX8、TX9、TX10、TX11、TX12、TX13及TX14)、电源电压端口VDD以及多个控制信号端口(CTR1、CTR2、CTR3、CTR4)；这些端口在芯片基板101上都有对应的封装引脚(pin)。射频开关管芯102倒扣在基板101之上，滤波器管芯103堆叠粘贴在射频开关管芯102之上，并且其制造有电路结构的一面向上，其上制造了具有高Q值的电感及电容元件；滤波器管芯103上的管脚(pad)通过多根键合引线105连接到基板101上的相应金属走线，并由基板101上的金属走线及通孔与射频开关管芯102以及所述射频天线开关芯片的封装引脚实现互联。
如图5所示为本实施例的SP16T射频天线开关芯片的三维示意图；SOI射频开关管芯102倒扣贴装在基板101之上，滤波器管芯103堆叠粘贴在射频开关管芯102之上，并且其制造有电路结构的一面向上，其上制造了具有高Q值的电感及电容元件；滤波器管芯103上的管脚(pad)通过多根键合引线105连接到基板101上的相应金属走线，并由基板101上的金属走线及通孔与射频开关管芯102以及射频天线开关芯片的封装引脚实现互联。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制。虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型。任何熟悉本领域的技术人员，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的方法和技术内容对本实用新型技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围内。

Claims (10)

1.一种射频天线开关芯片，其特征在于，包括：基板、射频开关管芯及至少一个滤波器管芯；其中：
所述射频开关管芯倒扣贴装在所述基板上；
所述滤波器管芯采用集成无源器件IPD工艺制成，所述滤波器管芯包括电感元件与电容元件，并与所述基板相连；所述滤波器管芯与所述射频开关管芯通过堆叠粘贴相连。
2.根据权利要求1所述的射频天线开关芯片，其特征在于，所述射频开关管芯通过金属凸块倒扣贴装在所述基板上。
3.根据权利要求2所述的射频天线开关芯片，其特征在于，所述金属凸块为铜柱或者锡球。
4.根据权利要求1所述的射频天线开关芯片，其特征在于，所述滤波器管芯通过键合引线与所述基板相连。
5.根据权利要求4所述的射频天线开关芯片，其特征在于，所述键合引线为直径大于等于25um的铜线或者金线。
6.根据权利要求1所述的射频天线开关芯片，其特征在于，所述滤波器管芯包括：第一电感、第二电感、第三电感、第四电感、第五电感、第一电容、第二电容及第三电容；其中：
所述第一电感、所述第二电感及所述第三电感依次串联；
所述第一电容与所述第二电感并联；
所述第一电感和所述第二电感的连接点与所述第二电容的一端相连，所述第二电容的另一端与所述第四电感的一端相连；
所述第二电感和所述第三电感的连接点与所述第三电容的一端相连，所述第三电容的另一端与所述第五电感的一端相连。
7.根据权利要求1所述的射频天线开关芯片，其特征在于，所述基板包括：第一金属层、介质层、第二金属层及通孔；其中：
所述介质层设置于所述第一金属层与所述第二金属层之间；
所述第二金属层上设置有所述射频天线开关芯片的封装管脚；
所述通孔设置于所述介质层中；
所述通孔中和所述第一金属层上设置有连接所述射频开关管芯、所述滤波器管芯及所述封装管脚的金属走线。
8.根据权利要求7所述的射频天线开关芯片，其特征在于，所述射频天线开关芯片采用栅格阵列封装LGA技术封装。
9.根据权利要求1所述的射频天线开关芯片，其特征在于，所述滤波器管芯上设置电路的一面的平行面与所述射频开关管芯上设置电路的一面的平行面通过堆叠粘贴相连。
10.根据权利要求1所述的射频天线开关芯片，其特征在于，所述射频开关管芯采用CMOS工艺、SOI工艺或者GaAs工艺。
CN201620093702.3U 2016-01-29 2016-01-29 一种射频天线开关芯片 Active CN205789958U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620093702.3U CN205789958U (zh) 2016-01-29 2016-01-29 一种射频天线开关芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620093702.3U CN205789958U (zh) 2016-01-29 2016-01-29 一种射频天线开关芯片

Publications (1)

Publication Number Publication Date
CN205789958U true CN205789958U (zh) 2016-12-07

Family

ID=57413840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620093702.3U Active CN205789958U (zh) 2016-01-29 2016-01-29 一种射频天线开关芯片

Country Status (1)

Country Link
CN (1) CN205789958U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514094A (zh) * 2016-01-29 2016-04-20 宜确半导体（苏州）有限公司 一种射频天线开关芯片
CN109904078A (zh) * 2019-01-22 2019-06-18 浙江铖昌科技有限公司 一种砷化镓芯片和cmos芯片三维封装结构和制作工艺
CN110729979A (zh) * 2019-09-30 2020-01-24 中国电子科技集团公司第二十六研究所 一种薄膜体声波滤波器晶圆级封装方法及其结构
CN113394199A (zh) * 2021-06-10 2021-09-14 邓天伟 一种半导体布置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514094A (zh) * 2016-01-29 2016-04-20 宜确半导体（苏州）有限公司 一种射频天线开关芯片
CN109904078A (zh) * 2019-01-22 2019-06-18 浙江铖昌科技有限公司 一种砷化镓芯片和cmos芯片三维封装结构和制作工艺
CN110729979A (zh) * 2019-09-30 2020-01-24 中国电子科技集团公司第二十六研究所 一种薄膜体声波滤波器晶圆级封装方法及其结构
CN110729979B (zh) * 2019-09-30 2022-09-09 中国电子科技集团公司第二十六研究所 一种薄膜体声波滤波器晶圆级封装方法及其结构
CN113394199A (zh) * 2021-06-10 2021-09-14 邓天伟 一种半导体布置

Similar Documents

Publication Publication Date Title
CN205789958U (zh) 一种射频天线开关芯片
CN102208903B (zh) 半导体器件及其形成方法
CN106158835B (zh) 一种基于硅通孔技术的低通滤波器
CN1663120B (zh) 具有一个多层衬底的电子组件
CN105810647B (zh) 射频开关集成模块及其集成方法、射频前端集成电路
CN102208395A (zh) 半导体器件和形成高衰减平衡带通滤波器的方法
CN102290329A (zh) 形成具有lc滤波器和ipd滤波器的rf fem的半导体器件和方法
CN102856621A (zh) 一种ltcc宽带功分器
CN102355223B (zh) 一种单芯片gsm射频天线开关模块及gsm射频前端
CN105846032B (zh) 一种低损耗交叉叠层式ltcc威尔金森功分器
CN103138709A (zh) 射频滤波器和射频多工器
CN105514094A (zh) 一种射频天线开关芯片
CN101499785A (zh) 设置有功率放大器的高频模块
CN109842391A (zh) 芯片上同向双工器
CN110047820A (zh) 具有空气腔室的天线封装结构及封装方法
CN207651641U (zh) 运用硅通孔结构的新型切皮雪夫滤波器
CN108631036A (zh) 单芯片正交3dB定向耦合器
CN106098677B (zh) 单芯片正交混合耦合器管芯和平衡式功率放大器模块
CN209515659U (zh) 电感堆叠结构及射频放大器
CN213519922U (zh) 一种高性能功率放大器
KR100699488B1 (ko) 인덕터를 구비한 패키징 칩
CN208521928U (zh) 一种射频开关芯片
CN108807343B (zh) 一种射频开关芯片
CN209691747U (zh) 具有空气腔室的天线封装结构
CN106100602A (zh) 一种宽带巴伦阻抗变换器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant