CN208521928U - 一种射频开关芯片 - Google Patents

Abstract

本实用新型公开了一种射频开关芯片。该射频开关芯片包括：低通滤波器，低通滤波器包括至少一个第一滤波元件、至少两个第二滤波元件和部分键合线，至少部分第一基板上，至少部分第二滤波元件集成在开关管芯上；其中，第二滤波元件通过键合线与第一滤波元件电连接，低通滤波器内的键合线在基板上的垂直投影位于第一滤波元件上，且与部分第一滤波元件之间存在互感。本实用新型解决了现有的射频开关芯片的体积大的问题，巧妙地利用键合线和基板上第一滤波元件之间的互感，使各滤波元件更容易集成，设计结构紧凑，体积小，从而提高了移植性性能，适应范围更广，成本更低。

Description

一种射频开关芯片

技术领域

本实用新型实施例涉及无线通信技术领域，尤其涉及一种射频开关芯片。

背景技术

在无线通信系统或移动通信系统中常常会采用射频开关(RF Switch)进行射频通道选择。随着通信模式和频段不断增加，多模多频射频开关应运而生，成为复杂的射频前端重要组成部分。多模多频射频开关用于将天线接入到射频发射通路和射频接收通路。其中在发射通路中，为了能滤除高频段功率放大器和低频段功率放大器的谐波，通常在射频开关中集成低通滤波器。

在现有技术中，为了更好的抑制谐波和具有更低的插入损耗，要求低通滤波器中的电容元件和电感元件具有高的Q值。一种常用方法是，采用分立表面贴片元器件方式来实现低通滤波器，但是这种分立表面贴装电感、电容元器件制作的低通滤波器法不仅芯片体积变大，而且价格昂贵。另一种常用方法是，采用集成产品开发工艺(Integrated ProductDevelopment，IPD)来集成无源器件制成低通滤波器，该方法虽然也可以做成高性能滤波器，但是在基板上同时堆叠开关管芯和IPD滤波器管芯，使得基板面积增大、成本增加，进而使得射频开关芯片的体积增大、成本增加。此外，也有在基板上集成低通滤波器元器件电感的方案，但是为了规避电感之间的互感影响，对两个电感之间的距离有一定的要求，使得低通滤波器存在结构分散的问题，由此，不仅使得射频开关芯片的体积大而且不易移植。

实用新型内容

本实用新型提供一种射频开关芯片，以减小射频开关芯片的体积、降低成本，以及提高射频开关芯片的可移植性能。

本实用新型实施例提供一种射频开关芯片，该射频开关芯片包括：

基板、开关管芯和多根键合线，所述开关管芯设置于所述基板上，并通过所述键合线与所述基板电连接，所述开关管芯包括至少一个射频发射端口；

与所述射频发射端口电连接的低通滤波器，所述低通滤波器包括至少一个第一滤波元件、至少两个第二滤波元件和部分所述键合线，至少部分所述第一滤波元件集成在所述基板上，至少部分所述第二滤波元件集成在所述开关管芯上；

其中，所述第二滤波元件通过所述键合线与所述第一滤波元件电连接，所述低通滤波器内的所述键合线在所述基板上的垂直投影位于所述第一滤波元件上，且与部分所述第一滤波元件之间存在互感。

本实用新型通过设置键合线上存在寄生电感，该寄生电感与低通滤波器的第一滤波元件之间存在互感，能够控制低通滤波器的频率响应，从而控制滤除的谐波。低通滤波器中的部分第一滤波元件和部分第二滤波元件分别集成在基板和开关管芯上，并通过键合线相互连接，以及键合线在基板上的垂直投影位于第一滤波元件上，且与部分第一滤波元件之间存在互感。第一方面，基板将低通滤波器中的第一滤波元件集成在基板上，相比于传统分立表面贴装元件的方式，基板集成第一滤波元件和射频开关管芯集成第二滤波元件可以大大减小射频开关芯片的体积，相比于IPD工艺制作的滤波元件，基板集成的第一滤波元件的金属导电性能更好，而且基板上的走线厚度和宽度可在几十um的数量级上，有利于集成高Q值的滤波元件，减少插入损耗，而且价格更加低廉。第二方面，本实用新型实施例可以使基板上的第一滤波元件进行合理设置，使得键合线与基板上的第一滤波元件之间为正的互感系数，巧妙地利用键合线和基板上第一滤波元件之间的互感，有利于减小基板上第一滤波元件的电感值，从而减小基板上第一滤波元件的面积；同时基板走线的规则有一定的自由度，可以设计出更高Q值的第一滤波元件，进一步减小集成的低通滤波器插入损耗，加强谐波抑制的能力。第三方面，在现有技术中为了最大程度削弱互感的影响，多个第一滤波元件的外围之间的距离要足够大(例如在100um以上)，以及键合线尽量不跨越在两基板主电感的上方，这样设计出的基板集成电感需要的面积较大，基板上第一滤波元件两端的第二滤波元件分布较为分散。本实用新型实施例巧妙地利用键合线和基板上第一滤波元件之间的互感，解决了第二滤波元件分布过于分散问题，使得基板上第一滤波元件两端的第二滤波元件的位置摆放更加灵活性，各滤波元件更容易集成，设计更加紧凑，从而提高了移植性性能，适应范围更广，安全可靠。

附图说明

图1为本实用新型实例提供的一种射频开关芯片的结构示意图；

图2为本实用新型实例提供的一种低通滤波器的拓扑结构示意图；

图3为本实用新型实施例提供的一种低通滤波器的频率响应示意图；

图4为本实用新型实例提供的一种低通滤波器的拓扑结构示意图；

图5为本实用新型实施例提供的另一种低通滤波器的频率响应示意图；

图6为本实用新型实例提供的另一种射频开关芯片的结构示意图；

图7为本实用新型实例提供的一种射频开关芯片的等效电路图；

图8为本实用新型实例提供的又一种射频开关芯片的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图1为本实用新型实例提供的一种射频开关芯片的结构示意图。参见图1，该射频开关芯片包括基板100、开关管芯200和多根键合线500，开关管芯200设置于基板100上，并通过键合线500与基板100电连接。开关管芯200包括至少一个射频发射端口(图1中示例性地包括两个射频发射端口，分别用TX1和TX2表示)，所述射频开关芯片还包括与射频发射端口电连接的低通滤波器(图1中示例性地包括两个低通滤波器，分别为与射频发射端口TX1电连接的第一低通滤波器和与射频发射端口TX2电连接的第二低通滤波器)。该低通滤波器包括至少一个第一滤波元件(图1中示例性地第一低通滤波器包括第一滤波元件505，第二低通滤波器包括第一滤波元件517)、至少两个第二滤波元件(图1中示例性地，第一低通滤波器包括第二滤波元件512、第二滤波元件513和第二滤波元件514，第二低通滤波器包括第二滤波元件520、第二滤波元件521和第二滤波元件522)和部分键合线500(图1中示例性地第一低通滤波器包括键合线510、键合线506、键合线507、键合线504和键合线515，第二低通滤波器包括键合线527、键合线516、键合线519、键合线526和键合线518)，至少部分第一滤波元件集成在基板100上，至少部分第二滤波元件集成在开关管芯200上。其中，第二滤波元件通过键合线500与第一滤波元件电连接，低通滤波器内的键合线500在基板100上的垂直投影位于第一滤波元件上，且与部分第一滤波元件之间存在互感。

其中，低通滤波器用于滤除射频发射端口中存在的谐波。第一滤波元件例如可以是具有电感性质的元件，第一滤波元件例如可以是具有电容性质的元件，第一滤波元件和第二滤波元件可以构成滤波网络。键合线500上存在寄生电感，该寄生电感与低通滤波器的第一滤波元件之间存在互感，能够控制低通滤波器的频率响应，从而控制滤除的谐波。低通滤波器中的部分第一滤波元件和部分第二滤波元件分别集成在基板100和开关管芯200上，并通过键合线500相互连接，以及键合线500在基板100上的垂直投影位于第一滤波元件上，且与部分第一滤波元件之间存在互感。第一方面，基板100将低通滤波器中的第一滤波元件集成在基板100上，相比于传统分立表面贴装元件的方式，基板100集成第一滤波元件和射频开关管芯200集成第二滤波元件可以大大减小射频开关芯片的体积，相比于IPD工艺制作的滤波元件，基板100集成的第一滤波元件的金属导电性能更好，而且基板100上的走线厚度和宽度可在几十um的数量级上，有利于集成高Q值的滤波元件，减少插入损耗，而且价格更加低廉。第二方面，本实用新型实施例可以使基板100上的第一滤波元件进行合理设置，使得键合线500与基板100上的第一滤波元件之间为正的互感系数，巧妙地利用键合线500和基板100上第一滤波元件之间的互感，有利于减小基板100上第一滤波元件的电感值，从而减小基板100上第一滤波元件的面积；同时基板100走线的规则有一定的自由度，可以设计出更高Q值的第一滤波元件，进一步减小集成的低通滤波器插入损耗，加强谐波抑制的能力。第三方面，在现有技术中为了最大程度削弱互感的影响，多个第一滤波元件的外围之间的距离要足够大(例如在100um以上)，以及键合线500尽量不跨越在两基板100主电感的上方，这样设计出的基板100集成电感需要的面积较大，基板100上第一滤波元件两端的第二滤波元件分布较为分散。本实用新型实施例巧妙地利用键合线500和基板100上第一滤波元件之间的互感，解决了第二滤波元件分布过于分散问题，使得基板100上第一滤波元件两端的第二滤波元件的位置摆放更加灵活性，各滤波元件更容易集成，设计更加紧凑，从而提高了移植性性能，适应范围更广，安全可靠。

需要说明的是，在上述实施例中，本实用新型对键合线500具体的弧高、线长、直径和跨度不做限定，然而，键合线500不同的弧高、线长、直径和跨度能够得到不同大小的寄生电感以及能够得到与基板100上电感之间不同大小的互感，在实际应用中可以根据需要设定。

在上述各实施例的基础上，可选地，第一滤波元件为电感，第二滤波元件为电容。可以使基板100上的电感进行合理的绕线，使得键合线500与基板100上的电感之间为正的互感系数，有利于减小基板100上电感的感值。

继续参见图1，在上述各实施例的基础上，可选地，电感包括形成在基板100上的螺旋线圈。

需要说明的是，本实用新型实施例中的电感数量可以为多个，其中，可以设置一部分电感集成在基板100上，也可以设置所有电感集成在基板100上，本实用新型不做限定。以及，本实用新型实施例中的电容数量可以为多个，其中，可以设置一部分电容集成在基板100上，也可以设置所有电容集成在基板100上，本实用新型不做限定。

在上述各实施例的基础上，可选地，键合线500为合金线、铜线、银线或金线，以增强键合线500的导电性能。

在上述各实施例的基础上，可选地，射频发射端口TX1为2G高频段网络射频发射端口，射频发射端口TX2为2G低频段网络射频发射端口。

在上述各实施例的基础上，射频开关芯片还包括：低频段低通低通滤波器和高频段低通滤波器。具体地，低频段低通低通滤波器与射频发射端口TX1电连接，用于滤除低频段谐波，高频段低通低通滤波器与射频发射端口TX2电连接，用于滤除高频段谐波。

图2为本实用新型实例提供的一种低通滤波器的拓扑结构示意图。参见图2，在上述各实施例的基础上，可选地，低通滤波器还包括第一端Port1和第二端Port2，低通滤波器的第一端Port1集成在开关管芯200上，第二端Port2集成在基板100上。第一滤波元件包括第一电感，第二滤波元件包括第一电容C2和第二电容C3。第一电感的第一端通过第一键合线与低通滤波器的第一端Port1电连接，第二端与低通滤波器的第二端Port2电连接。第一电容C2的第一端与低通滤波器的第一端Port1电连接，第二端通过第三键合线与接地线电连接。第二电容C3的第一端与低通滤波器的第二端Port2电连接，第二端通过第四键合线与接地线电连接。该低通滤波器的结构为π型拓扑结构形式。该拓扑结构简单，元件数量少，有利于集成在射频开关芯片中，实现结构紧凑的效果。与T型拓扑结构需要两个串联电感和一个并联电容相比，π型网络由两个并联电容和一个串联电感构成，省去了一个电感的使用，由于电感比电容占用的芯片面积大，不利于紧凑的布局设计，而且电感的成本高，所述采用电感数量较少的π型拓扑结构形式使得芯片的布局设计紧凑，且成本低。

以及，由于键合线上存在寄生电感，第一电容C2的第二端通过第三键合线与接地线电连接，第二电容C3的第二端通过第四键合线与接地线电连接，使得第一电容C2和接地线之间存在电感L2，第二电容C3和接地线之间存在电感L3，从而提高了低通滤波器的谐波抑制能力。其中，第一电容C2和电感L2用于在第一端Port1和接地线之间产生串联谐振，第二电容C3和电感L3用于在第二端Port2和接地线之间产生串联谐振。选取不同的电感L2和第一电容C2的参数，可以使得电感L2、第一电容C2在不同的频率下发生串联谐振。同理，选取不同的电感L3和第二电容C3的参数，也可以使电感L3、第二电容C3在不同的频率下发生串联谐振。串联谐振公式为：

其中，L表示串联电感的感值，C表示串联电容的容值，f表示谐振频率。根据公式(1)，π型低通滤波器的电感L2、第一电容C2取合适的值，使得谐振发生在2f₀频率处，滤除发射信号中的二次谐波，同样，π型低通滤波器的电感L3、第二电容C3取合适的值，使得谐振发生在3f₀频率处，滤除发射信号中的三次谐波。图3为本实用新型实施例提供的一种低通滤波器的频率响应示意图。参见图3，图3中示出了两种低通滤波器的频率响应，分别为低频段低通滤波器频率响应L1和高频段低通滤波器频率响应L2。低频段低通滤波器在m1点的频率为0.9GHz，dB(S2,1)＝-0.174dB；m2点的频率为1.8GHz，dB(S2,1)＝-36dB；m3点的频率为2.7GHz，dB(S2,1)＝-45.9dB；可以看出低频段低通滤波器发射的信号具有很低的插入损耗，而在带外信号具有很大的衰减，并且在低频段发射信号的二次谐波及三次谐波都发生了谐振具有非常大的衰减，这两个频率点的信号几乎全部被衰减掉。同样，高频段低通滤波器在m4点的频率为1.8GHz，dB(S4,3)＝-0.24dB；m5点的频率为3.6GHz，dB(S4,3)＝-48.9dB；m3点的频率为5.4GHz，dB(S4,3)＝-55.9dB；可以看出高频段低通滤波器发射的信号具有很低的插入损耗，而在带外信号具有很大的衰减，并且在高频段发射信号的二次谐波及三次谐波都发生了谐振具有非常大的衰减。需要说明的是，低通滤波器的第一端可以为输入端也可以为输出端，第二端可以为输出端，也可以为输入端。

图4为本实用新型实例提供的一种低通滤波器的拓扑结构示意图。参见图4，在上述各实施例的基础上，可选地，第二滤波元件还包括第三电容C1，第三电容C1的第一端与第一电容C2的第一端电连接，第二端与第二电容C3的第一端电连接。

由于在低通滤波器的第一端Port1和第二端Port2之间多并联一个第三电容C1，使得频率响应就增加了一个谐振点，即本实施例提供的低通滤波器包括三个谐振点。第一个谐振点2f₀主要由电容第三电容C1和主电感L1(主电感L1由集成在基板100上的第一电感和键合线电感共同决定)参数决定，可选地，主电感L1为基于基板100的集成电感，以提高电感参数的准确度和Q值，使得低通滤波器带内具有很低的插入损耗。第二谐振点3f₀由电感L2和第一电容C2决定，第三个谐振点由串联电感L3和第二电容C3决定的。图5为本实用新型实施例提供的另一种低通滤波器的频率响应示意图。参见图5，图5中示出了两种低通滤波器的频率响应，分别为低频段低通滤波器频率响应L3和高频段低通滤波器频率响应L4。该低通滤波器在m1点的频率为0.9GHz，dB(S2,1)＝-0.254dB；m2点的频率为1.8GHz，dB(S2,1)＝-36.8dB；m3点的频率为2.7GHz，dB(S2,1)＝-45.2dB；可以看出低频段低通滤波器带内具有很低的插入损耗，而在带外信号具有很大的衰减，并且在低频段发射信号的二次谐波及三次谐波都发生了谐振具有非常大的衰减，这两个频率点的信号几乎全部被衰减。同样，高频段低通滤波器在m4点的频率为1.8GHz，dB(S4,3)＝-0.16dB；m5点的频率为3.6GHz，dB(S4,3)＝-31.2dB；m3点的频率为5.4GHz，dB(S4,3)＝-40.9dB；可以看出高频段低通滤波器带内具有很低的插入损耗，而在带外信号具有很大的衰减，并且在高频段发射信号的二次谐波及三次谐波都发生了谐振具有非常大的衰减。本实施例在低通滤波器上设置第三电容C1，有利于消除键合线上的寄生电感L2和寄生电感L3的参数不准确对低通滤波器谐波性能的影响，设计模型更加精准，无需反复流片封装测试来获取键合线感电感值，有助于射频开关的设计效率和缩短设计周期。

需要说明的是图2和图4中低通滤波器的第一端Port1并联的电感L2和第一电容C2与第二端Port2并联的电感L3和第二电容C3是互相对称的，不局限于电感L2、第一电容C2提供第一谐振点，电感L3和第二电容C3提供第二谐振点。两者可以互换，即电感L2和第一电容C2提供第二谐振点，电感L3和第二电容C3提供第一谐振点。

在上述实施例中，在低通滤波器的第二端Port2和第二电容C3之间还包括键合线寄生电感L4，以进一步提升低通滤波器的谐波性能。

需要说明的是，本实用新型实施例提供的低通滤波器可以通过改变基板100上第一电感的形状，打线点位置，从而改变主电感L1的感值，调节第一抑制点，也可以通过改变键合线弧高，线长，直径和跨度来调节第二抑制点，同时键合线电感与第一电感的互感也对第一抑制点和第二抑制点进行调节，从而实现不同频段的滤波器。

表1为本实用新型实施例提供的一种随互感系数变化所需第一电感的感值变化表。表1中LB表示低频段低通滤波器中的第一电感的感值，HB表示高频段低通滤波器中的第一电感的感值。由表1可以看出，随着互感系数增强，则所需要第一电感的感值越小，互感系数从0变为0.5时，高频段和低频段基板100集成电感减小27％之多，互感系数可以通过键合线打线的弧高和基板100集成电感的绕向以及圈数来控制，合理的键合线弧高和基板100集成电感的参数，可以获得结构紧凑高性能的低通滤波器。

表1

继续参见图1，在上述各实施例的基础上，低频段低通滤波器的主电感由键合线504和基板100上集成的第一电感505构成，键合线504连接在低频段低通滤波器的第一端和第一电感505之间，且键合线504跨越在第一电感505上方；低频段低通滤波器的第二电感由键合线506和键合线507并联构成，键合线506和键合线507连接在低频段低通滤波器的第二电容513的另一端和接地线的键合区域508和键合区域509之间，且键合线506和键合线507跨越在第一电感505上方；低频段低通滤波器的第三电感由键合线510构成，键合线510连接在低频段低通滤波器的第三电容514的另一端和接地线的键合区域511之间，且键合线510跨越在第一电感505上方；低频段低通滤波器的第四电感由键合线515构成，键合线515连接在低频段低通滤波器的第二端和低频段低通滤波器的第一电容512之间，且键合线515跨越在第一电感505上方。

由于低频段发射信号的频率较低，所以需要的串联电感感值较大，而本实用新型中合理的调整基板100集成电感的绕向，可以使得与这些键合线电感有正的互感系数，减小了基板100集成电感505的尺寸，串联电感是由键合线电感504和基板100集成电感505构成，基板100集成电感505能够在充裕的面上制作出所需要的电感感值。基板100第一层金属走线一般比较厚且宽度可以大于20um以上，所以集成在基板100上的电感505的金属绕线线圈的寄生电阻较小，能提供很高的Q值，本实用新型示例中的基板100第一层金属厚度为15um。需要说明的，虽然原则上可以在基板100上任意地方制作集成电感，最好远离电气接地503区域，避免电感到地的耦合电容过大，恶化制作的电感的感值和Q值。另外为了降低低频段低通滤波器的带内衰减，本实用新型中提供在第一个电感-电容振臂的电感采用两个键合线506、507并联，提高等效电感的Q值，使得高频段低通滤波器具有带内插入损耗小，带外抑制能力更强的性能。本实用新型中的键合线宽度都大于20um，提供高Q值的键合线电感。本次实用新型键合线采用方形环打线方式，使得键合线的长度更容易管控。根据实际情况，控制molding的高度，使得键合线的长度能够有较强的调节能力，从而使滤波器也具有较强的调节能力。

高频段低通滤波器的主电感由键合线516和基板100上集成的第一电感517构成，键合线516连接在高频段低通滤波器的第一端和基板100集成电感517之间，且键合线516跨越在基板100衬底集成电感517上方；高频段低通滤波器的第二电感由键合线518和键合线519并联构成，键合线518和键合线519连接在高频段低通滤波器的第二电容521的另一端和接地线的键合区域523和键合区域524之间,且键合线518和键合线519跨越在第一电感517上方；高频段低通滤波器的第三电感由键合526构成，键合线526连接在高频段低通滤波器的第三电容522的另一端和接地线的键合区域525之间，且键合线526跨越在第一电感517上方；高频段低通滤波器的第四电感由键合线527构成，键合线527连接在高频段低通滤波器的第二端和高频段低通滤波器的第一电容520之间，且键合线527跨越在第一电感517上方。由于高频段发射信号的频率较高，所以需要的串联电感感值较小，因此，第一电感517在基板100上的面积小于第一电感505在基板100上的面积。

图6为本实用新型实例提供的另一种射频开关芯片的结构示意图。参见图6，在上述各实施例的基础上，可选地，该射频开关芯片还包括天线端口ANT、至少一个3G/4G收发射频端口(图6中示例性地包括十二个收发射频端口，分别用RF1、RF2、RF3、RF4、RF5、RF6、RF7、RF8、RF9、RF10、RF11和RF12表示)、供电端口VDD、时钟端口CLK以及MIPI控制接口VIO和DATA。MIPI接口是一种通信协议接口，本实施例中用来传输外部控制信号流来选择某一路开关的通与断。

图7为本实用新型实例提供的一种射频开关芯片的等效电路图。参见图7，在上述各实施例的基础上，可选地，该射频开关芯片包括低频段低通滤波器310和高频段低通滤波器320。

在上述各实施例的基础上，可选地，开关管芯200还包括多路开关阵列、逻辑控制、电源管理和片上滤波器电容。集成滤波器的电容部分位于射频管芯上，通过MIM或者MOM方式实现。

图8为本实用新型实例提供的又一种射频开关芯片的结构示意图。参见图8，在上述各实施例的基础上，可选地，基板100包括：第一金属层201、介质层202、第二金属层204、过孔203和封装管脚(图8中未示出)。第一金属层201位于基板100靠近开关管芯200的一侧，且第一滤波元件设置于第一金属层201。第二金属层204位于基板100远离开关管芯200的一侧，且封装管脚设置于第二金属层204。介质层202位于第一金属层201和第二金属层204之间，且介质层202的第一面与第一金属层201贴合，介质层202的第二面与第二金属层204贴合。过孔203贯穿介质层202，用于连接第一金属层201和第二金属层204。封装管脚用于将本实用新型实施例提供的各端口与外部电路电连接。

在上述各实施例的基础上，可选地，开关管芯200与基板100通过堆叠粘贴方式物理相连。

在上述各实施例的基础上，可选地，射频开关芯片采用栅格阵列封装。栅格阵列封装(Land Grid Array，LGA)主要在于用金属触点式封装取代了以往的针状插脚，有利于解开扣架更换芯片。

在上述各实施例的基础上，可选地，射频开关芯片采用SOI工艺、GaAs工艺或CMOS工艺。其中，SOI工艺为Silicon-On-Insulator的缩写，即绝缘衬底上的硅技术，采用该技术制成的射频开关芯片具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。GaAs工艺为砷化镓工艺，用砷化镓制成的射频开关芯片具有高频、高温、低温性能好、噪声小、抗辐射能力强等优点。用CMOS工艺制成的射频开关芯片具有功耗低、速度快、抗干扰能力强、集成度高等优点。

在上述各实施例的基础上，可选地，射频开关芯片可在IC、RFIC、数模混合IC、ASIC等多种方式上实现，制造工艺也可以是CMOS、CMOS SOI、SiGe、GaAs、pHEMT、HBT、BJT、BiCMOS等多种工艺。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种射频开关芯片，其特征在于，包括：

基板、开关管芯和多根键合线，所述开关管芯设置于所述基板上，并通过所述键合线与所述基板电连接，所述开关管芯包括至少一个射频发射端口；

与所述射频发射端口电连接的低通滤波器，所述低通滤波器包括至少一个第一滤波元件、至少两个第二滤波元件和部分所述键合线，至少部分所述第一滤波元件集成在所述基板上，至少部分所述第二滤波元件集成在所述开关管芯上；

其中，所述第二滤波元件通过所述键合线与所述第一滤波元件电连接，所述低通滤波器内的所述键合线在所述基板上的垂直投影位于所述第一滤波元件上，且与部分所述第一滤波元件之间存在互感。

2.根据权利要求1所述的射频开关芯片，其特征在于，所述第一滤波元件为电感，所述第二滤波元件为电容。

3.根据权利要求1所述的射频开关芯片，其特征在于，所述低通滤波器还包括第一端和第二端，所述低通滤波器的第一端集成在所述开关管芯上，第二端集成在所述基板上；

所述第一滤波元件包括第一电感，所述第二滤波元件包括第一电容和第二电容；

所述第一电感的第一端通过第一键合线与所述低通滤波器的第一端电连接，第二端与所述低通滤波器的第二端电连接；

所述第一电容的第一端与所述低通滤波器的第一端电连接，第二端通过第三键合线与接地线电连接；

所述第二电容的第一端与所述低通滤波器的第一端电连接，第二端通过第四键合线与所述接地线电连接。

4.根据权利要求3所述的射频开关芯片，其特征在于，所述第二滤波元件还包括第三电容，所述第三电容的第一端与所述第一电容的第一端电连接，第二端与所述第二电容的第一端电连接。

5.根据权利要求2所述的射频开关芯片，其特征在于，所述电感包括形成在所述基板上的螺旋线圈。

6.根据权利要求1所述的射频开关芯片，其特征在于，所述键合线为铜线或金线。

7.根据权利要求1所述的射频开关芯片，其特征在于，还包括：低频段低通低通滤波器和高频段低通滤波器。

8.根据权利要求1所述的射频开关芯片，其特征在于，所述基板包括：第一金属层、介质层、第二金属层、过孔和封装管脚；

所述第一金属层位于所述基板靠近所述开关管芯的一侧，且所述第一滤波元件设置于所述第一金属层；

所述第二金属层位于所述基板远离所述开关管芯的一侧，且所述封装管脚设置于所述第二金属层；

所述介质层位于所述第一金属层和所述第二金属层之间，且所述介质层的第一面与所述第一金属层贴合，所述介质层的第二面与所述第二金属层贴合；

所述过孔贯穿所述介质层，用于连接所述第一金属层和所述第二金属层。

9.根据权利要求8所述的射频开关芯片，其特征在于，所述射频开关芯片采用栅格阵列封装。

10.根据权利要求1所述的射频开关芯片，其特征在于，所述射频开关芯片采用SOI工艺、GaAs工艺或CMOS工艺。