CN113346852A - 一种全集成带通滤波射频功率放大器芯片 - Google Patents

Abstract

本发明提供一种全集成带通滤波射频功率放大器芯片，将滤波器的结构融合到匹配电路中，同时实现了带通滤波和阻抗变换的功能，使得带外的传输信号被大幅度抑制，并且避免了谐波影响，有助于减少射频电路中的元器件数量，降低损耗。同时，所有的元器件都采用芯片制造工艺通过在衬底上进行多层金属生长集成得到的，实现了晶体管和无源器件小型化、单片集成的目的，各元件的高集成度，进一步减小了设备整体的尺寸和重量，减少损耗。相比于现有的射频功率放大器芯片，本发明使用的输出匹配网络可以在宽频带内追踪晶体管的最优负载阻抗，实现宽频带匹配功能。

Description

一种全集成带通滤波射频功率放大器芯片

技术领域

本发明涉及射频电路技术领域，尤其涉及一种全集成带通滤波射频功率放大器芯片。

背景技术

随着5G技术的不断发展，基站朝着宽带化、小型化、集成化等方向不断演进，这要求提高射频功率放大器的各种性能，进一步降低成本和电路尺寸，同时拥有高输出功率及效率。通常，在传统的射频前端系统中，功率放大器和滤波器是独立模块实现的，射频前端的元器件数量众多，系统庞大。功率放大器的带宽较窄，只能在一个窄带内实现射频功放的高效率，难以满足现在基站宽带化的发展趋势。为了进一步减少射频前端系统中的滤波器的数量，同时获得较宽的带宽处理能力，亟需一种新的射频功率放大器设备。

发明内容

本发明实施例提供了一种全集成带通滤波射频功率放大器芯片，以消除或改善现有技术中存在的一个或更多个缺陷，解决现有射频功率放大器元器件数量多且系统庞杂的问题。

本发明的解决技术问题的方案如下：

本发明提供一种全集成带通滤波射频功率放大器芯片，包括：输入端口、输入匹配电路、晶体管、带通滤波输出匹配电路和输出端口，所述输入端口、所述输入匹配电路、所述晶体管、所述带通滤波输出匹配电路以及所述输出端口是在设定材料衬底上进行多层金属生长集成得到的。

输入端口，用于接收输入的射频信号。

输入匹配电路，连接所述输入端口。

晶体管，所述晶体管的栅极连接所述输入匹配电路的输出端，由所述输入匹配电路匹配所述晶体管的源阻抗，所述晶体管用于对所述射频信号进行功率放大，所述晶体管的栅极和漏极上分别添加直流偏置。

带通滤波输出匹配电路，连接所述晶体管的漏级，所述带通滤波输出匹配电路用于对功率放大后的所述射频信号进行带通滤波并匹配所述晶体管的负载阻抗。

输出端口，连接所述带通滤波输出匹配电路的输出端，以输出经功率放大和带通滤波处理后的所述射频信号。

在一些实施例中，所述输入匹配电路包括依次设置并联接地的第一电容、串联的第一电感、串联的第二电容和并联接地的第二电感。

在一些实施例中，所述晶体管由设定数量的异质结双极晶体管并联构成。

在一些实施例中，所述带通滤波输出匹配电路包括依次设置的串联的第三电容、并联接地的第四电容、串联的第五电容、并联接地的第六电容以及串联的第七电容；所述第五电容两侧分别连接第三电感和第四电感的第一端，所述第三电感和第四电感的第二端连接并串联第五电感接地。

在一些实施例中，所述晶体管栅极和漏级分别连接第一直流偏置电路和第二直流偏置电路，用于对所述晶体管提供预设的直流偏置电压，第一直流偏置电路和第二直流偏置电路通过焊盘提供偏置。

在一些实施例中，所述设定材料衬底为砷化镓衬底。

在一些实施例中，所述第一电容、所述第二电容、所述第三电容、所述第四电容、所述第五电容、所述第六电容和所述第七电容均为MIM电容；所述第一电感、所述第二电感、所述第三电感、所述第四电感和所述第五电感为片上螺旋电感。

在一些实施例中，所述晶体管由12个2*20μm的2指InGaP/GaAs异质结双极晶体管并联构成；

所述第一电容为0.59pF、所述第二电容为1.05pF、所述第三电容为1.92pF、所述第四电容为0.01pF、所述第五电容为0.59pF、所述第六电容为0.66pF、所述第七电容为0.18pF；

所述第一电感为1.57nH、所述第二电感为0.264nH、所述第三电感为0.23nH、所述第四电感为0.39nH和所述第五电感为0.57nH；所述晶体管的漏极电压和栅极电压均为5V。

在一些实施例中，所述输入端口和所述输出端口均采用G-S-G(地-信号-地)结构，所述输入端口和所述输出端口均由三个焊盘组成，其中中间焊盘用于传输所述射频信号，其余两个焊盘通过与焊盘并联的过孔与所述设定材料衬底下的地面连接。

本发明的有益效果至少是：

本发明所述全集成带通滤波射频功率放大器芯片，将滤波器的结构融合到匹配电路中，同时实现了带通滤波和阻抗变换的功能，使得带外的传输信号被大幅度抑制，并且避免了谐波影响，有助于减少射频电路中的元器件数量，降低损耗。同时，所有的元器件都采用芯片制造工艺通过在衬底上进行多层金属生长集成得到的，实现了晶体管和无源器件小型化、单片集成的目的，各元件的高集成度，进一步减小了设备整体的尺寸和重量，减少损耗。

进一步地，相比于现有的射频功率放大器芯片，本发明使用的输出匹配网络可以在宽频带内追踪晶体管的最优负载阻抗，实现宽频带匹配功能

本发明的附加优点、目的，以及特征将在下面的描述中将部分地加以阐述，且将对于本领域普通技术人员在研究下文后部分地变得明显，或者可以根据本发明的实践而获知。本发明的目的和其它优点可以通过在书面说明及其权利要求书以及附图中具体指出的结构实现到并获得。

本领域技术人员将会理解的是，能够用本发明实现的目的和优点不限于以上具体所述，并且根据以下详细说明将更清楚地理解本发明能够实现的上述和其他目的。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1为本发明实施例所述全集成带通滤波射频功率放大器芯片的结构框图；

图2为图1所述全集成带通滤波射频功率放大器芯片的电路图；

图3为本发明实施例所述全集成带通滤波射频功率放大器芯片的结构示意图；

图4为本发明实施例输出匹配原理图；

图5为图4的等效电路图；

图6为图5所示电路的输出匹配网络频率响应示意图；

图7为图3中所述全集成带通滤波射频功率放大器芯片的输入/输出频率响应和输出功率响应示意图；

图8为图3中所述全集成带通滤波射频功率放大器芯片的增益和PAE示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。

在此，还需要说明的是，如果没有特殊说明，术语“连接”在本文不仅可以指直接连接，也可以表示存在中间物的间接连接。本发明中提到的“第一、第二……”并不是对元件或设备顺序的限定，而仅仅用于对多个同类型元件或设备的区分。

传统的射频前端系统中，功率放大器和滤波器是独立设置的，大量的元器件组合导致前端系统设备庞杂。并且，功率放大器的带宽较窄，通常只能在一个窄带内实现射频功放的高效率，难以满足现在基站宽带化的发展要求。

本发明提供一种全集成带通滤波射频功率放大器芯片，将带通滤波器融合到射频功率放大器的匹配电路中，并进一步采用芯片制造工艺，通过在设定材料的衬底上进行多层金属生长得到高集成度的带通滤波射频功率放大器。本发明实施例提供的全集成带通滤波射频功率放大器芯片可以应用在任意具有无线通信功能的无线通信设备中，具体的，无线通信的类型可以包括Zig-Bee通信、蓝牙通信、WIFI通信、超宽带通信、近场通信、GPRS/CDMA通信、数传电台通信、扩频微波通信、无线网桥通信、卫星通信通信或短波通信等。相应的，无线通信设备包括蓝牙耳机、无线音箱、智能手机或传呼机等电子设备。

具体的，本发明所述全集成带通滤波射频功率放大器芯片，如图1和图2所示，包括：输入端口、输入匹配电路、晶体管、带通滤波输出匹配电路和输出端口。

其中，输入端口，用于接收输入的射频信号。在一些实施例中，输入端口和输出端口均采用G-S-G(地-信号-地)结构，输入端口和输出端口均由三个焊盘组成，其中中间焊盘用于传输射频信号，其余两个焊盘通过与焊盘并联的过孔与设定材料衬底下的地面连接。在另一些实施例中，输入端口也可以根据应用场景的实际需要进行相应的结构调整。

输入匹配电路，连接输入端口，用于在预期的频带内将标准阻抗匹配至晶体管最优源阻抗，具体的，标准阻抗为50Ω。在一些实施例中，输入匹配电路包括依次设置并联接地的第一电容、串联的第一电感、串联的第二电容和并联接地的第二电感。

晶体管，晶体管的栅极连接输入匹配电路的输出端，晶体管用于对射频信号进行功率放大，晶体管的栅极和漏极上分别添加直流偏置。

在一些实施例中，晶体管栅极和漏级分别连接第一直流偏置电路和第二直流偏置电路，用于对晶体管提供预设的直流偏置电压。第一直流偏置电路和第二直流偏置电路通过焊盘提供偏置。

在一些实施例中，晶体管由设定数量的异质结双极晶体管并联构成。

带通滤波输出匹配电路，连接晶体管的漏级，用于接收功率放大之后的射频信号。带通滤波输出匹配电路用于对功率放大后的射频信号进行带通滤波并匹配晶体管的负载阻抗。

在一些实施例中，所述带通滤波输出匹配电路包括依次设置的串联的第三电容、并联接地的第四电容、串联的第五电容、并联接地的第六电容以及串联的第七电容；第五电容两侧分别连接第三电感和第四电感的第一端，第三电感和第四电感的第二端连接并串联第五电感接地。

如图4所示为输出匹配网络的原理图示意图。其中，源阻抗为RLC串并联的组合形式，用于表示晶体管的最优负载阻抗，其为一频率相关复数阻抗。负载阻抗为标准阻抗，为一个实数。通过对电容耦合谐振带通滤波器进行变形，不仅可以减少标准的电容耦合谐振带通滤波器的元件数量，同时可以在宽频带内实现频率相关复数阻抗的带通滤波和阻抗变换功能。其中，电感的互感可以在带通滤波器的频带上方引入一个传输零点，大大提高带通滤波性能。

由于螺旋电感的互感不易实现，因此，将图4中的电路等效为如图5所示。互耦电路等效变换的另一个优点是可以减少电路中的总电感量，从而减小电路的总面积和寄生参数的影响。图5所示输出匹配网络的的频率响应示意图如图6所示，图中，S11为回波损耗，S21为传输系数，输出匹配网络可以将晶体管的与频率相关的最优负载复数阻抗匹配到标准阻抗。并且带内回波损耗优于25dB，实现了良好的匹配，并且在高频处有一个传输零点。

输出端口，连接带通滤波输出匹配电路的输出端，以输出经功率放大和带通滤波处理后的射频信号。

进一步地，输入端口、输入匹配电路、晶体管、带通滤波输出匹配电路以及输出端口是在设定材料衬底上进行多层金属生长集成得到的。在一些实施例中，所述设定材料衬底为砷化镓衬底。

在一些实施例中，第一电容、第二电容、第三电容、第四电容、第五电容、第六电容和第七电容均为MIM(金属-绝缘体-金属)电容；第一电感、第二电感、第三电感、第四电感和第五电感为片上螺旋电感。

进一步地，本发明在介电常数为12.9，厚度为75um的GaAs衬底材料上构建有源无源元件，本发明通过光刻等半导体加工工艺来实现多层金属生长，实现具有纵向生长的异质结双极晶体管、空气桥结构的螺旋电感以及MIM电容。所采用的GaAs(砷化镓)工艺成熟，集成优势明显。

在一些实施例中，晶体管由12个2*20μm的2指InGaP/GaAs异质结双极晶体管并联构成；

第一电容为0.59pF、第二电容为1.05pF、第三电容为1.92pF、第四电容为0.01pF、第五电容为0.59pF、第六电容为0.66pF、第七电容为0.18pF；

第一电感为1.57nH、第二电感为0.264nH、第三电感为0.23nH、第四电感为0.39nH和第五电感为0.57nH；晶体管的漏极电压和栅极电压均为5V。

在一些实施例中，晶体管的栅极和漏极分别连接一焊盘用于添加直流偏置。

在本发明一实施例中，提供一种基于InGaP/GaAs工艺的全集成带通滤波射频功率放大器芯片，具有宽带、带通滤波、小尺寸、效率高等特点。下面结合实施例和附图对本实施例做进一步说明。

如图2和图3所示，全集成带通滤波射频功率放大器芯片包括：衬底(图中未示出)、输入端口1，输入匹配电路2、晶体管3、带通滤波输出匹配电路4以及输出端口5。此外，全集成带通滤波射频功率放大器芯片还包含用以对晶体管提供合适的直流偏置的焊盘。以上电路构建于介电常数为12.9，厚度为75um的GaAs衬底上。

输入端口1与输入匹配电路2的一端连接，输入匹配电路2的另一端连接在晶体管3的栅极上；晶体管3的漏级与带通滤波输出匹配电路4的一端相连，带通滤波输出匹配电路4的另一端与输出端口5连接。

进一步的，输入匹配电路2是使得输入端口1和晶体管3的源阻抗相匹配的电路。输入匹配电路2依次包含并联接地电容C11，串联电感L12，串联电容C13，以及并联接地电感L14。其中，C11＝0.59pF，L12＝1.57nH，C12＝1.05pF，L14＝0.264nH。

进一步地，晶体管3为12个2*20μm的2指InGaP/GaAs HBT并联构成。

上述带通滤波输出匹配电路4是使得晶体管3的负载阻抗和输出端口5相匹配的电路。带通滤波输出匹配电路4依次包含串联电容C21，并联接地电容C24，串联电容C22，并联接地电容C25，以及串联电容C23。此外，带通滤波输出匹配电路4还包含三个电感。其中，L26和L27的一端分别连接在C22的两侧，另一端相互连接后串联一个电感L28到地。其中，C21＝1.92pF，C22＝0.59pF，C23＝1.18pF，C24＝0.01pF，C25＝0.66pF，L26＝0.23nH，L27＝0.39nH，以及L28＝0.57nH。晶体管3的漏极电压和栅极电压均为5V的直流电压。

如图3所示，所述全集成带通滤波射频功率放大器芯片的版图示意图。本发明实施例的介质为GaAs衬底材料，介电常数为12.9，厚度为75um。本实施例的输入匹配电路2和带通滤波输出匹配电路4均为片上电容和电感构成。

其中，电容为MIM电容，包含金属-介质-金属三层金属，介质层的面积直接决定了电容的容值。

电感为片上螺旋电感。具体的，本实施例所采用的螺旋电感的金属宽度均为10um，间距为5um。

各接地的元器件通过过孔导通衬底下方的地面，过孔的金属层面积为46um*66um，过孔为20um*40um的椭圆。

在图3中，11为输入端口，12为输出端口。具体的，输入端口11和输出端口12都为G-S-G(地-信号-地)结构，包含三个尺寸为120um*120um的焊盘。其中，中间的焊盘用以传输射频信号，两侧的焊盘通过与焊盘并联的过孔与衬底下方的地面相连，实现接地。焊盘的中心点间距为200um。在另一些实施例中，焊盘的形状和结构可以根据实际使用场景的需要设置。

图3中，输入匹配电路包括并联接地电容21，串联电感22，串联电容23和并联接地电感24。其中，输入端口1的中心焊盘通过宽度为10um的金属分别连接到电容21和电感22。电容21的另一端通过过孔51接地，电感22的另一端连接电容23。电容23的另一端分别通过宽度为10um的金属连接到电感24的一端和晶体管的栅极。电感24的另一端通过过孔52接地。电容21的面积为20um*38um，电容23的面积为30um*90um，电感22的圈数为3.5圈，内径为60um，电感24的圈数为1.5圈，内径为46um。

图3中，晶体管3为12个2*20μm的2指InGaP/GaAs HBT并联构成。进一步地，本实施例中，还包含两个面积为120um*120um的焊盘61和焊盘62。其中，焊盘61用于晶体管3的栅极电压馈电，焊盘62用于晶体管的漏极电压馈电。

图3中，带通滤波输出匹配电路4包括串联电容41，串联电容42，并联电容45，串联电容43，以及电感46，电感47，电感48构成了输出匹配电路。其中，电容41的一端连接晶体管的漏级，另一端通过宽度为28um的金属连接到电容42和电感46的一端。电容42的另一端连接电容45，电容43和电感47。其中，电容45的另一端通过过孔54接地，电容43连接到输出端口的中心焊盘，电感47的另一端与电感46的另一端相接后，连接到电感48的一端。电感48的另一端通过过孔55连接到地面。与图2的原理图相比，电容41和电容42之间的并联接地电容被省略，这是因为本实施例中的该电容容值非常小，在实际设计过程中忽略这个电容对电路的影响很小，同时有助于简化电路结构，减小电路尺寸。

具体的，电容41的尺寸为31um*72um，电容42的尺寸为20*29um，电容43的尺寸为20*55um，电容45为20*35um。电感46的圈数和内径分别为1.75圈和54um，电感47的圈数和内径分别为1.75圈和65um，电感48的圈数和内径分别为1.75圈和72um。

图3中，整个全集成带通滤波射频功率放大器芯片的电路尺寸大小约为1280um*550um，与传统的PCB工艺相比显著地缩小射频功率放大器的尺寸，体现了本发明实施例的全集成带通滤波射频功率放大器芯片具有终端高度集成的效果。

图7为本实施例提供的全集成带通滤波射频功率放大器芯片的输入/输出频率响应和输出功率响应示意图，图中，Pout为输出功率，S11为输入回波损耗，S22为输出回波损耗。因此，从图7可以得出本发明实施例的射频功放具有良好的输入/输出匹配能力，特别是对于带通滤波输出匹配电路而言，可以有效传输带内信号，而带外的信号明显被抑制。输出功率随频率的变化曲线展示出带通滤波性能，带内平坦度高。

图8为本实施例提供的全集成带通滤波射频功率放大器芯片的增益和PAE(功率附加效率)示意图。在4.7～5.3GHz范围内的射频信号，选取4.5GHz、4.7GHz、4.9GHz、5.1GHz、5.3GHz以及5.5GHz射频信号进行仿真。在中心频率4.9GHz，射频功率放大器芯片表现出了超过12dB平稳的增益性，峰值PAE优于40％。在两个频带边缘，4.5GHz和5.5GHz处，射频功放的性能略有下降。射频功放整体表现出了平稳增益和高效率的性能。

本发明使用超薄高介电常数介质基板，可以实现小型化的晶体管和无源器件，以达到单片集成的目的，实现射频功率放大器的小型化和高集成度；相比于现有射频功率放大器芯片，本发明使用的输出匹配网络融合带通滤波功能和谐波抑制功能，使得带外的传输信号被大幅度抑制，特别是无需特别考虑谐波；有助于减少射频电路中的元器件数量，降低损耗；相比于现有的射频功率放大器芯片，本发明使用的输出匹配网络可以在宽频带内追踪晶体管的最优负载阻抗，实现宽频带匹配功能。

综上所述，本发明所述全集成带通滤波射频功率放大器芯片，将滤波器的结构融合到匹配电路中，同时实现了带通滤波和阻抗变换的功能，使得带外的传输信号被大幅度抑制，并且避免了谐波影响，有助于减少射频电路中的元器件数量，降低损耗。同时，所有的元器件都采用芯片制造工艺通过在衬底上进行多层金属生长集成得到的，实现了晶体管和无源器件小型化、单片集成的目的，各元件的高集成度，进一步减小了设备整体的尺寸和重量，减少损耗。

进一步地，相比于现有的射频功率放大器芯片，本发明使用的输出匹配网络可以在宽频带内追踪晶体管的最优负载阻抗，实现宽频带匹配功能

本领域普通技术人员应该可以明白，结合本文中所公开的实施方式描述的各示例性的组成部分、系统和方法，能够以硬件、软件或者二者的结合来实现。具体究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

还需要说明的是，本发明中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本发明不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。

本发明中，针对一个实施方式描述和/或例示的特征，可以在一个或更多个其它实施方式中以相同方式或以类似方式使用，和/或与其他实施方式的特征相结合或代替其他实施方式的特征。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明实施例可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种全集成带通滤波射频功率放大器芯片，其特征在于，包括：

输入端口，用于接收输入的射频信号；

输入匹配电路，连接所述输入端口；

晶体管，所述晶体管的栅极连接所述输入匹配电路的输出端，由所述输入匹配电路匹配所述晶体管的源阻抗，所述晶体管用于对所述射频信号进行功率放大，所述晶体管的栅极和漏极上分别添加直流偏置；

带通滤波输出匹配电路，连接所述晶体管的漏级，所述带通滤波输出匹配电路用于对功率放大后的所述射频信号进行带通滤波并匹配所述晶体管的负载阻抗；

输出端口，连接所述带通滤波输出匹配电路的输出端，以输出经功率放大和带通滤波处理后的所述射频信号；

所述输入端口、所述输入匹配电路、所述晶体管、所述带通滤波输出匹配电路以及所述输出端口是在设定材料衬底上进行多层金属生长集成得到的。

2.根据权利要求1所述的全集成带通滤波射频功率放大器芯片，其特征在于，所述输入匹配电路包括依次设置并联接地的第一电容、串联的第一电感、串联的第二电容和并联接地的第二电感。

3.根据权利要求2所述的全集成带通滤波射频功率放大器芯片，其特征在于，所述晶体管由设定数量的异质结双极晶体管并联构成。

4.根据权利要求3所述的全集成带通滤波射频功率放大器芯片，其特征在于，所述带通滤波输出匹配电路包括依次设置的串联的第三电容、并联接地的第四电容、串联的第五电容、并联接地的第六电容以及串联的第七电容；所述第五电容两侧分别连接第三电感和第四电感的第一端，所述第三电感和第四电感的第二端连接并串联第五电感接地。

5.根据权利要求4所述的全集成带通滤波射频功率放大器芯片，其特征在于，所述晶体管栅极和漏级分别连接第一直流偏置电路和第二直流偏置电路，用于对所述晶体管提供预设的直流偏置电压。

6.根据权利要求5所述的全集成带通滤波射频功率放大器芯片，其特征在于，所述设定材料衬底为砷化镓衬底。

7.根据权利要求6所述的全集成带通滤波射频功率放大器芯片，其特征在于，所述第一电容、所述第二电容、所述第三电容、所述第四电容、所述第五电容、所述第六电容和所述第七电容均为MIM电容；所述第一电感、所述第二电感、所述第三电感、所述第四电感和所述第五电感为片上螺旋电感。

8.根据权利要求7所述的全集成带通滤波射频功率放大器芯片，其特征在于，所述晶体管由12个2*20μm的2指InGaP/GaAs异质结双极晶体管并联构成；

所述第一电容为0.59pF、所述第二电容为1.05pF、所述第三电容为1.92pF、所述第四电容为0.01pF、所述第五电容为0.59pF、所述第六电容为0.66pF、所述第七电容为0.18pF；

所述第一电感为1.57nH、所述第二电感为0.264nH、所述第三电感为0.23nH、所述第四电感为0.39nH和所述第五电感为0.57nH；所述晶体管的漏极电压和栅极电压均为5V。

9.根据权利要求1所述的全集成带通滤波射频功率放大器芯片，其特征在于，所述输入端口和所述输出端口均采用G-S-G结构，所述输入端口和所述输出端口均由三个焊盘组成，其中中间焊盘用于传输所述射频信号，其余两个焊盘通过与焊盘并联的过孔与所述设定材料衬底下的地面连接。

10.根据权利要求1所述的全集成带通滤波射频功率放大器芯片，其特征在于，所述晶体管的栅极和漏极分别连接一焊盘用于添加直流偏置。

Images