CN105230140A - 多层布线基板 - Google Patents

多层布线基板 Download PDF

Info

Publication number
CN105230140A
CN105230140A CN201480025718.4A CN201480025718A CN105230140A CN 105230140 A CN105230140 A CN 105230140A CN 201480025718 A CN201480025718 A CN 201480025718A CN 105230140 A CN105230140 A CN 105230140A
Authority
CN
China
Prior art keywords
via hole
hole conductor
duplexer
electrode
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480025718.4A
Other languages
English (en)
Other versions
CN105230140B (zh
Inventor
北嶋宏通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105230140A publication Critical patent/CN105230140A/zh
Application granted granted Critical
Publication of CN105230140B publication Critical patent/CN105230140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6666—High-frequency adaptations for passive devices for decoupling, e.g. bypass capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Signal Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种能够使设置于层叠体的一个面且与特定元器件相连接的安装电极实现微小面积化及窄间距化的技术，同时提供一种能够可靠地在实现了微小面积化的安装电极上形成电镀被膜的技术。与特定元器件连接用的安装电极(10a～10i)由第一过孔导体20的一个端面形成，因此，能够实现安装电极(10a～10i)的微小面积化和窄间距化。由第一过孔导体(20)的一个端面形成的安装电极(10a～10i)、和在第二过孔导体(21)的露出到层叠体(100)表面的端面上形成的平面电极(ANT、Pin、GND、Vin、11a～11c、12)通过内部布线电极(30)连接，因此能够可靠地在安装电极(10a～10i)上形成电镀被膜。

Description

多层布线基板
技术领域
本发明涉及多层布线基板，该多层布线基板具备由多个绝缘层层叠而成的层叠体、以及设置于层叠体内的内部布线电极。
背景技术
以往，提出了如图9所示的具备多层布线基板501的模块500(例如参照专利文献1)。图9是表示具备现有的多层布线基板的模块的图。模块500具备多层布线基板501和安装于多层布线基板501表面的半导体元件502(IC)。多层布线基板501包括：由多个绝缘层503a层叠而成的层叠体503、设置于层叠体503内的内部布线电极504、以及分别设置于层叠体503两面的抗蚀剂505。在层叠体503的一个面上设有用于安装包括IC502在内的元器件的焊盘电极506，在层叠体503的另一个面上设有外部连接用的连接电极507。内部布线电极504具备设置于各绝缘层503a的过孔导体504a和面内导体504b，各过孔导体504a彼此经由面内导体504b相互连接，安装在层叠体503的一个面的焊盘电极506上的IC502与设置于层叠体503的另一个面的连接电极507通过内部布线电极504相连接。
现有技术文献
专利文献
专利文献1：日本专利特开2008-300482号公报(第0019-0050段、图5等)
发明内容
发明所要解决的技术问题
近年来，移动电话、移动信息终端等通信移动终端正在向多功能化和小型化发展，搭载于其上的具备各种功能的模块500也要求实现多功能化和小型化。为此，搭载在模块500所具备的多层布线基板501上的IC502等特定元器件迅速地向多功能化和小型化发展，并且需要在多层布线基板501上搭载输入输出端子已实现了多管脚化和窄间距化的特定元器件。因而，随着多层布线基板501上搭载的特定元器件的输入输出端子的多管脚化和窄间距化，要求设置于层叠体503的一个面且与特定元器件相连接的焊盘电极506也实现窄间距化。
然而，在现有的多层布线基板501中，焊盘电极506和与之相连接的过孔导体504a分别通过不同的工序来形成，因此，有可能会因各工序中的加工误差和位置偏差等而导致在不同工序中形成的过孔导体504a和焊盘电极506之间发生位置偏差，从而引起连接不良的情况发生。因此，现有技术中，通过形成面积比露出到层叠体503的一个面上的过孔导体504a端面的面积要大的焊盘电极506，来防止过孔导体504a和焊盘电极506的连接不良。然而，为了确保过孔导体504a和焊盘电极506的连接可靠性而使焊盘电极506大面积化会妨碍焊盘电极506的窄间距化。
另外，还考虑在层叠体503的一个面上形成被小面积化的焊盘电极506来实现焊盘电极506的窄间距化。但是，在露出到层叠体503表面的焊盘电极506等平面电极上通常会通过镀覆来形成Ni或Au等金属膜，用以防止氧化并提高与其它元器件等所具备的电极等的连接性。因此，在使焊盘电极506等平面电极被小面积化的情况下，存在难以在平面电极上形成镀覆被膜的问题。
本发明是鉴于上述问题而完成的，其目的在于提供一种能够使设置于层叠体的一个面且与特定元器件相连接的安装电极实现微小面积化及窄间距化的技术，同时提供一种能够在实现了微小面积化的安装电极上可靠地形成镀覆被膜的技术。
解决技术问题所采用的技术手段
为了达到上述目的，本发明的多层布线基板包括：由多个绝缘层层叠而成的层叠体；设置于所述层叠体且一个端面露出到所述层叠体的一个面以形成与特定元器件连接用的安装电极的第一过孔导体；设置于所述层叠体且至少有一个端面露出到所述层叠体的表面的第二过孔导体；形成于露出到所述层叠体的表面的所述第二过孔导体的端面的平面电极；以及设置在所述层叠体内的内部布线导体，所述第一过孔导体和所述第二过孔导体通过所述内部布线电极相连接。
在采用上述结构的发明中，利用露出到层叠体的一个面的第一过孔导体的一个端面来形成与特定元器件连接用的安装电极。因此，与特定元器件连接用的安装电极只要通过形成第一过孔导体的工序就能形成，因此无需像现有技术那样考虑过孔导体和平面电极的加工误差和位置偏差，利用第一过孔导体的一个端面能够在层叠体的一个面上形成微小面积的安装电极。因而，能够使设置于层叠体的一个面且与特定元器件相连接的安装电极实现微小面积化和窄间距化。
另外，在层叠体上设置有至少有一个端面露出到层叠体表面的第二过孔导体。另外，在露出到层叠体表面的第二过孔导体的端面形成有平面电极。并且，第一过孔导体和第二过孔导体通过设置于层叠体内的内部布线电极相连接。因此，由第一过孔导体的一个端面所形成的安装电极、和在第二过孔导体的露出到层叠体表面的端面上所形成的平面电极通过内部布线电极而电连接，从而处于安装电极的面积似乎变大的状态。因而，在实施镀覆时通过使安装电极和与之电连接的平面电极接触药液，能够促进安装电极中的氧化还原反应，因此，能够可靠地在微小面积化后的安装电极上形成镀覆被膜。
另外，也可以在安装所述特定元器件的所述层叠体的一个面的安装区域中设置由多个所述第一过孔导体的一个端面所形成的多个所述安装电极，在所述层叠体的不同于所述安装区域的其他区域中设置在多个所述第二过孔导体的露出到所述层叠体表面的端面上所形成的多个所述平面电极，多个所述第一过孔导体分别与多个所述第二过孔导体中的任一个通过所述内部布线电极相连接。
这样，通过在安装特定元器件的层叠体的一个面的安装区域中设置由多个第一过孔导体的一个端面所形成的微小面积的多个安装电极，从而能够可靠地在安装特定元器件的安装区域中实现安装电极的窄间距化。另外，形成在多个第二过孔导体的露出到层叠体表面的端面上的多个平面电极形成在层叠体的不同于安装区域的其他区域，多个第一过孔导体分别与多个第二过孔导体中的任一个通过内部布线电极相连接。因此，由第一过孔导体的一个端面形成的安装电极、和在多个第二过孔导体的露出到层叠体表面的端面上所形成的多个平面电极中的任一个处于电连接的状态，因此能够在各安装电极上可靠地形成镀覆被膜。
另外，也可以具备由多个陶瓷绝缘层层叠而成的陶瓷层叠体来作为所述层叠体，所述第一过孔导体由混合了陶瓷材料的第一导电性糊料来形成。
这样，通过用混合了陶瓷材料的第一导电性糊料来形成第一过孔导体，能够减小在烧结陶瓷层叠体时陶瓷绝缘层与第一过孔导体之间的收缩率之差。因此，在烧结陶瓷层叠体时，能够防止第一过孔导体与陶瓷绝缘层的边界部分产生间隙。另外，第一过孔导体和形成在第二过孔导体的露出到层叠体表面的端面上的平面电极处于电连接的状态，因此能够可靠地在安装电极上形成镀覆被膜。
另外，所述平面电极可以由Cu含有率大于所述第一导电性糊料的第二导电性糊料来形成。
这样，能够增大与安装电极电连接的平面电极中的Cu含有率，因此能够更可靠地在安装电极上形成镀覆被膜。
另外，所述平面电极的面积可以大于露出到所述层叠体的一个面上的所述第一过孔导体的一个端面的面积。
这样，通过增大与由第一过孔导体的一个端面所形成的安装电极电连接的平面电极的面积，能够进一步增大对安装电极实施镀覆时与药液接触的平面电极的面积，因此能够更加可靠地在安装电极上形成镀覆被膜。
另外，所述平面电极和所述安装电极可以邻接地配置。
这样，通过使安装电极和与之连接的平面电极邻接地配置，能够可靠地在安装电极上形成镀覆被膜，并能节约布线，实现多层布线基板的小型化。
另外，所述安装电极可以具备2个，并将所述平面电极配置在两个所述安装电极之间。
这样，通过在两个安装电极之间配置与它们连接的平面电极，能够可靠地在安装电极上形成镀覆被膜，并能节约布线，实现多层布线基板的小型化。
另外，所述平面电极可以是未安装元器件的空电极。
这样，通过将安装电极与作为空电极而形成的平面电极电连接，能够提供可靠地防止镀覆被膜未附着在安装电极上的多层布线基板。
另外，所述平面电极上可以安装形成匹配电路或旁通电容器的元器件。
这样，在通过连接安装电极而能够防止电镀被膜未附着在安装电极上的平面电极上，安装形成匹配电路或旁通电容器的元器件，能够提供结构实用的多层布线基板。
发明效果
根据本发明，利用第一过孔导体的一个端面在层叠体的一个面上形成微小面积的安装电极，因此，能够使设置于层叠体的一个面且与特定元器件连接的安装电极实现微小面积化和窄间距化。另外，第一过孔导体和第二过孔导体通过设置于层叠体内的内部布线电极相连接，由第一过孔导体的一个端面所形成的安装电极和在第二过孔导体的露出到层叠体表面的端面上形成的平面电极通过内部布线电极电连接，从而处于安装电极的面积似乎变大的状态。因而，在实施镀覆时通过使安装电极和与之电连接的平面电极接触药液，能够促进安装电极中的氧化还原反应，因此，能够可靠地在微小面积化后的安装电极上形成镀覆被膜。
附图说明
图1是表示具备本发明的一个实施方式的多层布线基板的前端模块的图。
图2是图1的前端模块的电路框图。
图3是表示配置例(1)的图，图3(a)是表示元器件与电极的配置关系的图，图3(b)是表示利用内部布线电极实现的连接状态的图。
图4是表示配置例(2)的图，图4(a)是表示元器件与电极的配置关系的图，图4(b)是表示利用内部布线电极实现的连接状态的图。
图5是表示配置例(3)的图，图5(a)是表示元器件与电极的配置关系的图，图5(b)是表示利用内部布线电极实现的连接状态的图。
图6是表示配置例(4)的图，图6(a)是表示元器件与电极的配置关系的图，图6(b)是表示利用内部布线电极实现的连接状态的图。
图7是表示配置例(5)的图，图7(a)是表示元器件与电极的配置关系的图，图7(b)是表示利用内部布线电极实现的连接状态的图。
图8是表示配置例(6)的图，图8(a)是表示元器件与电极的配置关系的图，图8(b)是表示利用内部布线电极实现的连接状态的图。
图9是表示具备现有的多层布线基板的模块的图。
具体实施方式
参照图1和图2，对本发明的一个实施方式进行说明。图1是表示具备本发明的一个实施方式的多层布线基板的前端模块的图，图2是图1的前端模块的电路框图。图1和图2中，为了简化说明，仅示出了主要的结构，省略了其它结构的图示。
(前端模块的结构)
图1所示的前端模块(通信模块)搭载于具备通信功能的移动电话或移动信息终端等通信移动终端所具备的的母板等，连接在通信移动终端所具备的的天线元件(未图示)的正下方。本实施方式中，前端模块具备：相当于本发明的“特定元器件”的RFIC2、功率放大器3、滤波电路元器件4和开关IC5、以及安装了这些特定元器件2～5的多层布线基板1。RFIC2、功率放大器3、滤波电路元器件4和开关IC5通过焊料等安装在多层布线基板1所具备的层叠体100的一个面100a的安装区域MA中。另外，在层叠体100的不同于安装区域MA的其它区域中，通过焊料等安装有形成匹配电路6的电容器C1和电感器L1等元器件、形成旁通电容器的电容器C2等元器件。
RFIC2具有如下功能：将从通信移动终端的天线元件经由共用电极ANT(平面电极)输入到前端模块的接收信号(RF信号)解调成基带信号并进行处理，或者将通信移动终端中所生成的、且经由输入电极Pin被输入到前端模块的基带信号按照规定的调制方式调制成RF信号(发送信号)并输出。本实施方式中，基带信号经由输入电极Pin和安装电极10a被输入到RFIC2，对基带信号进行了调制后的发送信号经由安装电极10b从RFIC2被输出。
功率放大器3对经由安装电极10c被输入并从RFIC2被输出的发送信号的信号电平进行放大。经由功率放大器3放大了其信号电平后的发送信号经由安装电极10d被输出。功率放大器3由异质结双极型晶体管、场效应晶体管等一般的功率放大元件来形成。
匹配电路6使功率放大器3的输出阻抗与滤波电路元器件4的输入阻抗相匹配。形成匹配电路6的电感器L1串联连接至与将功率放大器3和滤波电路元器件4相连接的信号线SL1。形成匹配电路6的电容器C1的一端连接至焊盘电极11a(平面电极)，该焊盘电极11a与形成将电感器L1与功率放大器3的输出端相连接的信号线SL1的内部布线电极30相连接。电容器C1的另一端连接至焊盘电极11b(平面电极)，该焊盘电极11b与形成连接至接地电极GND(平面电极)的接地线SL2的内部布线电极30相连接。
滤波电路元器件4使规定频带的RF信号通过。从匹配电路6输出的发送信号经由安装电极10e被输入至滤波电路元器件4，从而使去除了高频分量等多余的信号分量后的发送信号经由安装电极10f输出。滤波电路元器件4由SAW(弹性表面波)滤波元件、BAW(体弹性波)滤波元件、LC滤波器、电介质滤波器等一般的滤波电路来形成。
开关IC5在包含与安装电极10g相连接的信号端子在内的多个信号端子(图示省略)中的任一个与连接至安装电极10h且连接至共用电极ANT的公共端子(图示省略)之间进行切换连接。经由安装电极10h连接至共用电极ANT的公共端子通过开关IC5与连接至安装电极10g的信号端子相连接，由此，从滤波电路元器件4输出并经由安装电极10g输入至开关IC5的发送信号经由安装电极10h从共用电极ANT输出。
另外，RFIC2、功率放大器3和开关IC5分别与供电用的安装电极10i相连接来进行供电，该安装电极10i与形成电源线SL3的内部布线电极30相连接，该电源线SL3和连接有外部电源(图示省略)的电源电极Vin(平面电极)相连接。RFIC2、功率放大器3和开关IC5中分别设有形成旁通电容器的电容器C2。电容器C2的一端连接至形成电源线SL3的内部布线电极30所连接的焊盘电极11c(平面电极)。电容器C2的另一端连接至形成接地线SL2的内部布线电极30所连接的焊盘电极11b。
(多层布线基板)
接下来，主要参照图1，对多层布线基板1进行说明。
多层布线基板1具备由5层绝缘层101～105层叠而成的层叠体100。层叠体100中设有第一过孔导体20和第二过孔导体21，其中，第一过孔导体20的一个端面露出到层叠体的一个面100a上，并形成与RFIC2、功率放大器3、滤波电路元器件4、开关IC5等特定元器件连接用的安装电极10a～10i，第二过孔导体21至少有一个端面露出到层叠体100的表面。露出到层叠体100表面的多个第二过孔导体21的端面上，分别形成有共用电极ANT、输入电极Pin、接地电极GND、电源电极Vin、焊盘电极11a～11c、空电极12等平面电极(以下称为“平面电极ANT、Pin、GND、Vin、11a～11c、12”)。
上述各平面电极ANT、Pin、GND、Vin、11a～11c、12的面积大于露出到层叠体100的一个面100a的第一过孔导体20的一个端面的面积。空电极12是未安装包括上述元器件在内的各种元器件的电极。
另外，在安装上述RFIC2、功率放大器3、滤波电路元器件4、开关IC5等特定元器件的层叠体100的一个面100a的安装区域MA中，设有由多个第一过孔导体20的一个端面所形成的多个安装电极10a～10i。另外，设置在层叠体100的不同于安装区域MA的其它区域中的上述多个平面电极ANT、Pin、GND、Vin、11a～11c、12中的一部分被配置成与各安装电极10a～10i中的任一个相邻接，或者配置在2个安装电极之间。
层叠体100内还设有内部布线电极30，该内部布线电极30具备：设置于各绝缘层102～104以使两个端面不露出到层叠体100表面的多个第三过孔导体31，以及多个面内导体32。如图1所示，多个第一过孔导体20分别经由内部布线电极30而与多个第二过孔导体21中的任一个相连接。因此，由第一过孔导体20的露出到层叠体100的一个面100a上的端面所形成的各安装电极10a～10i分别与面积大于各安装电极10a～10i的上述平面电极ANT、Pin、GND、Vin、11a～11c、12中的任一个连接。
本实施方式中，层叠体100通过对由陶瓷生片形成的多个绝缘层101～105进行层叠并烧结从而形成为陶瓷层叠体。即，形成各绝缘层101～105的陶瓷生片可通过如下方式形成：利用成型器，将由氧化铝和玻璃等的混合粉末与有机粘接剂和溶剂等一起混合得到的浆料形成为片状，并在1000℃左右的低温下进行所谓的低温烧结而得到。然后，对切割成规定形状的陶瓷生片进行激光加工等来形成过孔，在所形成的过孔中填充包含Ag、Cu等在内的导电性糊料，或者进行填孔镀覆，从而形成层间连接用的各过孔导体20、21、31，通过印刷包含Ag、Cu等在内的导电性糊料来形成各种面内导体32和层叠体100表面的平面电极ANT、Pin、GND、Vin、11a～11c、12，由此形成各绝缘层101～105。
本实施方式中，各过孔导体20、21、31由混合了与各绝缘层101～105相同的材料即陶瓷材料的第一导电性糊料来形成。另外，层叠体100表面的各平面电极ANT、Pin、GND、Vin、11a～11c、12由Cu含有率大于第一导电性糊料的第二导电性糊料来形成。第二导电性糊料可以是实质上的纯铜。
另外，也可以由形成于各绝缘层101～105的各过孔导体20、21、31和面内导体32来形成电容器或电感器等电路元件，或者利用所形成的电容器或电感器等电路元件来形成滤波电路或匹配电路等。另外，多层布线基板1也可以用树脂或聚合物材料等来形成。多层布线基板1的层数等并不限于上述结构，可以根据前端模块的使用目的等适当地变更设计。另外，层叠体100表面的各平面电极ANT、Pin、GND、Vin、11a～11c、12也可以通过对形成于层叠体100表面的Cu层进行光刻等刻蚀来形成。
(配置例)
接下来，参照图3～图8，对由第一过孔导体20的一个端面所形成的安装电极10、和在露出到层叠体100表面的第二过孔导体21的端面所形成的焊盘电极11(平面电极)、以及空电极12之间的配置关系的另一个示例进行说明。图3～图8的各图分别是表示配置例(1)～(6)的图，各图的(a)是表示元器件与电极之间的配置关系的图，(b)是表示利用内部布线电极30实现的连接状态的图。在以下说明的配置例中，仅图示了各图记载的多个安装电极10中的一部分安装电极10和焊盘电极11及空电极12之间的连接状态。
(1)配置例(1)
配置例(1)中，如图3(a)所示，配置在矩形形状的4个角附近的4个安装电极10和配置在各安装电极10的大致中央处的焊盘电极11上安装有特定元器件7。如图3(b)所示，图中左下方的安装电极10与连接至焊盘电极11的第二过孔导体21通过内部布线电极30相连接。
(2)配置例(2)
配置例(2)中，如图4(a)所示，形成在特定元器件7周围的多个焊盘电极11上安装有芯片元器件8。如图4(b)所示，图中左下方的安装电极10与其下方相邻接的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接，图中左上方的安装电极10与其左方相邻接的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接。
(3)配置例(3)
配置例(3)中，如图5(a)所示，在特定元器件7的周围形成有与第二过孔导体21连接的多个空电极12。如图5(b)所示，图中左下方的安装电极10与其下方相邻接的空电极12所连接的第二过孔导体21通过内部布线电极30相连接，图中左上方的安装电极10与其左方相邻接的空电极12所连接的过孔导体21通过内部布线电极30相连接。
(4)配置例(4)
配置例(4)中，如图6(a)所示，形成在特定元器件7周围的多个焊盘电极11上安装有芯片元器件8和IC9。如图6(b)所示，图中左下方的安装电极10与其下方相邻接的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接。
(5)配置例(5)
配置例(5)中，如图7(a)所示，安装有2个特定元器件2，在形成于2个特定元器件7之间的多个焊盘电极11上安装有芯片元器件8。如图7(b)所示，图中上侧的安装有特定元器件7的各安装电极10中位于左下方的安装电极10与其下方相邻接的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接，位于右下方的安装电极10与其下方相邻接的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接。另外，图中下侧的安装有特定元器件7的各安装电极10中位于左上方的安装电极10与其上方所配置的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接，位于右上方的安装电极10与其上方所配置的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接。
(6)配置例(6)
配置例(6)中，如图8(a)所示，在配置例(5)的上侧的特定元器件7上方所形成的焊盘电极11上进一步安装芯片元器件8，在下侧的特定元器件7右方所形成的焊盘电极11上进一步安装芯片元器件8。如图8(b)所示，在图7(b)所示的连接状态的基础上，图8(b)中上侧的安装有特定元器件7的各安装电极10中位于左上方的安装电极10与其下方相邻接的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接，位于右上方的安装电极10与其下方相邻接的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接。另外，图8(b)中下侧的安装有特定元器件7的各安装电极10中位于左下方的安装电极10与配置在各安装电极10中央的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接，位于右下方的安装电极10与其右方所配置的焊盘电极11所连接的第二过孔导体21通过内部布线电极30相连接。
如上所述，在本实施方式中，利用露出到层叠体100的一个面100a的第一过孔导体20的一个端面来形成与RFIC2、功率放大器3、滤波电路元器件4、开关IC5等特定元器件连接用的安装电极10、10a～10i。因此，与特定元器件连接用的安装电极10、10a～10i只要通过形成第一过孔导体20的工序就能形成，因此，无需像现有技术那样考虑过孔导体和平面电极的加工误差和位置偏差，利用第一过孔导体20的一个端面能够在层叠体100的一个面上形成微小面积的安装电极10、10a～10i。因而，能够使设置于层叠体100的一个面100a且与特定元器件相连接的安装电极10、10a～10i实现微小面积化和窄间距化。
另外，层叠体100上还设有至少有一个端面露出到层叠体100表面的第二过孔导体21。另外，在露出到层叠体100表面的第二过孔导体21的端面形成有平面电极ANT、Pin、GND、Vin、11a～11c、12。并且，第一过孔导体20和第二过孔导体21通过设置于层叠体100内的内部布线电极30相连接。因此，由第一过孔导体20的一个端面形成的安装电极10、10a～10i、和在第二过孔导体21的露出到层叠体100表面的端面上形成的平面电极ANT、Pin、GND、Vin、11a～11c、12通过内部布线电极30实现电连接，从而处于安装电极10、10a～10i的面积似乎变大的状态。因而，在实施镀覆时通过使安装电极10、10a～10i和与之电连接的平面电极ANT、Pin、GND、Vin、11a～11c、12接触药液，由此能够促进安装电极10、10a～10i中的氧化还原反应，因此，能够在微小面积化后的安装电极10、10a～10i上可靠地形成镀覆被膜。
另外，安装电极10、10a～10i和平面电极ANT、Pin、GND、Vin、11a～11c、12通过内部布线电极30实现电连接，能促进在安装电极10、10a～10i上形成镀覆被膜的理由如下。即，通过无电镀覆在安装电极10、10a～10i上形成规定的金属被膜的情况下，从附着在平面电极ANT、Pin、GND、Vin、11a～11c、12上的还原剂释放出的电子会经由内部布线电极30提供给安装电极10、10a～10i。然后，在安装电极10、10a～10i的表面，金属离子接受从平面电极ANT、Pin、GND、Vin、11a～11c、12一侧提供而来的电子，从而在安装电极10、10a～10i的表面析出金属(镀覆被膜)。因此，在无电镀覆方法中，相互电连接的所有金属材料与进行无电镀覆所使用的药液接触的面积越大，越容易在金属上形成镀覆被膜。
另外，通过在安装RFIC2、功率放大器3、滤波电路元器件4和开关IC5等特定元器件的层叠体100的一个面100a的安装区域MA中设置由多个第一过孔导体20的一个端面所形成的微小面积的多个安装电极10、10a～10i，从而能够可靠地在安装特定元器件的安装区域MA中实现安装电极10、10a～10i的窄间距化。另外，形成在多个第二过孔导体21的露出到层叠体100表面的端面上的多个平面电极ANT、Pin、GND、Vin、11a～11c、12形成于层叠体100的不同于安装区域MA的其他区域，多个第一过孔导体20分别与多个第二过孔导体21中的任一个通过内部布线电极30相连接。因此，由多个第一过孔导体20的一个端面形成的多个安装电极10、10a～10i、和在多个第二过孔导体21的露出到层叠体100表面的端面上所形成的多个平面电极ANT、Pin、GND、Vin、11a～11c、12中的任一个处于电连接的状态，因此能够在各安装电极10、10a～10i上可靠地形成镀覆被膜。
另外，通过用混合了陶瓷材料的第一导电性糊料来形成各过孔导体20、21、31，能够减小在烧结陶瓷层叠体100时陶瓷绝缘层101～105与各过孔导体20、21、31之间的收缩率之差。因此，在烧结陶瓷层叠体100时，能够防止各过孔导体20、21、31与陶瓷绝缘层101～105的边界部分产生间隙。另外，各第一过孔导体20和形成在第二过孔导体21的露出到层叠体100表面的端面上的平面电极ANT、Pin、GND、Vin、11a～11c、12处于电连接的状态，因此能够可靠地在安装电极10、10a～10i上形成镀覆被膜。
另外，各平面电极ANT、Pin、GND、Vin、11a～11c、12由Cu含有率大于第一导电性糊料的第二导电性糊料来形成。因此，能够增大与安装电极10、10a～10i电连接的平面电极ANT、Pin、GND、Vin、11a～11c、12中的Cu含有率，因此能够更可靠地在安装电极10、10a～10i上形成镀覆被膜。
与由第一过孔导体20的一个端面形成的安装电极10、10a～10i电连接的平面电极ANT、Pin、GND、Vin、11a～11c、12的面积大于第一过孔导体20的一个端面的面积。因此，能够进一步增大对安装电极10、10a～10i实施镀覆时与药液接触的平面电极ANT、Pin、GND、Vin、11a～11c、12的面积，因此能够更可靠地在安装电极10、10a～10i上形成镀覆被膜。
另外，通过将安装电极10、10a～10i和与它们电连接的平面电极ANT、Pin、GND、Vin、11a～11c、12相邻接地配置，由此能够可靠地在安装电极10、10a～10i上形成电镀被膜，并能节约布线，实现多层布线基板1的小型化。另外，通过在2个安装电极10、10a～10i之间配置与它们电连接的平面电极ANT、Pin、GND、Vin、11a～11c、12，由此能够可靠地在安装电极10、10a～10i上形成镀覆被膜，并能节约布线，实现多层布线基板1的小型化。
另外，通过将被形成为空电极12的平面电极与安装电极10、10b、10c、10f、10g电连接，从而能够提供可靠地防止镀覆被膜未附着在安装电极10、10b、10c、10f、10g上的多层布线基板。
另外，在通过连接至安装电极10e、10i而能够防止镀覆被膜未附着在安装电极10e、10i上的平面电极11a、11c上，安装形成匹配电路6或旁通电容器的电容器C2，由此能够提供结构实用的多层布线基板1。
本发明并不限于上述各实施方式，在不脱离其宗旨的范围内，除上述以外，可以进行各种变更，也可以将上述实施方式所具备的结构进行任意的组合。例如，具备本发明的多层布线基板1的模块并不限于上述前端模块，开关模块、通信模块等各种高频模块、电源模块也可以具备本发明的多层布线基板1。另外，搭载于多层布线基板1的本发明的特定元器件并不限于上述例子，各种IC元器件等能够实现多管脚化和窄间距化的元器件都可以作为特定元器件而搭载于多层布线基板1。
工业上的实用性
本发明能够广泛地应用于具备由多个绝缘层层叠而成的层叠体、以及设置于层叠体内的内部布线电极的多层布线基板。
标号说明
1多层布线基板
2RFIC(特定元器件)
3功率放大器(特定元器件)
4滤波电路元器件(特定元器件)
5开关IC(特定元器件)
6匹配电路
7特定元器件
10，10a，10b，10c，10d，10e，10f，10g，10h，10i安装电极
11，11a，11b，11c焊盘电极(平面电极)
12空电极(平面电极)
20第一过孔导体
21第二过孔导体
30内部布线电极
100层叠体
100a一个面
101～105绝缘层
ANT共用电极(平面电极)
C1，C2电容器(元器件)
GND接地电极(平面电极)
L1电感器(元器件)
MA安装区域
Pin输入电极(平面电极)
Vin电源电极(平面电极)

Claims (9)

1.一种多层布线基板，其特征在于，包括：
由多个绝缘层层叠而成的层叠体；
设置于所述层叠体且一个端面露出到所述层叠体的一个面上并形成与特定元器件连接用的安装电极的第一过孔导体；
设置于所述层叠体且至少有一个端面露出到所述层叠体的表面的第二过孔导体；
在露出到所述层叠体的表面的所述第二过孔导体的端面上形成的平面电极；以及
设置在所述层叠体内的内部布线电极，
所述第一过孔导体和所述第二过孔导体通过所述内部布线电极相连接。
2.如权利要求1所述的多层布线基板，其特征在于，
在安装所述特定元器件的所述层叠体的一个面的安装区域中，设置有由多个所述第一过孔导体的一个端面形成的多个所述安装电极，
在所述层叠体的不同于所述安装区域的其它区域中，设置有在多个所述第二过孔导体的露出到所述层叠体的表面的端面上所形成的多个所述平面电极，
多个所述第一过孔导体分别和多个所述第二过孔导体中的任一个通过所述内部布线电极相连接。
3.如权利要求1或2所述的多层布线基板，其特征在于，
具备由多个陶瓷绝缘层层叠而成的陶瓷层叠体来作为所述层叠体，
所述第一过孔导体由混合了陶瓷材料的第一导电性糊料来形成。
4.如权利要求3所述的多层布线基板，其特征在于，
所述平面电极由Cu含有率大于所述第一导电性糊料的第二导电性糊料来形成。
5.如权利要求1至4的任一项所述的多层布线基板，其特征在于，
所述平面电极的面积大于露出到所述层叠体的一个面上的所述第一过孔导体的一个端面的面积。
6.如权利要求1至5的任一项所述的多层布线基板，其特征在于，
所述平面电极和所述安装电极邻接地配置。
7.如权利要求1至6的任一项所述的多层布线基板，其特征在于，
所述安装电极设有2个，
在2个所述安装电极之间配置所述平面电极。
8.如权利要求1至7的任一项所述的多层布线基板，其特征在于，
所述平面电极是未安装元器件的空电极。
9.如权利要求1至7的任一项所述的多层布线基板，其特征在于，
在所述平面电极上安装形成匹配电路或旁通电容器的元器件。
CN201480025718.4A 2013-05-08 2014-04-24 多层布线基板 Active CN105230140B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-098465 2013-05-08
JP2013098465 2013-05-08
PCT/JP2014/061525 WO2014181697A1 (ja) 2013-05-08 2014-04-24 多層配線基板

Publications (2)

Publication Number Publication Date
CN105230140A true CN105230140A (zh) 2016-01-06
CN105230140B CN105230140B (zh) 2018-09-25

Family

ID=51867179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480025718.4A Active CN105230140B (zh) 2013-05-08 2014-04-24 多层布线基板

Country Status (4)

Country Link
US (1) US9844138B2 (zh)
JP (1) JP6269661B2 (zh)
CN (1) CN105230140B (zh)
WO (1) WO2014181697A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6483526B2 (ja) * 2015-05-23 2019-03-13 京セラ株式会社 電子装置用基板
US20160359461A1 (en) * 2015-06-05 2016-12-08 Qualcomm Incorporated Front end module located adjacent to antenna in apparatus configured for wireless communication
CN110392926B (zh) * 2017-03-14 2022-12-06 株式会社村田制作所 高频模块
WO2018186154A1 (ja) * 2017-04-04 2018-10-11 株式会社村田製作所 高周波モジュール及び通信装置
JP7283358B2 (ja) * 2019-11-14 2023-05-30 株式会社デンソー 電子制御装置
JP2022185903A (ja) * 2021-06-03 2022-12-15 株式会社村田製作所 高周波モジュール及び通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476287A (zh) * 2002-07-17 2004-02-18 �ձ�������ҵ��ʽ���� 铜浆料及使用该铜浆料的布线板
CN101213890A (zh) * 2005-07-12 2008-07-02 株式会社村田制作所 多层布线基板及其制造方法
CN101874429A (zh) * 2007-11-30 2010-10-27 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
US20120119377A1 (en) * 2010-11-15 2012-05-17 Shinko Electric Industries Co., Ltd Wiring substrate, semiconductor device, and method of manufacturing wiring substrate

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632356B2 (ja) * 1986-11-12 1994-04-27 株式会社日立製作所 ムライト系セラミツク多層配線基板用導体ペ−スト
JP3162539B2 (ja) * 1993-04-05 2001-05-08 日本特殊陶業株式会社 導体ペーストによって導体を形成したセラミック配線基板の製造方法
JPH08125339A (ja) * 1994-10-21 1996-05-17 Kyocera Corp 多層配線基板の製造方法
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
JPH0936508A (ja) * 1995-07-13 1997-02-07 Shinko Electric Ind Co Ltd セラミック回路基板用導体ぺースト及びセラミック回路基板
JPH1093224A (ja) * 1996-07-01 1998-04-10 Denso Corp セラミック基板用導電材料およびセラミック配線板
JPH1064332A (ja) * 1996-08-21 1998-03-06 Jgc Corp スルーホール充填用ペーストおよび回路基板およびその製造方法
JP2002368426A (ja) * 2001-06-08 2002-12-20 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2004297456A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 高周波モジュール
US7149496B2 (en) 2003-03-27 2006-12-12 Kyocera Corporation High-frequency module and radio communication apparatus
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
JP2007115952A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd インターポーザ基板及びその製造方法
JP4858538B2 (ja) * 2006-02-14 2012-01-18 株式会社村田製作所 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP4844487B2 (ja) * 2006-08-09 2011-12-28 株式会社村田製作所 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JP5092547B2 (ja) 2007-05-30 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
JP5201983B2 (ja) * 2007-12-28 2013-06-05 富士通株式会社 電子部品
JP5267194B2 (ja) * 2009-02-19 2013-08-21 株式会社村田製作所 電子部品モジュール
JP5737388B2 (ja) 2011-03-28 2015-06-17 株式会社村田製作所 ガラスセラミック基板およびその製造方法
JP2013026583A (ja) * 2011-07-26 2013-02-04 Kyocer Slc Technologies Corp 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476287A (zh) * 2002-07-17 2004-02-18 �ձ�������ҵ��ʽ���� 铜浆料及使用该铜浆料的布线板
CN101213890A (zh) * 2005-07-12 2008-07-02 株式会社村田制作所 多层布线基板及其制造方法
CN101874429A (zh) * 2007-11-30 2010-10-27 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
US20120119377A1 (en) * 2010-11-15 2012-05-17 Shinko Electric Industries Co., Ltd Wiring substrate, semiconductor device, and method of manufacturing wiring substrate

Also Published As

Publication number Publication date
JP6269661B2 (ja) 2018-01-31
CN105230140B (zh) 2018-09-25
JPWO2014181697A1 (ja) 2017-02-23
US9844138B2 (en) 2017-12-12
US20160057862A1 (en) 2016-02-25
WO2014181697A1 (ja) 2014-11-13

Similar Documents

Publication Publication Date Title
CN111526227B (zh) 高频模块和通信装置
US9844138B2 (en) Multilayer wiring board
US8253483B2 (en) High-frequency switch module
US6252778B1 (en) Complex electronic component
CN103813635B (zh) 高频电路模块
TWI511475B (zh) 模組基板及通信用模組
JP2002134636A (ja) 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置および高周波回路基板の製造方法
US9484608B2 (en) Switch module
US8558641B2 (en) High-frequency module
US11817358B2 (en) Circuit module and communication device
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
CN103430457A (zh) 高频模块
CN218827106U (zh) 异构封装基板和异构封装模组
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
WO2010143471A1 (ja) 高周波スイッチモジュール
JP2015162729A (ja) 方向性結合器および高周波モジュール
CN212113714U (zh) 射频前端模组、射频通信装置和电子设备
CN103620958A (zh) 电路模块
JP3925771B2 (ja) 高周波スイッチモジュール
US11729903B2 (en) Radio frequency module and communication device
JP4067760B2 (ja) 高周波電子回路モジュールおよびモジュール用多層基板
JP2002094410A (ja) Ｓａｗフィルタを具えたアンテナスイッチモジュール
JP2014096667A (ja) モジュール
US20230262879A1 (en) High-frequency module and communication device
JP5267913B2 (ja) 高周波部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant