JP5267194B2 - 電子部品モジュール - Google Patents

電子部品モジュール Download PDF

Info

Publication number
JP5267194B2
JP5267194B2 JP2009037179A JP2009037179A JP5267194B2 JP 5267194 B2 JP5267194 B2 JP 5267194B2 JP 2009037179 A JP2009037179 A JP 2009037179A JP 2009037179 A JP2009037179 A JP 2009037179A JP 5267194 B2 JP5267194 B2 JP 5267194B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
inspection
terminal
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009037179A
Other languages
English (en)
Other versions
JP2010192774A (ja
Inventor
朋子 斉藤
秀行 森本
圭二 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009037179A priority Critical patent/JP5267194B2/ja
Publication of JP2010192774A publication Critical patent/JP2010192774A/ja
Application granted granted Critical
Publication of JP5267194B2 publication Critical patent/JP5267194B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、電子部品モジュールに関し、詳しくは、基板に電子部品が搭載された電子部品モジュールに関する。
従来、電子部品モジュールについて、基板に実装された電子部品を、基板に実装された状態のまま検査するため、基板に検査用端子を設けることが提案されている。
例えば図6の一部破断概略斜視図に示すように、基板112の実装用端子113に接合部114を介して半導体素子111が実装されている。基板112には、半導体素子111及び半導体素子111を封止する樹脂115によって占有された実装エリアの外側に、検査用端子119が形成され、検査用端子119は外部に露出するようになっている。検査用端子119は、基板112内に形成されたビア導体116や内部配線118、接続用端子113、接合部114を介して、半導体素子111に電気的に接続されている。これにより、半導体素子111が基板112に実装された状態のまま、検査用端子119を介して導体素子111や基板112に形成された配線を検査することができる(例えば、特許文献1参照)。
特開平9−260528号公報
しかしながら、電子部品を実装することにより占有される実装エリアの外側に検査用端子を設けると、基板上に検査用端子を設けるためのスペースを確保する必要があり、基板を小型化できないため、電子部品モジュールは大きくならざるを得ない。
本発明は、かかる実情に鑑み、検査用端子を設けても小型化できる電子部品モジュールを提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した電子部品モジュールを提供する。
電子部品モジュールは、基板に電子部品が搭載された電子部品モジュールである。前記基板には、前記電子部品を実装するための実装用端子と、検査用端子とが形成されている。前記検査用端子は、前記実装用端子に実装された前記電子部品と前記基板との間の部品搭載領域内に、当該検査用端子の少なくとも一部が形成されている。
上記構成によれば、基板に形成された配線や基板に搭載された電子部品を検査するための検査用端子の少なくとも一部が、電子部品が搭載される部品搭載領域内に形成されるため、検査用端子を設けるための新たなスペースを確保するために基板を大きくする必要がないようにすることができる。そのため、部品搭載領域の外側に検査用端子が形成される場合よりも、基板上のスペースを有効に活用して基板を小さくすることができ、電子部品モジュールを小型化することができる。
上記構成において、前記検査用端子は、当該検査用端子の少なくとも一部が形成された前記部品搭載領域を規定する前記電子部品を実装するための前記実装用端子とは、電気的に絶縁されている。
この場合、検査の対象とはならない電子部品の直下あるいはその周囲に検査用端子を配置することにより、検査の際には、検査の対象とはならない電子部品、又は検査の対象とはならない電子部品と基板とを接合する接合部材を取り除き、検査用端子を露出させることにより、検査用端子を用いて検査することができる。
好ましくは、前記基板は一対の主面を有する。前記基板の前記主面の一方側に形成された前記検査用端子は、前記基板の前記主面の他方側に形成された前記実装用端子に電気的に接続されている。
この場合、基板の一対の主面の他方側、すなわち他方主面側が外部回路基板などに接合された状態で、基板の一対の主面の一方側、すなわち一方主面側に形成された検査用端子を用いて、基板の他方主面側に形成された実装用端子に実装された電子部品を検査することができる。そのため、基板の他方主面側が外部回路基板などに接合された電子部品モジュールを、外部回路基板などから取り外すことなく、電子部品モジュールの基板の他方主面側に実装された電子部品、すなわち電子部品モジュールの基板の他方主面側に形成された実装用端子に実装された電子部品を検査することができる。
好ましくは、前記基板は、セラミック又は樹脂の層が積層された多層基板である。
この場合、実装用端子や検査用端子に接続される配線を多層基板に内蔵することによって基板を小型化し、電子部品モジュールをさらに小型化することができる。
本発明の電子部品モジュールは、実装エリアの内側に検査用端子を設けることによって、小型化できる。
電子部品モジュールの平面図である。(実施例1) 基板の平面図である。(実施例1) 電子部品モジュールの底面図である。(実施例1) 電子部品モジュールの要部断面図である。(実施例1) 電子部品モジュールの要部断面図である。(実施例2) 電子部品モジュールの一部破断概略斜視図である。(従来例)
以下、本発明の実施の形態について、図1〜図5を参照しながら説明する。
<実施例1> 実施例1の電子部品モジュール2について、図1〜図4を参照しながら説明する。
図1は、電子部品モジュール2の平面図である。図3は、電子部品モジュール2の底面図である。図1及び図3に示すように、電子部品モジュール2は、基板10の表面10a及び裏面10bの両側に、電子部品20〜28が搭載されている。
基板10は、プリント基板や、セラミック多層基板などである。電子部品モジュール2が無線通信用モジュールの場合、基板10に搭載される電子部品20〜28は、無線通信用半導体やフィルタ、コンデンサ、メモリ及び発振器などの電子部品である。
図2は、電子部品20〜27が搭載される基板10の表面10aの平面図である。図2に示すように、基板10の表面10aには、電子部品20〜27を実装するための実装用端子30〜37が形成されている。図2において、鎖線は、図1に示した電子部品20〜27が搭載される部品搭載領域20s〜27sの一部を代表的に示している。部品搭載領域20s〜27sは、基板10の表面10aのうち、電子部品20〜27が基板10に搭載されたとき、電子部品20〜27で覆われて隠れてしまう部分である。
基板10の表面10aには、実装用端子30〜37に加え、検査用端子40が形成されている。検査用端子40は、基板10の表面や内部に形成された配線や基板10に搭載された電子部品を検査するために用いる端子である。
図2に示すように、検査用端子40の一部分41は、電子部品22と基板10との間の部品搭載領域22s内に形成されている。検査用端子40の全部が、部品搭載領域22s内に形成されるようにしても構わない。
図4は、図1の線A−Aに沿って切断した断面のイメージ図である。図4に示すように、電子部品22はBGA(Ball Grid Array)パッケージのボール状のはんだ(バンプ)22xを介して実装用端子32に接合される。このように基板10に電子部品22が実装された状態では、実装用端子32に隣接して形成された検査用端子40は、その一部分41が、基板10に実装された電子部品22で覆われる。検査用端子40を用いて検査する場合には電子部品22を取り外し、検査用端子40を完全に露出させ、検査用端子40にプローブを当てるなどして、検査用端子40を用いて検査を行う。
検査用端子40は、検査用端子40を用いて行う検査とは無関係な電子部品22の部品搭載領域22sに含まれるように形成することが好ましい。検査用端子40上に配置した電子部品22とは異なる部品や、電子部品22と直接接続されない配線電極などの検査用として検査用端子40を使用するため、検査用端子40を覆う電子部品22を取り外すだけで検査を行うことができ、取り外した電子部品22との電気的接続条件などを考慮することなく、簡単に検査を行うことができる。
例えば電子部品モジュール2が無線通信用モジュールの場合、基板に搭載する電子部品の一つとして、ユーザ名や部品を識別するアドレスを格納するためのメモリを有していることがある。このメモリは、基板に搭載された電子部品の主動作である無線通信のテストを行う際などには、なくても機能する部品である。そこで、このメモリの下の部品搭載領域内に検査用端子を配置しておき、基板に搭載された電子部品が故障し、詳細な解析が必要になった際に、メモリを取り外して検査(解析)を行う。
このように部品搭載領域22s内に検査用端子40の少なくとも一部分41を形成することにより、検査用端子40を設けるための新たなスペースを確保するために基板10を大きくする必要がないようにすることができる。そのため、部品搭載領域の外側に検査用端子が形成される場合よりも、基板上のスペースを有効に活用して基板を2小さくすることができ、電子部品モジュール2を小型化することができる。
図3は、電子部品モジュール2の底面図である。図3に示すように、基板10の裏面10bには、外周に沿って、制御用端子50と実装用端子52とが形成されている。これらの端子50,52は、電子部品モジュール2を他の回路基板などに搭載するため、他の回路基板などの端子に電気的に接続される。
制御用端子50を介して、電子部品モジュールと他の回路基板などとの間で制御信号が入出力される。実装用端子52は、基板10の裏面10aと側面10sに、断面L字状に延在しており、実装用端子52のうち基板10の側面10sに沿って延在する部分53には、基板10の表面10a側に搭載された電子部品20〜27を覆う不図示の金属ケースが接合される。
基板10の裏面10bの中央には、キャビティと呼ばれる凹部12が形成され、凹部12内には、電子部品28が搭載されている。詳しくは、凹部12の底面に形成された不図示の実装用端子に電子部品28の端子が接続され、凹部12の底面と電子部品28との間には樹脂29が充填されている。
凹部12の底面に形成された実装用端子の一部は、基板10に形成された不図示のビアホール導体や内層配線などを介して、基板10の表面10aに形成された検査用端子40に電気的に接続されている。そのため、電子部品モジュール2は、基板10の表面10a側に搭載された電子部品を取り外すだけで、電子部品モジュール2が他の回路基板などに搭載された状態のまま、基板10の裏面10b側に搭載された電子部品28を検査することができる。
例えば、電子部品モジュール2が無線通信用モジュールであり、基板10の裏面10b側に搭載される電子部品28が無線通信用半導体である場合、無線通信用モジュールが他の回路基板に実装されたままの状態で、無線通信用半導体を検査することができる。そのため、無線通信用半導体の検査が容易になる。
基板10は、単層の基板であっても、多層基板であってもよい。基板10にセラミック又は樹脂の層が積層された多層基板を用いると、層を貫通するビア導体や隣接する層の間に形成される内層配線などを用いて、実装用端子や検査用端子に接続される配線を基板10に内蔵させることにより、基板10に単層の基板を用いる場合よりも基板10を小型化し、電子部品モジュール2を小型化することができる。
<実施例2> 実施例2の電子部品モジュール2aについて、図5を参照しながら説明する。
実施例2の電子部品モジュール2aは、実施例1の電子部品モジュール2と略同様に構成されている。以下では、実施例1と同じ構成部分には同じ符号を用い、実施例1との相違点を中心に説明する。
図5は、実施例2の電子部品モジュール2aの断面のイメージ図である。図5に示すように、実施例2の電子部品モジュールは、図4に示した実施例1の電子部品モジュール2と同様に、基板10の表面10aに、電子部品22,27を搭載するための実装用端子32,37と検査用端子42,44とが形成されている。
ただし、実施例1の電子部品モジュール2とは異なり、電子部品22と基板10との間には、アンダーフィル樹脂など接合材60が配置されている。接合材60は、電子部品22が搭載される部品搭載領域22sの外側に広がり、電子部品22の周囲にフィレット62が形成されている。フィレット62が形成された領域は、フィレット62があるため、電子部品を搭載することができない。すなわち、電子部品22及び電子部品22を接合するための接合材60によって占有された実装エリア22tは、部品搭載領域22sよりも広い。
検査用端子42,44を用いて検査を行う場合には、溶剤や加熱等によりフィレット62を除去して検査用端子42,44を露出させた後に、検査用端子42,44を用いて検査を行う。この場合、基板10に搭載された電子部品22を取り外すことなく、検査用端子42,44を用いて検査を行うことができる。そのため、検査用端子42,44の少なくとも一部が形成されている実装エリア22t内に搭載される電子部品22は、検査用端子42,44を用いる検査に関係する電子部品であってもよい。
図5において右側の検査用端子42全体と左側の検査用端子44の一部分45とは、部品搭載領域22sの外側のフィレット62が形成された領域内に形成され、フィレット62で覆われている。このように電子部品22の直下に検査用端子44を形成することにより、電子部品22と検査用端子44との間隔が狭くなり、接合材60をその空間に充填する際に毛細管現象により接合材60を電子部品22の下部へ充填しやすくなる。
図5において右側の検査用端子42のように、接合材60によって検査用端子42を覆うと、検査用端子42を外部環境から保護し、検査用端子42と図5において検査用端子42の左右両隣の実装用端子32a,37との間でのマイグレーション等によるショート不良を防止することができる。
図5において左側の検査用端子44のように、接合材60によって検査用端子44を覆うと、同様に、検査用端子44と図5において検査用端子44の右隣の実装用端子32bとの間でのマイグレーション等によるショート不良を防止することができる。
<まとめ> 以上に説明したように、部品搭載領域あるいは実装エリア内に検査用端子を設けると、検査用端子を設けるための新たなスペースを確保するために基板を大きくする必要がないようにすることができるため、基板上のスペースを有効に活用して基板を小さくすることができ、検査用端子を設けても電子部品モジュールを小型化することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
2,2a 電子部品モジュール
10 基板
10a 表面
10b 裏面
20〜28 電子部品
20s〜27s 部品搭載領域
22t 実装エリア
30〜37 実装用端子
40 検査用端子
41 一部分
42 検査用端子
44 検査用端子
45 一部分
60 接合材

Claims (3)

  1. 基板に電子部品が搭載された電子部品モジュールであって、
    前記基板には、前記電子部品を実装するための実装用端子と、検査用端子とが形成され、
    前記検査用端子は、前記実装用端子に実装された前記電子部品と前記基板との間の部品搭載領域内に、当該検査用端子の少なくとも一部が形成され、
    前記検査用端子は、当該検査用端子の少なくとも一部が形成された前記部品搭載領域を規定する前記電子部品を実装するための前記実装用端子とは、電気的に絶縁されていることを特徴とする、電子部品モジュール。
  2. 前記基板は一対の主面を有し、
    前記基板の前記主面の一方側に形成された前記検査用端子は、前記基板の前記主面の他方側に形成された前記実装用端子に電気的に接続されていることを特徴とする、請求項1に記載の電子部品モジュール。
  3. 前記基板は、セラミック又は樹脂の層が積層された多層基板であることを特徴とする、請求1又は2に記載の電子部品モジュール。
JP2009037179A 2009-02-19 2009-02-19 電子部品モジュール Expired - Fee Related JP5267194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009037179A JP5267194B2 (ja) 2009-02-19 2009-02-19 電子部品モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009037179A JP5267194B2 (ja) 2009-02-19 2009-02-19 電子部品モジュール

Publications (2)

Publication Number Publication Date
JP2010192774A JP2010192774A (ja) 2010-09-02
JP5267194B2 true JP5267194B2 (ja) 2013-08-21

Family

ID=42818463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009037179A Expired - Fee Related JP5267194B2 (ja) 2009-02-19 2009-02-19 電子部品モジュール

Country Status (1)

Country Link
JP (1) JP5267194B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6269661B2 (ja) * 2013-05-08 2018-01-31 株式会社村田製作所 多層配線基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837367A (ja) * 1994-07-22 1996-02-06 Matsushita Electric Ind Co Ltd 半田バンプを備えた電子部品の検査方法及び基板
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP2007266501A (ja) * 2006-03-29 2007-10-11 Toyota Motor Corp 半導体装置の実装方法及び実装基板

Also Published As

Publication number Publication date
JP2010192774A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
JP2007123466A (ja) 積層半導体装置及び積層半導体装置の下層モジュール
JP4934022B2 (ja) モジュール基板
JP2001210954A (ja) 多層基板
JP4477697B2 (ja) 表面実装用の水晶発振器
US8148810B2 (en) Semiconductor device, and inspection method thereof
US20080158839A1 (en) Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board
JP5267194B2 (ja) 電子部品モジュール
JP2907127B2 (ja) マルチチップモジュール
JP2009188325A (ja) 半導体パッケージおよび半導体パッケージの製造方法
WO2017088286A1 (zh) 一种倒装芯片的倒装封装结构及倒装芯片
US7952186B2 (en) Semiconductor package land grid array substrate and plurality of first and second electrodes
JP4179234B2 (ja) 半導体装置
JP2008311243A (ja) 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法
JP2006080564A (ja) 半導体装置のパッケージ構造
JP3842272B2 (ja) インターポーザー、半導体チップマウントサブ基板および半導体パッケージ
JP2004311535A (ja) チップサイズパッケージ半導体装置
JP2010129716A (ja) 半導体装置及び半導体装置の接続確認方法
JP2009141082A (ja) 半導体装置
JP2020004858A (ja) プリント配線基板、及び、プリント回路基板
JP2008196990A (ja) 半導体装置及び複合基板
JP2010080770A (ja) 電子回路モジュールおよびその検査方法
JP2009123781A (ja) 回路モジュール
JP2005260385A (ja) 電子部品及びその製造方法
JP2005347710A (ja) 表面実装型電子部品、プリント配線板及び実装基板
JP2006222375A (ja) 半導体チップ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5267194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees