JP2008196990A - 半導体装置及び複合基板 - Google Patents

半導体装置及び複合基板 Download PDF

Info

Publication number
JP2008196990A
JP2008196990A JP2007033302A JP2007033302A JP2008196990A JP 2008196990 A JP2008196990 A JP 2008196990A JP 2007033302 A JP2007033302 A JP 2007033302A JP 2007033302 A JP2007033302 A JP 2007033302A JP 2008196990 A JP2008196990 A JP 2008196990A
Authority
JP
Japan
Prior art keywords
semiconductor device
test pad
substrate portion
test
rigid substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007033302A
Other languages
English (en)
Inventor
Masaru Ando
勝 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2007033302A priority Critical patent/JP2008196990A/ja
Publication of JP2008196990A publication Critical patent/JP2008196990A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】テスト用パッドを設けても高密度実装が可能な半導体装置及び複合基板を提供する。
【解決手段】複合基板10は、複数のテストパッド101を有する4つのテストパッド部10a、半導体チップ12が搭載されるダイパッド11を有するリジット基板部10b、リジット基板部10bとリジット基板部10bを接続するフレキシブル基板部10c、及び配線パターン103の内側端に設けられた4つの三角形状のボンディングパッド10dを備えている。半導体チップ12及びリジット基板部10bを覆うようにしてモールド樹脂13が設けられ、このモールド樹脂13の側面に添ってフレキシブル基板部10cが折り曲げられ、4つのテストパッド部10aがモールド樹脂13の上面に展開され、接着剤等により固定される。
【選択図】図1

Description

本発明は、実装状態や動作確認の際に用いられるテスト用パッドを備えた半導体装置及び複合基板に関する。
半導体装置においては、ハンダ付けの状態や動作を電気的に確認するために、検査(テスト)用パッドが印刷配線基板や半導体装置に設けられているものがある。
従来より、半導体装置においては、半導体装置の実装状態や動作を電気的に確認できるようにするため、外部の測定装置が接続されるテスト用パッド或いはテスト手段が設けられる場合がある。
例えば、BGA(Ball Grid Array)と印刷配線基板の間にテスト手段を有するフィルム基板を設け、相互間をリフロー半田付けし、フィルム基板に設けたテスト手段によりBGAの各端子の信号をテストするフィルム基板がある(例えば、特許文献1参照)。
また、複数の信号線に対して電気的に接続された導電性の複数の検査用パッドを電子部品に設け、該電子部品を搭載するプリント基板には検査用パッドを設けず、プリント基板の回路や部品の高密度化を図れるようにした電子部品及びプリント基板がある(例えば、特許文献2参照)。
更に、BGAパッケージの下面に設けられた半田ボールに対向させ、かつ半田ボールの端子にパッケージ内で電気的に接続されるようにしてBGAパッケージの上面に金属から成る複数の雌ねじを設け、雌ねじにアナライザを接続することで、断層X線試験等を不要にした半導体装置がある(例えば、特許文献3参照)。
特開平10−32385号公報 特開平11−163211号公報 特開2001−337129号公報
本発明の目的は、テスト用パッドを設けても高密度実装が可能な半導体装置及び複合基板を提供することにある。
本発明の一態様は、上記目的を達成するため、以下の半導体装置及び複合基板を提供する。
[1]リジット基板部、前記リジット基板部に接続されたフレキシブル基板部、及び前記フレキシブル基板部に接続されたテストパッド部からなる複合基板と、前記リジット基板部に搭載された半導体チップと、前記半導体チップを覆うようにして前記リジット基板部上に設けられたモールド樹脂と、前記フレキシブル基板部を前記モールド樹脂の上面を覆うように折り曲げることにより前記テストパッド部が前記モールド樹脂の上面に配設されたとき、上方に露出するようにして前記テストパッド部に設けられた導電性の複数のテストパッドと、を備えたことを特徴とする半導体装置。
[2]前記テストパッド部は、前記フレキシブル基板部の各辺から概ね三角形に突出する外形を有し、前記複数のテストパッドと前記リジット基板部の導電部とを接続する配線パターンを有することを特徴とする前記[1]に記載の半導体装置。
[3]前記テストパッド部は、固定治具によって前記モールド樹脂に固定されていることを特徴とする前記[1]に記載の半導体装置。
[4]前記テストパッド部は、前記複数のテストパッドを有する領域が前記リジット基板部と同等の硬質な材料からなることを特徴とする前記[1]に記載の半導体装置。
[5]前記テストパッド部は、前記モールド樹脂に立設されたピンに係止されていることにより固定されることを特徴とする前記[1]に記載の半導体装置。
[6]前記テストパッド部は、前記複数のテストパッドに絶縁させて設けられたグランド層を備えたことを特徴とする前記[2]に記載の半導体装置。
[7]前記グランド層は、前記テストパッド部の相互間が導電性の部材により接続されていることを特徴とする前記[6]に記載の半導体装置。
[8]リジット基板部、前記リジット基板部に接続されたフレキシブル基板部、及び前記フレキシブル基板部に接続されると共に導電性の複数のテストパッドを有したテストパッド部からなる複合基板と、前記リジット基板部に搭載された半導体チップと、前記半導体チップを覆うようにして前記リジット基板部上に設けられたモールド樹脂と、を備えたことを特徴とする半導体装置。
[9]半導体チップが搭載されるダイパッドを有するリジット基板部と、前記リジット基板部に接続されたフレキシブル基板部と、前記フレキシブル基板部に接続されると共に導電性の複数のテストパッドを有したテストパッド部と、を備えたことを特徴とする複合基板。
請求項1の半導体装置によれば、テストパッドがモールド樹脂の上面に収まり、印刷配線基板上のテストパッドが不要となり高密度実装が可能になる。
請求項2の半導体装置によれば、複数のテストパッド部をモールド樹脂の上面で相互間に隙間が生じないように配設することができる。
請求項3の半導体装置によれば、固定治具によってテストパッド部をモールド樹脂の上面に固定することができる。
請求項4の半導体装置によれば、テストパッド部が、モールド樹脂の表面から浮き上がったり、起伏が生じるのを防止することができる。
請求項5の半導体装置によれば、テストパッド部をピンによりモールド樹脂に固定することができる。
請求項6の半導体装置によれば、グランド層により外来ノイズの侵入を軽減することができる。
請求項7の半導体装置によれば、導電性の部材を介してテストパッド部の相互間のグランド電位を同レベルにすることができ、請求項6よりさらに外来ノイズの侵入を軽減することができる。
請求項8の半導体装置によれば、テストパッドをリジット基板部側に設ける必要がなくなり、高密度実装が可能になる。
請求項9の複合基板によれば、テストパッドをリジット基板部側に設ける必要がなくなり、高密度実装が可能になる。
[第1の実施の形態]
(半導体装置の構成)
図1は、本発明の第1の実施の形態に係る半導体装置を示し、(a)は斜視図、(b)は(a)のA−A線の断面図である。また、図2は、複合基板の詳細を示す平面展開図である。
半導体装置1は、複合基板10と、この複合基板10上に実装された半導体チップ12と、半導体チップ12及び複合基板10の所定領域を覆うようにして一定の厚みに設けられたモールド樹脂13とを備えて構成されている。
複合基板10は、例えば、ポリイミド樹脂を用いて構成されており、図1の(b)及び図2に示すように、導電性の複数のテストパッド101を有してモールド樹脂13の上面に配置されるテストパッド部10aと、半導体チップ12が搭載されるダイパッド11を有するリジット基板部10bと、リジット基板部10bに接続されたフレキシブル基板部10cと、配線パターン103の内側(ダイパッド11側)の端部に設けられたボンディングパッド10dを備えて構成されている。
テストパッド部10aは、上記複数のテストパッド101と、基材となる絶縁フィルム102と、絶縁フィルム102の片面に所定のパターンで設けられると共に、端部にテストパッド101が設けられている配線パターン103とを備えている。
リジット基板部10bは、多層構造を有し、例えば、フッ素樹脂、ガラスエポ樹脂、セラミック等を用いて構成されていると共に、他の基板に実装するための複数の半田ボール14が下面に所定の配列で設けられたBGA構造を有している。
フレキシブル基板部10cは、例えば、ポリイミドフィルム、ポリエステルフィルム等からなり、片面に配線パターン103が設けられている。
半導体チップ12は、上面に複数の電極(図示せず)を有し、この電極とリジット基板部10b上の配線パターンの端部に設けられた複数のボンディングパッド(図示せず)とが、複数のボンディングワイヤ15で接続されている。
(半導体装置の組立方法)
まず、複合基板10のリジット基板部10bの下面(半導体チップの非搭載面)の電極パッド(図示せず)に半田ボール14を溶着処理すると共に、半導体チップ12をダイパッド11に搭載し、リフローする。なお、半田ボール14は最終工程で取り付けても良い。
次に、半導体チップ12の上部電極(図示せず)と複合基板10上のボンディングパッド(図示せず)とが、ボンディングワイヤ15によって接続される。
次に、テストパッド部10aを図2のように展開したまま、リジット基板部10b及び半導体チップ12上にモールド樹脂13を所定の高さに充填して、樹脂封止を行う。
モールド樹脂13が硬化後、テストパッド部10a同士の突き合わせ面またはモールド樹脂13の上面に接着剤を塗布し、接着剤が乾燥しないうちに4つのフレキシブル基板部10cをモールド樹脂13に添って上方向へ折り曲げ、4つのテストパッド部10aを、それらの合わせ目がX字形になるようにしてモールド樹脂13の上面に密着させる。以上により、半導体装置1が完成する。
(半導体装置のテスト)
次に、半導体装置1のテスト手順について説明する。半導体装置1が図1に示す構成の製造段階に達したとき、測定器、例えば、図示しないロジックアナライザのプローブの端子をテストパッド部10aのテストパッド101に接触させ、その状態を保持する。
次に、上記ロジックアナライザをオンにし、所定の測定を実施し、半導体装置1の実装状態や動作を確認する。
なお、上記実施の形態においては、テストパッド部10aが4つからなるものとしたが、所要数のテストパッド101及び配線パターン103を確保することが可能であれば、長方形からなる2つ、または直角三角形からなる2つからなる構成にすることもできる。
[第2の実施の形態]
図3は、本発明の第2の実施の形態に係る半導体装置を示す断面図である。
本実施の形態は、上記第1の実施の形態において、テストパッド部10aに代えて、リジット基板部10bと同等の硬い材料、例えば、フッ素樹脂、ガラスエポキシ、セラミック等の材料により構成したテストパッド部10eを用いる構成にしたものであり、その他の構成は第1の実施の形態と同様である。また、半導体装置1の組立方法及びテスト方法も、第1の実施の形態と同様である。
[第3の実施の形態]
(半導体装置の構成)
図4は、本発明の第3の実施の形態に係る半導体装置を示し、(a)は平面図、(b)は(a)の正面である。
本実施の形態は、上記第1,第2の実施の形態において、リジット基板部10bに係着された固定治具16によりテストパッド部10aをモールド樹脂13に固定するようにしたものであり、その他の構成は第1,第2の実施の形態と同様である。また、半導体装置1のテスト方法も、第1の実施の形態と同様である。なお、テストパッド部10aは、固定治具16によって塞がれる部分にはテストパッド101は設けられていない。
固定治具16は、テストパッド部10aを保持する部分が、テストパッド部10aの合わせ目に合わせたX字形を成し、モールド樹脂13の各側面には2本の縦帯が介在する形状に構成されている。
固定治具16は、例えば、真鍮、ステンレス等の金属板にプレス加工、曲げ加工等を施して製作されている。
(半導体装置の組立方法)
本実施の形態においては、まず、リジット基板部10bの下面の電極パッド(図示せず)に半田ボール14を溶着処理すると共に、半導体チップ12をダイパッド11に搭載し、リフローする。なお、半田ボール14は最終工程で取り付けても良い。
次に、半導体チップ12の上部電極(図示せず)とリジット基板部10b上のボンディングパッド(図示せず)とが、ボンディングワイヤ15によって接続される。
次に、テストパッド部10aを図2のように展開したまま、リジット基板部10b及び半導体チップ12上にモールド樹脂13を所定の高さに充填して、樹脂封止を行う。
モールド樹脂13が硬化後、モールド樹脂13の上面に接着剤を塗布し、この接着剤が乾燥しないうちに4つのフレキシブル基板部10cをモールド樹脂13の側面に添って上方向へ折り曲げ、4つのテストパッド部10aをモールド樹脂13の上面に密着させたまま、これらを固定治具16で押さえるようにしてリジット基板部10bに固定する。以上により、半導体装置1が完成する。
[第4の実施の形態]
(半導体装置の構成)
図5は、本発明の第4の実施の形態に係る半導体装置を示す平面図である。
本実施の形態は、第1,第2の実施の形態において、テストパッド部10aを複数の位置決めピン17によって固定するようにしたものであり、その他の構成は第1,第2の実施の形態と同様である。
位置決めピン17は、コーナ部に位置するテストパッド101に代えて設け、或いはコーナ部に位置するテストパッド101から最も遠くなる場所に設けられる。
(半導体装置の組立方法)
本実施の形態においては、まず、リジット基板部10bの下面の電極パッド(図示せず)に半田ボール14を溶着処理すると共に、半導体チップ12をダイパッド11に搭載し、リフローする。なお、半田ボール14は最終工程で取り付けても良い。
次に、半導体チップ12の上部電極(図示せず)とリジット基板部10b上のボンディングパッド(図示せず)とが、ボンディングワイヤ15によって接続される。
次に、テストパッド部10aを図2のように展開したまま、複数の位置決めピン17を図示しない治具によってリジット基板部10b上の所定の位置に位置決めする。この状態のまま、リジット基板部10b及び半導体チップ12上にモールド樹脂13を所定の高さに充填して樹脂封止を行う。
モールド樹脂13が硬化後、モールド樹脂13の上面に接着剤を塗布し、この接着剤が乾燥しないうちに4つのフレキシブル基板部10cをモールド樹脂13に添って上方向へ折り曲げ、4つのテストパッド部10aをモールド樹脂13の上面に密着させた状態で、4つのテストパッド部10aを位置決めピン17に係着する。以上により、半導体装置1が完成する。
なお、位置決めピン17に代えてネジを用いることもできる。この場合、モールド樹脂13の上面に4つのテストパッド部10aを位置決めしたまま、ネジをモールド樹脂13にねじ込んでテストパッド部10aをモールド樹脂13に固定する。
[第5の実施の形態]
(半導体装置の構成)
図6は、本発明の第5の実施の形態に係る半導体装置を示す断面図である。
本実施の形態は、第1,第2,第4の実施の形態において、テストパッド部10aの表面にグランド(GND)層18を設け、外来ノイズの影響を低減できるようにしたものであり、その他の構成は第1,第2,第4の実施の形態と同様である。
グランド層18は、例えば銅箔であり、配線パターンと同様の方法により設けられている。ここでは、グランド層18を絶縁フィルム102の表面に設けるものとしたが、絶縁層を介して配線パターン103に積層する構成にしてもよい。
なお、半導体装置1の組立方法及びテスト方法は、第1の実施の形態と同様であるので、ここでは説明を省略する。
[第6の実施の形態]
(半導体装置の構成)
図7は、本発明の第6の実施の形態に係る半導体装置を示す平面図である。
本実施の形態は、第5の実施の形態における4つのテストパッド部10aのグランド層18の相互間を、フレキシブル基板部10cの近傍及びテストパッド部10aの頂部で短絡する短絡部19,20を設けたものであり、その他の構成は第5の実施の形態と同様である。また、半導体装置1のテスト方法は、第1の実施の形態で説明した通りである。
短絡部19,20は、バー状を成した銅箔、銅薄板等の導電性の部材からなり、グランド層18に半田接続される。
短絡部20は、銅箔等の金属箔を円形にしたものであり、4つのテストパッド部10aの頂部の集合部に設けられる。
なお、第6の実施の形態の構成は、第1,第2,第4の実施の形態に適用することも可能である。この場合、短絡部19,20は、テストパッド101の内のグランドに接続されたテストパッドに接続する。
[他の実施の形態]
なお、本発明は、上記各実施の形態に限定されず、その要旨を変更しない範囲内で種々な変形が可能である。例えば、各実施の形態間の構成要素の組合せは任意に行うことができる。
例えば、第3,第4の実施の形態、及びテストパッド部10aを剥離可能に接着した第1,第2,第5,第6の実施の形態において、テスト終了後,テストパッド部10aをモールド樹脂13から取り外し、リジット基板部10bとフレキシブル基板部10cの境界部で切断し、テストパッド部10a及びフレキシブル基板部10cを除去することもできる。これにより、客先には通常の外観による半導体装置として出荷することができる。
また、テストパッド部10a,10eは、モールド樹脂13の上面全域を占める形状を有するものとしたが、モールド樹脂13の上面の一部に介在する形状であってもよい。
本発明の第1の実施の形態に係る半導体装置を示し、(a)は斜視図、(b)は(a)のA−A線の断面図である。 図1の複合基板の詳細を示す平面展開図である。 本発明の第2の実施の形態に係る半導体装置を示す断面図である。 本発明の第3の実施の形態に係る半導体装置を示し、(a)は平面図、(b)は(a)の正面である。 本発明の第4の実施の形態に係る半導体装置を示す平面図である。 本発明の第5の実施の形態に係る半導体装置を示す断面図である。 本発明の第6の実施の形態に係る半導体装置を示す平面図である。
符号の説明
1 半導体装置
10 複合基板
10a テストパッド部
10b リジット基板部
10c フレキシブル基板部
10d ボンディングパッド
10e テストパッド部
11 ダイパッド
12 半導体チップ
13 モールド樹脂
14 半田ボール
15 ボンディングワイヤ
16 固定治具
17 位置決めピン
18 グランド層
19,20 短絡部
101 テストパッド
102 絶縁フィルム
103 配線パターン

Claims (9)

  1. リジット基板部、前記リジット基板部に接続されたフレキシブル基板部、及び前記フレキシブル基板部に接続されたテストパッド部からなる複合基板と、
    前記リジット基板部に搭載された半導体チップと、
    前記半導体チップを覆うようにして前記リジット基板部上に設けられたモールド樹脂と、
    前記フレキシブル基板部を前記モールド樹脂の上面を覆うように折り曲げることにより前記テストパッド部が前記モールド樹脂の上面に配設されたとき、上方に露出するようにして前記テストパッド部に設けられた導電性の複数のテストパッドと、
    を備えたことを特徴とする半導体装置。
  2. 前記テストパッド部は、前記フレキシブル基板部の各辺から三角形に突出する外形を有し、前記複数のテストパッドと前記リジット基板部の導電部とを接続する配線パターンを有することを特徴とする請求項1に記載の半導体装置。
  3. 前記テストパッド部は、固定治具によって前記モールド樹脂に固定されていることを特徴とする請求項1に記載の半導体装置。
  4. 前記テストパッド部は、前記複数のテストパッドを有する領域が前記リジット基板部と同等の硬質な材料からなることを特徴とする請求項1に記載の半導体装置。
  5. 前記テストパッド部は、前記モールド樹脂に立設されたピンに係止されていることにより固定されることを特徴とする請求項1に記載の半導体装置。
  6. 前記テストパッド部は、前記複数のテストパッドに絶縁させて設けられたグランド層を備えたことを特徴とする請求項2に記載の半導体装置。
  7. 前記グランド層は、前記テストパッド部の相互間が導電性の部材により接続されていることを特徴とする請求項6に記載の半導体装置。
  8. リジット基板部、前記リジット基板部に接続されたフレキシブル基板部、及び前記フレキシブル基板部に接続されると共に導電性の複数のテストパッドを有したテストパッド部からなる複合基板と、
    前記リジット基板部に搭載された半導体チップと、
    前記半導体チップを覆うようにして前記リジット基板部上に設けられたモールド樹脂と、
    を備えたことを特徴とする半導体装置。
  9. 半導体チップが搭載されるダイパッドを有するリジット基板部と、
    前記リジット基板部に接続されたフレキシブル基板部と、
    前記フレキシブル基板部に接続されると共に導電性の複数のテストパッドを有したテストパッド部と、
    を備えたことを特徴とする複合基板。
JP2007033302A 2007-02-14 2007-02-14 半導体装置及び複合基板 Pending JP2008196990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007033302A JP2008196990A (ja) 2007-02-14 2007-02-14 半導体装置及び複合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007033302A JP2008196990A (ja) 2007-02-14 2007-02-14 半導体装置及び複合基板

Publications (1)

Publication Number Publication Date
JP2008196990A true JP2008196990A (ja) 2008-08-28

Family

ID=39756078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007033302A Pending JP2008196990A (ja) 2007-02-14 2007-02-14 半導体装置及び複合基板

Country Status (1)

Country Link
JP (1) JP2008196990A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293395B2 (en) * 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure
US20170323834A1 (en) * 2016-05-06 2017-11-09 Stmicroelectronics S.R.L. Semiconductor package with electrical test pads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293395B2 (en) * 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure
US20170323834A1 (en) * 2016-05-06 2017-11-09 Stmicroelectronics S.R.L. Semiconductor package with electrical test pads
US10504806B2 (en) * 2016-05-06 2019-12-10 Stmicroelectronics S.R.L. Semiconductor package with electrical test pads

Similar Documents

Publication Publication Date Title
US8238109B2 (en) Flex-rigid wiring board and electronic device
US8022524B2 (en) Semiconductor device
JP4934022B2 (ja) モジュール基板
JP2000294720A (ja) 半導体集積回路パッケージ
US20100059876A1 (en) Electronic component package and method of manufacturing the same
US6507118B1 (en) Multi-metal layer circuit
JP4879276B2 (ja) 3次元電子回路装置
JPH05129366A (ja) 集積回路用tab実装構造
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2008196990A (ja) 半導体装置及び複合基板
JP4179234B2 (ja) 半導体装置
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP4374251B2 (ja) 半導体装置
JP4636827B2 (ja) 回路モジュール
JP4956048B2 (ja) 半導体装置およびその製造方法
JP2009147066A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5481701B2 (ja) 電子装置および電子装置の製造方法
KR100735439B1 (ko) 콘넥터부를 보강한 fpcb
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
KR101829327B1 (ko) 테스트 보드와 반도체 칩 매개장치
JP6850229B2 (ja) 電子装置
JP2005244257A (ja) 半導体装置およびその製造方法ならびにその実装方法
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板
EP2161747A1 (en) Electronic component package and method of manufacturing the same
KR101255936B1 (ko) 회로기판 및 회로기판 검사 방법