JP6850229B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP6850229B2
JP6850229B2 JP2017177737A JP2017177737A JP6850229B2 JP 6850229 B2 JP6850229 B2 JP 6850229B2 JP 2017177737 A JP2017177737 A JP 2017177737A JP 2017177737 A JP2017177737 A JP 2017177737A JP 6850229 B2 JP6850229 B2 JP 6850229B2
Authority
JP
Japan
Prior art keywords
wiring board
contact
electronic device
conductive
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017177737A
Other languages
English (en)
Other versions
JP2019054126A (ja
Inventor
坂口　秀明
秀明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017177737A priority Critical patent/JP6850229B2/ja
Priority to US16/127,823 priority patent/US10206283B1/en
Publication of JP2019054126A publication Critical patent/JP2019054126A/ja
Application granted granted Critical
Publication of JP6850229B2 publication Critical patent/JP6850229B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10393—Clamping a component by an element or a set of elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、電子装置に関する。
複数の配線基板を組み合わせた電子装置には様々なタイプがある。なかでも、POP(Package On Package)と呼ばれる電子装置は複数の基板を上下に積層してなり、各基板を横方向に設ける場合よりも平面サイズを小さくすることができる。
そのPOPにおいては、上下の配線基板の間にはんだボールを設け、そのはんだボールをリフローすることにより各配線基板が電気的かつ機械的に接続される。
しかし、このようにリフローを行うと、各配線基板に実装されているCPU(Central Processing Unit)やメモリ等の電子部品が何度もリフローされることにより熱的なダメージを受けてしまい、これらの電子部品の信頼性が低下するおそれがある。
特開２００７−２６９６４号公報
一側面によれば、本発明は、はんだを用いずに上下の配線基板同士を接続することが可能な電子装置を提供することを目的とする。
一側面によれば、第１の主面を備えた第１の配線基板と、前記第１の主面の周縁部に立設され、前記第１の配線基板の側方に向かって開口したコの字型の形状を有すると共に、前記第１の配線基板の側方に向かって延びる第１の接点部を備えた複数の第１の導電性コンタクトと、前記第１の主面に対向する第２の主面を備えた第２の配線基板と、前記第２の主面の周縁部に立設され、前記第２の配線基板の側方に向かって延びた第２の接点部を有すると共に、前記第２の配線基板の側方に向かって開口したコの字型の形状を有し、かつ前記第２の接点部が前記第１の接点部に接した複数の第２の導電性コンタクトと、前記第１の導電性コンタクトと前記第２の導電性コンタクトの各々に向かって開口したコの字型の形状を有すると共に、前記第１の配線基板と前記第２の配線基板の各々の側方から前記第１の接点部と前記第２の接点部を挟持して前記第１の配線基板と前記第２の配線基板とを固定する複数の第３の導電性コンタクトと、前記第１の配線基板と前記第２の配線基板の各々に搭載された複数の電子部品とを有する電子装置が提供される。
一側面によれば、第１の導電性コンタクトと第２の導電性コンタクトに第３の導電性コンタクトを装着するため、第１〜第３の導電性コンタクトによって第１の配線基板と第２の配線基板とが固定される。これにより、第１の配線基板と第２の配線基板とをはんだで接続する必要がなくなり、はんだをリフローする際の熱で電子部品の信頼性が低下するのを防ぐことができる。
更に、第１〜第３の導電性コンタクトの各々をコの字型にしたことでこれらの導電性コンタクトが弾性を有するようになり、第１の配線基板と第２の配線基板とを積層するときの圧力を第１〜第３の導電性コンタクトで分散させることができる。これにより、電子装置の製造時に第１の配線基板や第２の配線基板が破損するのを防止することができる。
図１（ａ）、（ｂ）は、検討に使用した電子装置の製造途中の断面図である。 図２は、検討に使用した別の電子装置の断面図である。 図３（ａ）、（ｂ）は、第１実施形態に係る電子装置の製造途中の断面図（その１）である。 図４（ａ）、（ｂ）は、第１実施形態に係る電子装置の製造途中の断面図（その２）である。 図５（ａ）、（ｂ）は、第１実施形態に係る電子装置の製造途中の断面図（その３）である。 図６は、第１実施形態に係る電子装置の製造途中の断面図（その４）である。 図７は、第１実施形態に係る第１の配線基板の平面図である。 図８は、第１実施形態に係る第１の配線基板の角部における拡大斜視図である。 図９（ａ）は、第１実施形態に係る一つの第１の導電性コンタクトの斜視図であり、図９（ｂ）は、第１実施形態に係る一つの第２の導電性コンタクトの斜視図である。 図１０は、第１実施形態に係る第２の配線基板の平面図である。 図１１は、第１実施形態に係る電子装置の製造途中の平面図である。 図１２は、第１実施形態に係る第３の導電性コンタクトと第３の樹脂部の各々の斜視図である。 図１３は、第１実施形態に係る一つの第３の導電性コンタクトの斜視図である。 図１４は、第１実施形態に係る電子装置の平面図である。 図１５は、第２実施形態に係る第１の配線基板の平面図である。 図１６は、第３実施形態に係る電子装置の平面図である。 図１７（ａ）は、第３実施形態における孔の使用用途の一例を示す拡大平面図であり、図１７（ｂ）は図１７（ａ）のV−V線に沿う断面図である。 図１８（ａ）は、第３実施形態における孔の使用用途の別の例を示す拡大平面図であり、図１８（ｂ）は図１８（ａ）のVI−VI線に沿う断面図である。 図１９は、第４実施形態に係る電子装置の断面図である。 図２０は、第５実施形態に係る第１の配線基板の角部の拡大斜視図である。 図２１は、第５実施形態に係る電子装置の断面図である。 図２２は、第６実施形態に係る電子装置の断面図である。 図２３は、第６実施形態の別の例に係る電子装置の断面図である。 図２４（ａ）は第７実施形態に係る電子装置の平面図であり、図２４（ｂ）は図２４（ａ）のVII−VII線に沿う断面図である。 図２５（ａ）は、第８実施形態において第１及び第２の導電性コンタクトに装着する前の第３の導電性コンタクトの断面図であり、図２５（ｂ）は、第１及び第２の導電性コンタクトに装着した後の第３の導電性コンタクトの断面図である。 図２６は、第９実施形態に係る第３の導電性コンタクトの斜視図である。 図２７は、第９実施形態の別の例に係る第３の導電性コンタクトの斜視図である。 図２８は、その他の実施形態に係る第１〜第３の導電性コンタクトとその周囲の拡大断面図である。
本実施形態の説明に先立ち、本願発明者が検討した事項について説明する。
図１（ａ）、（ｂ）は、その検討に使用した電子装置の製造途中の断面図である。
この例では、以下のようにして電子装置としてPOPを作製する。
まず、図１（ａ）に示すように、第１の配線基板１と第２の配線基板２を用意し、これらを対向させる。
配線基板１、２の各々の両面には電子部品３としてCPUやメモリ等の様々なデバイスが搭載される。これらの電子部品３は、本工程の前にはんだ４をリフローすることにより各配線基板１、２に予め固定される。
次いで、図１（ｂ）に示すように、各配線基板１、２の間にはんだボール５を配する。そして、この状態ではんだボール５をリフローして溶融させ、はんだボール５により各配線基板１、２を電気的かつ機械的に接続する。
以上により、この例に係る電子装置１０の基本構造が完成する。
その電子装置１０によれば、複数の配線基板１、２を上下に積層するため、各配線基板１、２を横方向に並べる場合よりも平面サイズを小さくしながら、様々な電子部品３によって高機能化を実現できる。
しかしながら、この方法では図１（ｂ）の工程ではんだボール５をリフローする必要があり、そのリフロー時の熱によって電子部品３の信頼性が低下するおそれがある。
このような信頼性の低下はリフローの回数が増えるほど顕著になる。よって、電子部品３の製造業者はリフローの回数に対して上限回数を定め、電子部品３の信頼性を保証するためにリフローの回数をその上限回数以下にするように推奨することがある。電子部品３の種類にもよるが、リフローの回数の上限回数は２回であるものが多い。
この例では、第１の配線基板１の片面ごとにはんだ４をリフローして第１の配線基板１に電子部品３を搭載するため、はんだボール５をリフローする前に既にリフローを２回行った電子部品３が第１の配線基板１に存在する。第２の配線基板２の電子部品３についても同様である。
そのため、上記のようにはんだボール５をリフローしたのでは、電子部品３の中にリフローを３回行ったものが存在するようになり、前述した上限回数を超えてしまう可能性がある。
なお、第１の配線基板１と第２の配線基板２との間に電子部品３を収容できるだけの間隔を確保するために、はんだボール５に代えて表面にはんだがめっきされた樹脂コアボールや銅コアボールを使用することもある。この場合でもコアボールの表面のはんだを溶融させるためのリフローが必要となるため、上記と同様にリフローによって電子部品３の信頼性が低下してしまう。
しかも、各配線基板１、２同士を分離するためにはんだボール５をリフローすると、そのリフローの熱によって更に電子部品３の信頼性が低下するため、電子装置１０の完成後に各配線基板１、２同士を分離するのが困難となる。その結果、電子装置１０の完成後に配線基板１、２を交換することは難しい。また、完成後に各配線基板１、２の対向面に実装されている電子部品３の外観を検査したりするのが難しい。
図２は、検討に使用した別の電子装置の断面図である。
なお、図２において、図１（ａ）、（ｂ）で説明したのと同じ要素にはこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。
この電子装置１５においては、前述の第１の配線基板１と第２の配線基板２との間に中間基板１１を設ける。
そして、その中間基板１１と第１の配線基板１とをはんだボール５で接続した後、中間基板１１と第２の配線基板２とをはんだボール５で接続する。
その中間基板１１として中央部が中空となっている基板を使用することにより、各配線基板１、２の間に厚い電子部品３を収めることができ、電子装置１５に搭載できる電子部品３の厚さの制限を緩和できる。
しかしながら、この電子装置１５においては、中間基板１１の両面のはんだボール５を別々にリフローするため、図１の例よりも更に電子部品３が受けるリフローの回数が増えてしまい、電子部品３の信頼性が一層低下してしまう。
以下に、はんだボールをリフローすることなしに電子装置を製造できる各実施形態について説明する。
（第１実施形態）
本実施形態に係る電子装置についてその製造工程を追いながら説明する。
図３〜図６は、本実施形態に係る電子装置の製造途中の断面図である。
本実施形態では、以下のようにして電子装置としてPOPを製造する。
まず、図３（ａ）に示すように、コア基材２２の両面に複数の絶縁層２３と配線層２５、２６とを備えた第１の配線基板２１を用意する。
このうち、コア基材２２は、ガラスクロスにエポキシ樹脂を含浸させたガラスエポキシ基板であって、複数の貫通孔２２ａを備える。貫通孔２２ａとその開口端には銅めっき膜が形成され、これにより貫通孔２２ａ内に貫通電極２４が設けられると共に、貫通電極２４の周囲のコア基材２２上に配線２５が設けられる。
また、絶縁層２３は、例えばフェノール樹脂やポリイミド樹脂等の樹脂層である。その樹脂層２３には、レーザ加工等により配線２５に至るビア２３ａが形成されており、ビア２３ａとその周囲の絶縁層２３の上には配線２６が銅めっきにより形成される。
そして、最上層の絶縁層２３の上には、配線２６が露出する開口２７ａを備えたソルダレジスト層２７が形成される。
続いて、図３（ｂ）に示すように、第１の配線基板２１の両主面のうちの一方にはんだ２９を介して複数の電子部品２８を載せる。そして、そのはんだ２９をリフローすることにより、はんだ２９を介して各電子部品２８を配線２６に接続する。
本工程で使用する電子部品２８としては、例えば、CPU等のプロセッサ、メモリ、コイル、抵抗素子、コンデンサ、水晶振動子、及び電池等がある。
次に、図４（ａ）に示す工程について説明する。
まず、第１の配線基板２１の他方の主面に、はんだ２９を介して複数の電子部品２８と第１の導電性コンタクト３１とを載せる。
第１の導電性コンタクト３１は、断面視で第１の配線基板２１の側方に向かって開口したコの字型であって、純銅、黄銅、及びリン青銅等の金属板をプレス加工して作製される。
また、第１の導電性コンタクト３１の先端には、第１の配線基板２１の側方に向かって延びた第１の接点部３１ａが設けられる。
そして、はんだ２９をリフローすることにより、はんだ２９を介して各電子部品２８と第１の導電性コンタクト３１とを配線２６に同時に接続する。
図７は、本工程を終了した時点での第１の配線基板２１の平面図であって、前述の図４（ａ）は図７のI−I線に沿う断面図に相当する。
図７に示すように、第１の配線基板２１は、平面視で四つの辺２１ａ〜２１ｄを備えた矩形状であり、各辺２１ａ〜２１ｄにより画定された第１の主面２１ｘを有する。
この例では、その第１の主面２１ｘの周縁部２１ｙに前述の第１の導電性コンタクト３１を固定すると共に、各辺２１ａ〜２１ｄに沿って第１の導電性コンタクト３１を間隔をおいて複数設ける。
また、複数の第１の導電性コンタクト３１の各々は第１の樹脂部３２により本工程の前に予め連結される。これにより、複数の第１の導電性コンタクト３１の各々を一括して第１の配線基板２１に搭載することができ、複数の第１の導電性コンタクト３１を個別に第１の配線基板２１に搭載する場合よりも工程の簡略化を実現できる。
第１の樹脂部３２の形状は特に限定されないが、例えば各辺２１ａ〜２１ｄに沿って延びるように第１の樹脂部３２を成型する。これにより、第１の樹脂部３２と各辺２１ａ〜２１ｄとを平行にすることにより第１の樹脂部３２と第１の配線基板２１との位置合わせを行うことができ、位置合わせに要する手間を省くことができる。
なお、第１の樹脂部３２の材料としては、例えばPBT(ポリブチレンテレフタレート)、エポキシ樹脂、及びLCP(Liquid Crystal Polymer)等がある。
図８は、第１の配線基板２１の角部における拡大斜視図である。
図８に示すように、第１の導電性コンタクト３１の各々は、第１の樹脂部３２に埋設された状態で第１の主面２１ｘに立設される。このような構造は、例えば、プレス加工等によってコの字型の第１の導電性コンタクト３１を作製した後、射出成型により第１の導電性コンタクト３１を第１の樹脂部３２に埋設することで得られる。
また、各々の第１の導電性コンタクト３１の寸法も特に限定されない。例えば、その幅Wは０．３mm〜１mm程度であり、高さHは０．８mm〜４mm程度である。また、奥行きDは０．４mm〜２mm程度であり、第１の接点部３１ａの厚みTは０．２mm〜１mm程度である。
以上により第１の配線基板２１に対する処理を終える。
次に、図４（ｂ）に示すように、上記の第１の配線基板２１とは別に第２の配線基板３３を用意する。
なお、第２の配線基板３３の断面構造は、第１の配線基板２１のそれと同様なのでその説明は省略する。
そして、その第２の配線基板３３に対して前述の図３（ｂ）〜図４（ａ）と同じ工程を行うことにより、第２の配線基板３３の第２の主面３３ｘに複数の第２の導電性コンタクト３４を立設する。
第２の導電性コンタクト３４の形状と材料も特に限定されない。この例では、第１の導電性コンタクト３１を第２の導電性コンタクト３４に流用することにより、第２の導電性コンタクト３４の製造コストを低廉化する。
その第２の導電性コンタクト３４は、断面視で第２の配線基板３２の側方に向かって開口したコの字型であって、その先端には第２の配線基板３２の側方に向かって延びた第２の接点部３４ａが設けられる。
図９（ａ）は一つの第１の導電性コンタクト３１の斜視図であり、図９（ｂ）は一つの第２の導電性コンタクト３４の斜視図である。
図９（ａ）に示すように、第１の導電性コンタクト３１は３つの平板状の部位から形成されており、第１の配線基板２１の側方に向かって延びる第１及び第２の水平部３１ｃ、３１ｄと、第１の主面２１ｘに垂直に立設される垂直部３１ｅとを有する。
このうち、第１の水平部３１ｃは第１の配線基板２１に接続されており、第２の水平部３１ｄが前述の第１の接点部３１ａとなる。
同様に、図９（ｂ）に示すように、第２の導電性コンタクト３４も３つの平板状の部位から形成されており、第２の配線基板３３の側方に向かって延びる第１及び第２の水平部３４ｃ、３４ｄと、第２の主面３３ｘに垂直に立設される垂直部３４ｅとを有する。
このうち、第１の水平部３４ｃは第２の配線基板３３に接続されており、第２の水平部３４ｄが前述の第２の接点部３４ａとなる。
図１０は、第２の配線基板３３の平面図であって、前述の図４（ｂ）は図１０のII−II線に沿う断面図に相当する。
図１０に示すように、第１の配線基板２１と同様に第２の配線基板３３も平面視で四つの辺３３ａ〜３３ｄを備えた矩形状である。
そして、第２の主面３３ｘの周縁部３３ｙにおいて、各辺３３ａ〜３３ｄに沿って第２の導電性コンタクト３４が間隔をおいて複数設けられる。
これらの第２の導電性コンタクト３４の各々は第２の樹脂部３５により予め連結されており、これにより複数の第２の導電性コンタクト３４の各々を一括して第２の配線基板３３に搭載することができる。
第２の樹脂部３５の形状と材料は第１の樹脂部３２（図７参照）と同一であり、各辺３３ａ〜３３ｄに沿って延びるように第２の樹脂部３５は成型される。
続いて、図５（ａ）に示すように、第１の配線基板２１と第２の配線基板３３との位置合わせを行い、これらの主面２１ｘ、３３ｘ同士を対向させる。
次に、図５（ｂ）に示すように、第１の導電性コンタクト３１と第２の導電性コンタクト３４の各々の接点部３１ａ、３４ａ同士を接触させ、更にこれらの接点部３１ａ、３４ａの側方に第３の導電性コンタクト３７を配する。
第３の導電性コンタクト３７は、断面視で各導電性コンタクト３１、３４に向かって開口したコの字型であり、互いに対向する一対の第３の接点部３７ａを備える。
本実施形態では、第３の導電性コンタクト３７の製造コストを抑えるために、第１の導電性コンタクト３１を第３の導電性コンタクト３７に流用する。
図１１は、本工程について示す平面図であり、前述の図５（ｂ）は図１１のIII−III線に沿う断面図に相当する。
図１１に示すように、第３の導電性コンタクト３７は、第１の導電性コンタクト３１と第２の導電性コンタクト３４の各々に対応して複数設けられる。
これらの第３の導電性コンタクト３７の各々は、辺２１ａ〜２１ｄごとに一つの第３の樹脂部３８によって連結されており、これにより複数の第３の導電性コンタクト３７を扱うのが容易となる。
図１２は、第３の導電性コンタクト３７と第３の樹脂部３８の各々の斜視図である。
第３の樹脂部３８の形状や材料は特に限定されないが、第１の樹脂部３２や第２の樹脂部３５を第３の樹脂部３８に流用することにより第３の樹脂部３８の製造コストを抑えるのが好ましい。
図１３は、一つの第３の導電性コンタクト３７の斜視図である。
第１の導電性コンタクト３１や第２の導電性コンタクト３４と同様に、第３の導電性コンタクト３７も３つの平板状の部位から形成されており、第１及び第２の水平部３７ｃ、３７ｄと、これらに対して垂直に設けられた垂直部３７ｅとを有する。
このうち、第１及び第２の水平部３７ｃ、３７ｄが、前述の第３の接点部３７ａとなる。
続いて、図６に示すように、各配線基板２１、３３の側方から各導電性コンタクト３１、３４に第３の導電性コンタクト３７を装着する。これにより、第３の導電性コンタクト３７の第３の接点部３７ａによって第１の接点部３１ａと第２の接点部３４ａとが挟持され、各配線基板２１、３３が電気的かつ機械的に接続される。
この例では、はんだ等によって各配線基板２１、３３に第３の導電性コンタクト３７を固定せずに、第３の導電性コンタクト３７を各導電性コンタクト３１、３４に着脱自在とする。
なお、各導電性コンタクト３１、３４から第３の導電性コンタクト３７が脱落するのを防ぐために、これらの導電性コンタクト３１、３４、３７の各々の表面に粗化処理により凹凸を付与してもよい。そのような祖化処理としては、例えばウエットエッチングがある。また、各導電性コンタクト３１、３４、３７を成型するときの金型に凹凸を設けておき、成型時にその凹凸をこれらの導電性コンタクト３１、３４、３７の表面に転写してもよい。
更に、各導電性コンタクト３１、３４、３７の材料としてバネ性に富んだ黄銅やリン青銅を採用し、バネ性によって各導電性コンタクト３１、３４、３７同士を強固に嵌合させてもよい。
なお、このように材料のバネ性を利用せずに、展性に優れた錫膜を各導電性コンタクト３１、３４、３７の表面にめっき法で形成してもよい。これにより、各導電性コンタクト３１、３４、３７が柔らかな錫膜を介して相互に良好に密着し、各導電性コンタクト３１、３４、３７同士を確実に嵌合させることができる。その場合、錫膜の下地に銅膜やニッケル膜等をめっき法で形成してもよい。
更に、各導電性コンタクト３１、３４、３７の表面が酸化するのを防止するために、これらの表面にめっき法でニッケル膜と金膜とをこの順に形成してもよい。
以上により、本実施形態に係る電子装置４０の基本構造が完成する。
その電子装置４０は、前述のようにPOPであって、複数の電子部品２８によって高機能化が図られる。
なお、この例では第１の配線基板２１の両主面に電子部品２８を実装しているが、一方の主面にのみ電子部品２８を実装してもよい。これについては第２の配線基板３３においても同様である。
更に、配線基板の積層数も特に限定されず、３枚以上の配線基板を積層してもよい。
図１４は、この電子装置４０の平面図であって、前述の図６は図１４のIV−IV線に沿う断面図に相当する。
図１４に示すように、この電子装置４０においては、第１の配線基板２１の四辺から第３の導電性コンタクト３７が挿入される。
上記した本実施形態によれば、図６に示したように、第１〜第３の導電性コンタクト３１、３４、３７によって各配線基板２１、３３を接続するため、これらの配線基板２１、３３を接続するためのはんだが不要となる。その結果、そのはんだをリフローする必要がなくなり、リフロー時の熱によって各電子部品２８の信頼性が低下するおそれがない。
しかも、第３の導電性コンタクト３７は各導電性コンタクト３１、３４に着脱自在であるため、電子装置４０の完成後であっても各導電性コンタクト３１、３４から第３の導電性コンタクト３７を外すことで各配線基板２１、３３を簡単に分離できる。
よって、各配線基板２１、３３のいずれかに不良が見つかった場合には、各配線基板２１、３３を分離して不良品の配線基板を良品に交換することができる。更に、電子装置４０の完成後に各配線基板２１、３３を分離し、各主面２１ｘ、３３ｘに実装された電子部品２８の位置ずれ等を検査するための外観検査を行うのも容易となる。
また、第１及び第２の導電性コンタクト３１、３４の各接点部３１ａ、３４ａを各配線基板２１、３１の側方に延ばしたことで、各配線基板２１、３１の側方から第３の導電性コンタクト３７の脱着を行うことができる。これにより、各配線基板２１、３１同士を近接させた状態で第３の導電性コンタクト３７の脱着を行うことができるため、電子装置４０の低背化を実現することが可能となる。
特に、本実施形態では第１〜第３の導電性コンタクト３１、３４、３７の各々を断面視でコの字型にしたため、各々の水平部３１ｃ、３１ｄ、３４ｃ、３４ｄ、３７ｃ、３７ｄが弾性を有した構造となる。これにより、図６の工程で各配線基板２１、３３を積層しても、その際に生じる応力を第１〜第３の導電性コンタクト３１、３４、３７で分散させることができる。
しかも、図９（ａ）に示したように、第１の導電性コンタクト３１の第１の水平部３１ｃを第１の配線基板２１に接続したため、第１の導電性コンタクト３１と第１の配線基板２１とが面接触するようになる。そのため、図６の工程で各配線基板２１、３３を積層するときに生じる応力が第１の水平部３１ｃで分散されるようになり、その応力によって第１の配線基板２１が破損するのを防止できる。
同様に、図９（ｂ）に示したように、第２の導電性コンタクト３４の第１の水平部４３ｃが第２の配線基板３３に面接触するため、上記の応力で第２の配線基板３３が破損するのも防止できる。
そして、第１〜第３の導電性コンタクト３１、３４、３７の各々の材料と形状とを全て同一にすることにより、これらの導電性コンタクト３１、３４、３７を別々に作製する必要がなくなり、電子装置４０の低コスト化を実現することができる。
（第２実施形態）
第１実施形態では、図７に示したように、第１の配線基板２１の一つの辺に設ける第１の樹脂部３２を一個とした。第１の樹脂部３２の個数はこれに限定されない。
図１５は、本実施形態に係る第１の配線基板２１の平面図である。
なお、図１５において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図１５に示すように、この例では第１の配線基板２１の辺２１ａ〜２１ｄの各々にそれぞれ二つずつ第１の樹脂部３２を設ける。
このように各辺２１ａ〜２１ｄにおける第１の樹脂部３２を複数個にしても、各々の第１の樹脂部３２で複数の第１の導電性コンタクト３１を一括して扱うことができ、第１の配線基板２１に第１の導電性コンタクト３１を搭載するのが容易となる。
（第３実施形態）
図１６は、本実施形態に係る電子装置の平面図である。
なお、図１６において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図１６に示すように、本実施形態においては、第３の樹脂部３８の各々の端部に孔３８ａを設ける。
孔３８ａの使用用途は特に限定されない。
図１７（ａ）は、孔３８ａの使用用途の一例を示す拡大平面図であり、図１７（ｂ）は図１７（ａ）のV−V線に沿う断面図である。
図１７（ａ）、（ｂ）に示すように、この例では二つのピン４７ａを備えた金属製の連結部４７を用意する。そして、第１の配線基板２１の隣接する二辺２１ｂ、２１ｃに対応した第３の樹脂部３８の各々の孔３８ａにピン４７ａを嵌める。
これにより、連結部４７によって隣接する第３の樹脂部３８の各々が連結され、電子装置４０の完成後に衝撃等によって第３の導電性コンタクト３７（図１６参照）が電子装置４０から脱落し難くなる。
なお、連結部４７は孔３８ａに着脱自在であり、第３の導電性コンタクト３７が電子装置４０から脱落するおそれがない場合には孔３８ａから連結部４７を外してもよい。
一方、図１８（ａ）は、孔３８ａの使用用途の別の例を示す拡大平面図であり、図１８（ｂ）は図１８（ａ）のVI−VI線に沿う断面図である。
図１８（ａ）、（ｂ）の例では、孔３８ａにネジ４８を挿通し、そのネジ４８により電子装置４０を筐体４９に固定する。
これにより、第１の配線基板２１（図１６参照）や第２の配線基板３３にネジ４８用の孔を開口せずに筐体４９に電子装置４０を固定することが可能となる。
（第４実施形態）
図１９は、本実施形態に係る電子装置の断面図である。
なお、図１９において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図１９に示すように、本実施形態に係る電子装置４０においては、複数の第３の導電性コンタクト３７同士を連結するための第３の樹脂部３８（図１２参照）を省く。第３の導電性コンタクト３７の各々を個別に扱うのが問題にならない場合には、このように第３の樹脂部３８を省いてもよい。これにより、射出成型により第３の樹脂部３８に第３の導電性コンタクト３７を埋設する必要がなくなり、射出成型に要するコストを削減することができる。
（第５実施形態）
第１〜第４実施形態では、図８に示したように、第１の樹脂部３２により複数の第１の導電性コンタクト３１を連結した。
これに対し、本実施形態では以下のように第１の樹脂部３２を省く。
図２０は、本実施形態における第１の配線基板２１の角部の拡大斜視図である。
図２０に示すように、本実施形態では複数の第１の導電性コンタクト３１を連結するための第１の樹脂部３２を省く。これにより、射出成型により第１の樹脂部３２に第１の導電性コンタクト３１を埋設する必要がなくなり、射出成型に要するコストを削減することができる。
図２１は、本実施形態に係る電子装置４０の断面図である。
なお、図２１において第１実施形態で説明したのと同じ要素には第１実施形態で説明したのと同じ符号を付し、以下ではその説明を省略する。
図２１に示すように、この例では複数の第２の導電性コンタクト３４を連結するための第２の樹脂部３５（図６参照）も省く。これにより、第１の樹脂部３２だけでなく、第２の樹脂部３５を射出成型により作製するためのコストも削減することができる。
（第６実施形態）
本実施形態では、以下のようにして各配線基板２１、３３の間の電子部品２８を封止する。
図２２は、本実施形態に係る電子装置の断面図である。
なお、図２２において第１〜第５実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。これについては後述の図２３でも同様である。
図２２に示すように、この電子装置４０においては、各配線基板２１、３３の各々の主面２１ｘ、３３ｘに第３の樹脂部３８が密着することにより、これらの主面２１ｘ、３３ｘの間の空間Sを第３の樹脂部３８で封じる。
これにより、大気中の埃等の異物が空間Sに侵入するのを第３の樹脂部３８で防ぐことができ、空間S内の電子部品２８に異物が付着するのを抑制することができる。更に、このように異物の付着が抑制されるため、異物からベアチップを保護するための樹脂封止がない電子部品２８を空間S内に実装することができ、様々な電子部品２８を電子装置４０に実装することができる。
この場合、空間S内に収容する電子部品２８を、各配線基板２１、３３各々の外周側面２１ｓ、３３ｓから後退した部位に設けるのが好ましい。これにより、第３の樹脂部３８が各主面２１ｘ、３３ｘに密着する部位が確保され、空間Sに異物が入るのを第３の樹脂部３８で防止し易くなる。
空間Sの封止の仕方はこれに限定されない。
図２３は、本実施形態の別の例に係る電子装置４０の断面図である。
図２３に示すように、この例では、各配線基板２１、３３の外周側面２１ｓ、３３ｓに第３の樹脂部３８が密着することにより空間Sが封じられ、これにより空間Sに異物が侵入するのが防止される。
このような構造によれば、第３の樹脂部３８を密着させるための部位を各主面２１ｘ、３３ｘに確保する必要がなくなるため、空間Sに多くの電子部品２８を収容することができる。
（第７実施形態）
本実施形態では、以下のようにして電子装置の小型化を図る。
図２４（ａ）は本実施形態に係る電子装置の平面図であり、図２４（ｂ）は図２４（ａ）のVII−VII線に沿う断面図である。
図２４（ａ）に示すように、この電子装置４０においては、平面視で各配線基板２１、３３から第３の樹脂部３８がはみ出ておらず、各配線基板２１、３３に第３の樹脂部３８が収まる。これにより、各配線基板２１、３３から第３の樹脂部３８がはみ出る場合と比較して電子装置４０を小型化できる。
この場合、図２４（ｂ）に示すように、各主面２１ｘ、３３ｘに搭載する電子部品２８の各々を各配線基板２１、３３の外周側面２１ｓ、３３から後退した部位に設け、第３の樹脂部３８を収めるスペースを各主面２１ｘ、３３ｘの間に確保するのが好ましい。
（第８実施形態）
本実施形態では、各導電性コンタクト３１、３４、３７の好適な形状について説明する。
図２５（ａ）は、第１及び第２の導電性コンタクト３１、３４に装着する前の第３の導電性コンタクト３７の断面図である。
図２５（ａ）に示すように、本実施形態では、第１の導電性コンタクト３１の第１の接点部３１ａを断面視で第１の配線基板２１の側方に向かって厚くなるテーパ状とする。同様に、第２の導電性コンタクト３４の第２の接点部３４ａは、断面視で第２の配線基板３３の側方に向かって厚くなるテーパ状である。
そして、第３の導電性コンタクト３７の第３の接点部３７ａは、断面視で第１の接点部３１ａと第２の接点部３４ａに倣ったテーパ状である。
図２５（ｂ）は、第１及び第２の導電性コンタクト３１、３４に装着した後の第３の導電性コンタクト３７の断面図である。
図２５（ｂ）に示すように、上記のように各導電性コンタクト３１、３４、３７をテーパ状としたことで、第１及び第２の導電性コンタクト３１、３４から第３の導電性コンタクト３４が脱落し難くなる。
しかも、第１及び第２の導電性コンタクト３１、３４に第３の導電性コンタクト３７を装着する際、第１及び第２の接点部３１ａ、３４ａに第３の接点部３７ａが擦れるため、各導電性コンタクト３１、３４、３７の表面の自然酸化膜が削られる。
その結果、各導電性コンタクト３１、３４、３７の表面に金属の清浄面が露出するようになり、その清浄面を通る電気抵抗の少ない経路Cに沿って電流を流すことができ、自然酸化膜の有無に関わらず各配線基板２１、３３を電気的に良好に接続することができる。
なお、これらの効果が奏されるための各導電性コンタクト３１、３４、３７の形状は本実施形態に限定されず、前述の第１〜第７実施形態で説明した導電性コンタクト３１、３４、３７でも同様の効果が奏される。
（第９実施形態）
本実施形態では、第３の導電性コンタクト３７の好適な形状について説明する。
図２６は、本実施形態に係る第３の導電性コンタクト３７の斜視図である。なお、図２６において、第１〜第８実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図２６に示すように、本実施形態においては、第３の導電性コンタクト３７の第３の接点部３７ａの各々に互いに対向した突起３７ｐを設ける。その突起３７ｐは、第１の導電性コンタクト３１と第２の導電性コンタクト３４の各々の接点部３１ａ、３４ａを向いており、これらの接点部３１ａ、３４ａの各々に摺接する。
これにより、第１及び第２の導電性コンタクト３１、３４に第３の導電性コンタクト３７を装着する際に各導電性コンタクト３１、３４の表面の自然酸化膜が突起３７ｐにより削り落とされ、これらの導電性コンタクト３１、３４に金属の清浄面が露出する。
その結果、第８実施形態と同様に清浄面を通る電気抵抗の少ない経路C（図２５（ｂ）参照）に沿って電流が流れ、各配線基板２１、３３の間の電気抵抗を低減することが可能となる。
特に、この例では突起３７ｐの先端を尖鋭にしたため、各導電性コンタクト３１、３４の表面の自然酸化膜を突起３７ｐにより簡単に除去することができる。
突起３７ｐの形状は上記に限定されない。
図２７は、本実施形態の別の例に係る第３の導電性コンタクト３７の斜視図である。
この例では、各接点部３１ａ、３４ａに向かって湾曲するように突起３７ｐを設ける。このような形状であっても、図２６の例と同様に突起３７ｐで自然酸化膜を除去することができる。
（その他の実施形態）
第１〜第９実施形態では、第１の導電性コンタクト３１と第２の導電性コンタクト３４の各々を断面視でコの字型にしたが、各導電性コンタクト３１、３４の断面形状はこれに限定されない。
例えば、図２８の拡大断面図に示すように、これらの導電性コンタクト３１、３４の各々の第１の水平部３１ｃ、３４ｃ（図９（ａ）、（ｂ）参照）を省き、垂直部３１ｅ、３４ｅを各配線基板２１、３３に立設してもよい。
１…第１の配線基板、２…第２の配線基板、３…電子部品、４…はんだ、５…はんだボール、１０、１５…電子装置、１１…中間基板、２１…第１の配線基板、２１ａ〜２１ｄ…辺、２１ｘ…第１の主面、２１ｙ…周縁部、２２…コア基材、２２ａ…貫通孔、２３…絶縁層、２３ａ…ビア、２４…貫通電極、２５、２６…配線、２７…ソルダレジスト層、２７ａ…開口、２８…電子部品、２９…はんだ、３１…第１の導電性コンタクト、３１ａ…第１の接点部、３１ｃ…第１の水平部、３１ｄ…第２の水平部、３１ｅ…垂直部、３２…第１の樹脂部、３３…第２の配線基板、３３ａ〜３３ｄ…辺、３３ｘ…第２の主面、３３ｙ…周縁部、３４…第２の導電性コンタクト、３４ａ…第２の接点部、３４ｃ…第１の水平部、３４ｄ…第２の水平部、３４ｅ…垂直部、３５…第２の樹脂部、３７…第３の導電性コンタクト、３７ａ…第３の接点部、３７ｃ…第１の水平部、３７ｄ…第２の水平部、３７ｅ…垂直部、３７ｐ…突起、３８…第３の樹脂部、３８ａ…孔、４０…電子装置、４７…連結部、４７ａ…ピン、４８…ネジ、４９…筐体。

Claims (10)

  1. 第１の主面を備えた第１の配線基板と、
    前記第１の主面の周縁部に立設され、前記第１の配線基板の側方に向かって開口したコの字型の形状を有すると共に、前記第１の配線基板の側方に向かって延びる第１の接点部を備えた複数の第１の導電性コンタクトと、
    前記第１の主面に対向する第２の主面を備えた第２の配線基板と、
    前記第２の主面の周縁部に立設され、前記第２の配線基板の側方に向かって延びた第２の接点部を有すると共に、前記第２の配線基板の側方に向かって開口したコの字型の形状を有し、かつ前記第２の接点部が前記第１の接点部に接した複数の第２の導電性コンタクトと、
    前記第１の導電性コンタクトと前記第２の導電性コンタクトの各々に向かって開口したコの字型の形状を有すると共に、前記第１の配線基板と前記第２の配線基板の各々の側方から前記第１の接点部と前記第２の接点部を挟持して前記第１の配線基板と前記第２の配線基板とを固定する複数の第３の導電性コンタクトと、
    前記第１の配線基板と前記第２の配線基板の各々に搭載された複数の電子部品と、
    を有する電子装置。
  2. 複数の前記第１の導電性コンタクトの各々を連結する第１の樹脂部と、
    複数の前記第２の導電性コンタクトの各々を連結する第２の樹脂部とを更に有することを特徴とする請求項１に記載の電子装置。
  3. 複数の前記第３の導電性コンタクトの各々を連結する第３の樹脂部を更に有することを特徴とする請求項１又は請求項２に記載の電子装置。
  4. 前記第１の配線基板と前記第２の配線基板の各々は平面視で複数の辺を備え、
    複数の前記辺ごとに一つの前記第３の樹脂部が設けられたことを特徴とする請求項３に記載の電子装置。
  5. 前記複数の電子部品の一部は、前記第１の主面と前記第２の主面の少なくとも一方に搭載され、
    前記第１の主面と前記第２の主面との間の空間が前記第３の樹脂部により封じられたことを特徴とする請求項３に記載の電子装置。
  6. 前記一部の電子部品は、前記第１の配線基板と前記第２の配線基板の各々の外周側面から後退した部位に設けられ、
    前記第３の樹脂部が前記第１の主面と前記第２の主面の各々に密着することにより前記空間が封じられたことを特徴とする請求項５に記載の電子装置。
  7. 前記第３の樹脂部が前記第１の配線基板と前記第２の配線基板の各々の外周側面に密着することにより前記空間が封じられたことを特徴とする請求項５に記載の電子装置。
  8. 前記第３の導電性コンタクトは、前記第１の接点部と前記第２の接点部とを挟持する一対の第３の接点部を備え、
    各々の前記第３の接点部に、前記第１の接点部と前記第２の接点部の各々に摺接する突起が設けられたことを特徴とする請求項１に記載の電子装置。
  9. 前記第１の接点部は、断面視で前記第１の配線基板の側方に向かって厚くなるテーパ状であり、
    前記第２の接点部は、断面視で前記第２の配線基板の側方に向かって厚くなるテーパ状であり、
    前記第３の導電性コンタクトに、前記第１の接点部と前記第２の接点部とを挟持すると共に、断面視で前記第１の接点部と前記第２の接点部に倣ったテーパ状の一対の第３の接点部が設けられたことを特徴とする請求項１に記載の電子装置。
  10. 前記第１の導電性コンタクト、前記第２の導電性コンタクト、及び前記第３の導電性コンタクトの各々の形と大きさは同一であることを特徴とする請求項１に記載の電子装置。
JP2017177737A 2017-09-15 2017-09-15 電子装置 Active JP6850229B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017177737A JP6850229B2 (ja) 2017-09-15 2017-09-15 電子装置
US16/127,823 US10206283B1 (en) 2017-09-15 2018-09-11 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017177737A JP6850229B2 (ja) 2017-09-15 2017-09-15 電子装置

Publications (2)

Publication Number Publication Date
JP2019054126A JP2019054126A (ja) 2019-04-04
JP6850229B2 true JP6850229B2 (ja) 2021-03-31

Family

ID=65241873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017177737A Active JP6850229B2 (ja) 2017-09-15 2017-09-15 電子装置

Country Status (2)

Country Link
US (1) US10206283B1 (ja)
JP (1) JP6850229B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555151A (en) * 1984-08-06 1985-11-26 Gte Communication Systems Corporation Contact terminal device for connecting hybrid circuit modules to a printed circuit board
US5910885A (en) * 1997-12-03 1999-06-08 White Electronic Designs Corporation Electronic stack module
JP3465671B2 (ja) * 2000-08-09 2003-11-10 株式会社村田製作所 コンバータ装置
JP2003198161A (ja) * 2001-12-26 2003-07-11 Mitsubishi Electric Corp クリップ型リード、及び、当該クリップ型リードにより半導体装置又は副基板を実装した主基板
US6700196B1 (en) * 2002-09-23 2004-03-02 Honeywell Federal Manufacturing & Technologies Programmable multi-chip module
JP2004222486A (ja) * 2002-12-27 2004-08-05 Murata Mfg Co Ltd スイッチング電源モジュール
JP2004311189A (ja) * 2003-04-07 2004-11-04 Tamura Seisakusho Co Ltd 基板間接続金具
CN101156506B (zh) * 2005-07-11 2011-07-13 松下电器产业株式会社 基板连接部件和连接结构体
JP2007026964A (ja) 2005-07-19 2007-02-01 Ricoh Co Ltd 基板モジュール接続ソケット
WO2007125849A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 基板接合部材ならびにそれを用いた三次元接続構造体
JP2009147223A (ja) * 2007-12-17 2009-07-02 Toppan Printing Co Ltd モジュール部品、モジュール及びモジュール部品の製造方法

Also Published As

Publication number Publication date
JP2019054126A (ja) 2019-04-04
US10206283B1 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
US7090502B2 (en) Board connecting component and three-dimensional connecting structure using thereof
JP4905453B2 (ja) 三次元接続構造体
JP2006332255A (ja) 電子回路ユニット、及びその製造方法
JP2009141228A (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
JP5197741B2 (ja) 表面実装型デバイスを相互接続するコネクタ及び回路基板
US20110007482A1 (en) Printed circuit board unit and electronic device
US7759795B2 (en) Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same
JP6850229B2 (ja) 電子装置
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
WO2019235189A1 (ja) バスバー積層体及びそれを備える電子部品実装モジュール、バスバー積層体の製造方法
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
KR101671258B1 (ko) 적층형 반도체 모듈
KR101043480B1 (ko) 인쇄회로기판 및 그 제조방법
JP4172433B2 (ja) 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法
JP2001267715A (ja) 電子回路装置および基板接続用弾性体
WO2023085439A1 (ja) バスバー積層体を備える電子部品実装モジュール及びその製造方法
JP2008196990A (ja) 半導体装置及び複合基板
JP5387009B2 (ja) 回路構成体、及び電気接続箱
JP6956022B2 (ja) 配線基板、電子装置及び電子モジュール
TWI628986B (zh) 電子裝置結構及其組裝方法
KR20090132180A (ko) 인쇄회로기판 접합방법
JP2003318503A (ja) 多層電子回路基板及びこれを搭載した電子機器
JP2018041827A (ja) 部品内蔵基板及び電子装置
JP4954781B2 (ja) 三次元電子回路装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210305

R150 Certificate of patent or registration of utility model

Ref document number: 6850229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150