JP2005260385A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP2005260385A JP2005260385A JP2004066494A JP2004066494A JP2005260385A JP 2005260385 A JP2005260385 A JP 2005260385A JP 2004066494 A JP2004066494 A JP 2004066494A JP 2004066494 A JP2004066494 A JP 2004066494A JP 2005260385 A JP2005260385 A JP 2005260385A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- side wall
- component according
- wall portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
【解決手段】蓋部2a,側壁部2bを有する筐体2の収納部3に、電子素子4を、基板5の表面5aが蓋部2aの下面2a1と対向するように収納する。基板5に端子51,51を形成し、端子51,51を素子接続部8,8、導通部6,6を介して接続端部7,7と電気的に接続させる。側壁部2bと電子素子4との間を封止材9によって封止する。この電子部品1をマザー基板10に接続端部7,7を介して設置する。このことにより、電子素子4から発生する熱はマザー基板10に放熱され、電子素子4の放熱効率を高めることができる。
【選択図】図2
Description
図5に示すように、電子部品101は、基板105の表面105aに、たとえばくし形電極を設けた電子素子104を筐体102の内部に収納したものである。電子素子104は筐体102に形成された収納部103に収納され、蓋体109によって密封されている。筐体102には導通部106,106および素子接続部108,108が設けられ、筐体102の底面には接続端部107,107が設けられている。電子素子104には、接続ワイヤ100,100が設けられており、電子素子104は、接続ワイヤ100,100、素子接続部108,108および導通部106,106を介して接続端部107,107と電気的に接続されている。
図7に示す電子部品301は、図5に示した電子部品101および図6に示す、特許文献1に記載の弾性表面波装置201とは異なり、半導体素子302を基板303に接続したものである。半導体素子302は、基板303の裏面に形成された導体パターン304および半導体素子302に設けられたはんだバンプ305,305を介して基板303に接続されており、導体パターン304とはんだバンプ305,305との接合部はアンダーフィル材層306によって密封されている。導体パターン304にははんだボール307が設けられており、このはんだボール307が実装基板308に設けられた接続パッド309に接続され、半導体素子302が熱伝導性接着剤層310を介して実装基板308に実装されている。
金属層を設けると、電子素子の放熱効率を高めることができる。
本発明の電子部品の製造方法は、以下の工程を有することを特徴とする。
(a)蓋部と側壁部を有する筐体に収納部を形成する工程、
(b)前記蓋部の下面に素子接続部を設け、前記側壁部に前記側壁部を貫通する導通部を設ける工程、
(c)表面に電子素子が実装または形成された基板を、前記表面が前記蓋部の下面と対向するように前記収納部に収納する工程。
(d)前記基板の裏面上から前記側壁部の底面にかけて樹脂製の封止材を設ける工程を有することが好ましい。
(e)前記封止材を、前記基板の裏面上および前記側壁部の底面から同時に削り取り、前記側壁部の底面と前記基板の裏面と前記封止材の封止下面とが同一の仮想平面上になるようにする工程を有することが好ましい。
(f)前記基板の裏面に金属層を設け、前記側壁部の底面に接続端部を設ける工程を有することが好ましい。
金属板を設けると、電子素子の放熱効果を高めることができ、電子素子を外部の雑信号等からシールドすることができる。
図4AないしDは本発明の電子部品の製造工程を示す断面図である。なお、共通箇所については符号を省略する。
2 筐体
2a 蓋部
2b 側壁部
3 収納部
4 電子素子
6 導通部
7 接続端部
8 素子接続部
9 封止材
10 マザー基板
11 金属層
12 金属板
401 弾性表面波素子
402 圧電基板
403,404 くし歯状電極部
405,406 接続電極部
407,408 電極部
409 反射電極
Claims (16)
- 蓋部と、側壁部と、前記蓋部と前記側壁部とによって囲まれた凹形の収納部とを有する筐体において、表面に電子素子が実装または形成される基板が前記蓋部の下面に前記基板の表面が対向するように収納され、前記筐体には前記側壁部を貫通する導通部が設けられ、前記側壁部の底面には接続端部が設けられ、前記蓋部の下面には素子接続部が設けられて、前記電子素子の端子が前記素子接続部および前記導通部を介して前記接続端部と接続されている電子部品。
- 前記収納部において、前記側壁部と前記基板との間が封止材によって封止される請求項1に記載の電子部品。
- 前記封止材は樹脂である請求項2に記載の電子部品。
- 前記側壁部の底面と前記基板の裏面とが同一の仮想平面上にある請求項1ないし3のいずれかに記載の電子部品。
- 前記側壁部の底面と前記基板の裏面と前記封止材の封止下面とが同一の仮想平面上にある請求項2または3に記載の電子部品。
- 前記基板の裏面には金属層が設けられる請求項1ないし5のいずれかに記載の電子部品。
- 前記蓋部の上面に金属板が設けられる請求項1ないし6のいずれかに記載の電子部品。
- 前記蓋部の上面に設けられた前記金属板が、前記接続端部に接続されている請求項7に記載の電子部品。
- 前記電子素子は弾性表面波素子である請求項1ないし8のいずれかに記載の電子部品。
- 以下の工程を有することを特徴とする電子部品の製造方法、
(a)蓋部と側壁部を有する筐体に収納部を形成する工程、
(b)前記蓋部の下面に素子接続部を設け、前記側壁部に前記側壁部を貫通する導通部を設ける工程、
(c)表面に電子素子が実装または形成された基板を、前記表面が前記蓋部の下面と対向するように前記収納部に収納する工程。 - 前記(c)工程の後に、
(d)前記基板の裏面上から前記側壁部の底面にかけて樹脂製の封止材を設ける工程を有する請求項10に記載の電子部品の製造方法。 - 前記(d)工程の後に、
(e)前記封止材を、前記基板の裏面上および前記側壁部の底面から同時に削り取り、前記側壁部の底面と前記基板の裏面と前記封止材の封止下面とが同一の仮想平面上になるようにする工程を有する請求項11に記載の電子部品の製造方法。 - 前記(c)または(e)工程の後に、
(f)前記基板の裏面に金属層を設け、前記側壁部の底面に接続端部を設ける工程を有する請求項10ないし12のいずれかに記載の電子部品の製造方法。 - 前記(c)工程において、前記基板の裏面が前記側壁部の底面と同一の仮想平面上に位置するように前記基板を配置する請求項10ないし13のいずれかに記載の電子部品の製造方法。
- 前記(a)工程において、前記蓋部の上面に金属板を設ける請求項10ないし14のいずれかに記載の電子部品の製造方法。
- 前記(c)工程において、前記電子素子として弾性表面波素子を実装する請求項10ないし15のいずれかに記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066494A JP2005260385A (ja) | 2004-03-10 | 2004-03-10 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066494A JP2005260385A (ja) | 2004-03-10 | 2004-03-10 | 電子部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005260385A true JP2005260385A (ja) | 2005-09-22 |
Family
ID=35085717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004066494A Ceased JP2005260385A (ja) | 2004-03-10 | 2004-03-10 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005260385A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009544201A (ja) * | 2006-07-20 | 2009-12-10 | エプコス アクチエンゲゼルシャフト | 電気モジュール |
WO2022172673A1 (ja) * | 2021-02-09 | 2022-08-18 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および電子機器 |
-
2004
- 2004-03-10 JP JP2004066494A patent/JP2005260385A/ja not_active Ceased
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009544201A (ja) * | 2006-07-20 | 2009-12-10 | エプコス アクチエンゲゼルシャフト | 電気モジュール |
WO2022172673A1 (ja) * | 2021-02-09 | 2022-08-18 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6496865B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
US7098580B2 (en) | Piezoelectric oscillator | |
JP2008091714A (ja) | 半導体装置 | |
KR20180101524A (ko) | 탄성파 장치 및 그 제조 방법 | |
US8536959B1 (en) | Substrate with built-in electronic component | |
JP7075810B2 (ja) | 電子部品収納用パッケージ、電子装置、および電子モジュール | |
JP4052078B2 (ja) | 半導体装置 | |
JP2005260385A (ja) | 電子部品及びその製造方法 | |
JP2006319124A (ja) | 固体撮像装置 | |
JP2006120981A (ja) | 電子部品及びその製造方法 | |
JP4636827B2 (ja) | 回路モジュール | |
JP4514530B2 (ja) | 精密機器に内蔵される回路モジュールおよび精密機器 | |
JP2598301Y2 (ja) | チップ圧電振動子 | |
JP7192970B2 (ja) | 電子部品モジュール | |
JP5267194B2 (ja) | 電子部品モジュール | |
JP6813682B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP2011182017A (ja) | モジュール | |
JP5804762B2 (ja) | 圧電デバイス | |
JP2011223232A (ja) | 圧電発振器 | |
JP6956022B2 (ja) | 配線基板、電子装置及び電子モジュール | |
JP2005223036A (ja) | 電子部品及びその製造方法 | |
JP2947468B2 (ja) | 複合電子回路装置 | |
CN114424333A (zh) | 模块 | |
JP4141941B2 (ja) | 半導体装置 | |
JP2005129624A (ja) | パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20100525 |