JP2005260385A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2005260385A
JP2005260385A JP2004066494A JP2004066494A JP2005260385A JP 2005260385 A JP2005260385 A JP 2005260385A JP 2004066494 A JP2004066494 A JP 2004066494A JP 2004066494 A JP2004066494 A JP 2004066494A JP 2005260385 A JP2005260385 A JP 2005260385A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
side wall
component according
wall portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2004066494A
Other languages
English (en)
Inventor
Hitoshi Sasaki
等 佐々木
Hideaki Takeuchi
秀彰 武内
Hideki Kondo
秀樹 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004066494A priority Critical patent/JP2005260385A/ja
Publication of JP2005260385A publication Critical patent/JP2005260385A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】放熱性に優れ、薄型化を図ることのできる電子部品及びその製造方法を提供する。
【解決手段】蓋部2a,側壁部2bを有する筐体2の収納部3に、電子素子4を、基板5の表面5aが蓋部2aの下面2a1と対向するように収納する。基板5に端子51,51を形成し、端子51,51を素子接続部8,8、導通部6,6を介して接続端部7,7と電気的に接続させる。側壁部2bと電子素子4との間を封止材9によって封止する。この電子部品1をマザー基板10に接続端部7,7を介して設置する。このことにより、電子素子4から発生する熱はマザー基板10に放熱され、電子素子4の放熱効率を高めることができる。
【選択図】図2

Description

本発明は筐体内に電子素子を封入する電子部品及びその製造方法に係り、特に、放熱性に優れ、薄型化を図ることのできる電子部品及びその製造方法に関する。
図5は従来の電子部品の構造を示す断面図である。
図5に示すように、電子部品101は、基板105の表面105aに、たとえばくし形電極を設けた電子素子104を筐体102の内部に収納したものである。電子素子104は筐体102に形成された収納部103に収納され、蓋体109によって密封されている。筐体102には導通部106,106および素子接続部108,108が設けられ、筐体102の底面には接続端部107,107が設けられている。電子素子104には、接続ワイヤ100,100が設けられており、電子素子104は、接続ワイヤ100,100、素子接続部108,108および導通部106,106を介して接続端部107,107と電気的に接続されている。
また、以下の特許文献1には、図6に示すような弾性表面波装置の構造が開示されている。
図6に示すように、弾性表面波装置201は、圧電基板205の裏面205bにくし形電極204aが設けられた弾性表面波素子204をパッケージ202の内部に収納したものである。弾性表面波素子204はパッケージ202に形成された凹部203に収納され、蓋体209および熱伝導性接着剤210によって密封されている。凹部203の内底面にはパッド電極208,208が設けられ、このパッド電極208,208は、パッケージ202に設けられたスルーホール206,206を介して、パッケージ202の外部表面に設けられた外部端子207,207に接続されている。また、凹部203には、くし形電極204aの入出力信号を取り出すためのパッド電極211,211が設けられ、パッド電極211,211上に圧電基板205の裏面205bに設けられたバンプ212,212を介して弾性表面波素子204が配置されている。パッド電極208,208には導電性接着剤213が塗布され、パッド電極208,208はパッド電極211,211およびバンプ212,212に対応する位置に設けられ、弾性表面波素子204は、パッド電極208,208等を介して外部端子207,207と電気的に接続されている。
さらに、以下の特許文献2には、図7に示すような電子部品の構造が開示されている。
図7に示す電子部品301は、図5に示した電子部品101および図6に示す、特許文献1に記載の弾性表面波装置201とは異なり、半導体素子302を基板303に接続したものである。半導体素子302は、基板303の裏面に形成された導体パターン304および半導体素子302に設けられたはんだバンプ305,305を介して基板303に接続されており、導体パターン304とはんだバンプ305,305との接合部はアンダーフィル材層306によって密封されている。導体パターン304にははんだボール307が設けられており、このはんだボール307が実装基板308に設けられた接続パッド309に接続され、半導体素子302が熱伝導性接着剤層310を介して実装基板308に実装されている。
特開2003−273704号公報 特開平9−64099号公報
しかし、図5に示す前記従来の構造では、電子部品101の使用時に電子素子104から発生するジュール熱は、主に裏面に設けられた金属層110およびスルーホール111を介して放熱される。このため、放熱は間接的なものとなり、放熱効果は十分ではない。また、電子素子104と素子接続部108,108を接続するために、収納部103内に、接続ワイヤ100,100および接続のために必要な空間を設ける必要があり、さらに、前記空間を封止するための蓋体109も必要となる。このため、電子部品101自体が厚くなってしまう。
前記特許文献1に記載の弾性表面波装置201では、弾性表面波素子204からの放熱は、主に熱伝導性接着剤210によって行われる。このため、放熱効果は不十分である。
前記特許文献2に記載の発明では、実装する対象は、本願のような弾性表面波素子ではなく、半導体素子302である。また、半導体素子302が接続されるのは平板状の基板303に対してであり、これに対して、本願においては、前記弾性表面波素子は蓋部と側壁部を有する筐体に収納される。さらに、前記特許文献2に記載の発明では、半導体素子302は、導体パターン304にはんだバンプ305,305を介して接続され、導体パターン304の一端とはんだバンプ305,305との接合部がアンダーフィル材層306で封止される。しかし、この封止部分には、本願のような空間は設けられていない。このため、前記特許文献2に記載の実装構造を、本願のような弾性表面波素子を有する電子部品に採用すると、弾性表面波素子の表面に設けられるくし歯状電極の近傍にまで封止材を入れ込むことになる。封止材をくし歯状電極の近傍にまで入れ込むと、封止材が抵抗となり、弾性表面波素子の機能や感度等が低下する。
本発明は上記従来の課題を解決するものであり、放熱性に優れ、薄型化を図ることのできる電子部品及びその製造方法を提供することを目的としている。
本発明の電子部品は、蓋部と、側壁部と、前記蓋部と前記側壁部とによって囲まれた凹形の収納部とを有する筐体において、表面に電子素子が実装または形成される基板が前記蓋部の下面に前記基板の表面が対向するように収納され、前記筐体には前記側壁部を貫通する導通部が設けられ、前記側壁部の底面には接続端部が設けられ、前記蓋部の下面には素子接続部が設けられて、前記電子素子の端子が前記素子接続部および前記導通部を介して前記接続端部と接続されていることを特徴とする。
前記収納部において、前記側壁部と前記基板との間が封止材によって封止される。前記封止材は樹脂であることが好ましい。
本発明では、筐体の側壁部と電子素子との間は樹脂性の封止材によって封止され、収納部が封止材によって密封される。このことによって、収納部内に収納された電子素子が収納部内に密封された状態で封止される。このため、電子素子を外気から遮断することができ、電子素子の機能が劣化することを防止することができる。
また、前記側壁部の底面と前記基板の裏面とが同一の仮想平面上にあり、さらには、前記側壁部の底面と前記基板の裏面と前記封止材の封止下面とが同一の仮想平面上にあることが好ましい。
このような構造とすると、電子部品の厚さには封止材の厚さが加えられないため、電子部品全体の薄型化を図ることができる。
本発明では、前記基板の裏面には金属層が設けられることが好ましい。
金属層を設けると、電子素子の放熱効率を高めることができる。
また、前記蓋部の上面に金属板が設けられ、前記金属板が、前記接続端部に接続されていることが好ましい。
金属板を設けると、さらに電子素子の放熱効果を高めることができる。また、金属板が、接続端部に接続されていると、金属板によって、電子素子を外部の雑信号等からシールドすることができる。
本発明では、前記電子素子は弾性表面波素子であることが好ましい。
本発明の電子部品の製造方法は、以下の工程を有することを特徴とする。
(a)蓋部と側壁部を有する筐体に収納部を形成する工程、
(b)前記蓋部の下面に素子接続部を設け、前記側壁部に前記側壁部を貫通する導通部を設ける工程、
(c)表面に電子素子が実装または形成された基板を、前記表面が前記蓋部の下面と対向するように前記収納部に収納する工程。
本発明では、前記(c)工程の後に、
(d)前記基板の裏面上から前記側壁部の底面にかけて樹脂製の封止材を設ける工程を有することが好ましい。
また、前記(d)工程の後に、
(e)前記封止材を、前記基板の裏面上および前記側壁部の底面から同時に削り取り、前記側壁部の底面と前記基板の裏面と前記封止材の封止下面とが同一の仮想平面上になるようにする工程を有することが好ましい。
さらに、前記(c)または(e)工程の後に、
(f)前記基板の裏面に金属層を設け、前記側壁部の底面に接続端部を設ける工程を有することが好ましい。
本発明では、前記(c)工程において、前記基板の裏面が前記側壁部の底面と同一の仮想平面上に位置するように前記基板を配置することが好ましい。
この工程の時点で、基板をこのように設けていれば、前記(e)工程において、容易に、短時間で、側壁部の底面と基板の裏面と封止材の封止下面とを同一の仮想平面とすることができる。
また、前記(a)工程において、前記蓋部の上面に金属板を設けることが好ましい。
金属板を設けると、電子素子の放熱効果を高めることができ、電子素子を外部の雑信号等からシールドすることができる。
さらに、本発明では、前記(c)工程において、前記電子素子として、例えば弾性表面波素子を実装する。
本発明の電子部品では放熱性を高めることができ、また薄型化も図ることができる。さらに、本発明の製造方法によって、前記電子部品を製造することができる。
図1は本発明の電子部品を示す要部透視平面図、図2Aは図1のI−I線で切断したときの断面図、図2Bは図1のII−II線で切断した切断面を矢印の方向からみたときの透視断面図、図3Aは本発明の電子部品に利用される、複数の弾性表面波素子のうちの1つを示す平面図、図3Bは複数の弾性表面波素子によって形成されるT型フィルタの等価回路図である。
図1および図2Aに示すように、本発明の電子部品1は、蓋部2aおよび側壁部2bを有するセラミック製の筐体2の収納部3に、電子素子4が、電子素子4を実装または形成する基板5の表面5aが蓋部2aの下面2a1と対向するように収納される。
筐体2には側壁部2bを貫通する導通部6,6が設けられ、側壁部2bの底面2b1には接続端部7,7が設けられ、蓋部2aの下面2a1には素子接続部8,8が設けられる。接続端部7,7のうち、一方が入力用端部であり、他方が出力用端部である。基板5には、端子51,51が形成されており、この端子51,51が素子接続部8,8および導通部6,6を介して接続端部7,7と電気的に接続されている。
側壁部2bと電子素子4との間は樹脂性の封止材9によって封止され、収納部3が封止材9によって密封される。このことによって、収納部3内に収納された電子素子4が収納部3内に密封された状態で封止される。このため、電子素子4を外気から遮断することができ、外気に含まれる水分等によって、電子素子4の機能が劣化することを防止することができる。また、封止材9は収納部3内に完全には充填されず、密封された収納部3は中空となっている。
封止材9は、例えばエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂によって形成される。特に水分透過性が低いエポキシ樹脂を用いることが好ましい。
上記のような構造の電子部品1は、電子素子4と比べて十分に大きな面積を有するマザー基板10に接続端部7,7を介して設置される。
電子部品1を使用すると、電子素子4からはジュール熱が発生し、この熱はマザー基板10に放熱される。マザー基板10は電子素子4と比べて十分に大きな面積を有するため、放熱されやすく、電子素子4の放熱効率を高めることができる。
また、基板5の裏面5bに、接続端部7,7の厚さと同程度の厚さを有する放熱用のパターンとしての金属層11を設けることが好ましい。金属層11を設けると、電子素子4から発生するジュール熱は主に金属層11を介して、確実にマザー基板10に伝えられ、放熱される。このため、さらに電子素子4の放熱効率を高めることができる。
本発明においては、側壁部2bの底面2b1と基板5の裏面5bが同一の仮想平面A上に位置している。このため、金属層11の厚さを接続端部7,7の厚さと同一にすれば、電子部品1は確実にマザー基板10に平行に設置される。このため、電子素子4で発生した熱が、金属層11から確実にマザー基板10に伝えられ、さらに電子素子4の放熱効率を高めることができる。また、側壁部2bの底面2b1と基板5の裏面5bと封止材9の封止下面9aとが同一の仮想平面A上に位置していることが好ましい。このような構造とすると、電子部品1の厚さには封止材9の厚さが加えられないため、電子部品1全体の薄型化を図ることができる。
さらに、本発明においては、蓋部2aの上面に金属板12を設けてもよい。金属板12を設けると、蓋部2aに伝えられた電子素子4のジュール熱が、金属板12を介して外部に放熱される。このため、さらに電子素子4の放熱効果を高めることができる。
さらに、図1および図2Bに示すように、接地された接地用接続端部13,13側には、スルーホール14,14が設けられており、金属板12がスルーホール14,14を介して、接地用接続端部13,13に接続されている。このため、金属板12によって、電子素子4を外部の雑信号等からシールドすることができる。また、電子素子4から発生するジュール熱がスルーホール14,14を介して金属板12に伝えられるため、金属板12から外部にさらに放熱され、さらに電子素子4の放熱効率が高まる。
金属板12は、蓋部2aの上面のみに設けることには限定されず、蓋部2aの両側方および側壁部2bの側方にも設け、電子部品1全体を金属板12で覆ってもよい。このようにすると、さらに電子素子4の放熱効率が高まり、シールド機能もより発揮される。
本発明の電子素子4としては、たとえば図3Aに示すような弾性表面波素子401が用いられる。符号402は圧電基板を示している。圧電基板402上には、くし歯状電極部403,404が形成されている。くし歯状電極部403,404には、それぞれ図示X2方向に延びるくし歯部403a、および図示X1方向に延びるくし歯部404aが形成されている。くし歯部403aと404aは、所定の間隔をあけて図示Y1−Y2方向に互い違いに並べられている。
また、くし歯状電極部403,404には、弾性表面波素子401を、図2AおよびBに示す素子接続部8,8に相当する外部の接続部と接続するための接続電極部405,406が電気的に接続されている。くし歯状電極部403と接続電極部405が電極部407を構成し、くし歯状電極部404と接続電極部406が電極部408を構成している。さらに、くし歯状電極部403,404の図示Y1方向と図示Y2方向に隣接して、反射電極409,409が形成されている。
図3Bにおいて、符号S1,S2,S3は図3Aに示す弾性表面波素子401に相当する。弾性表面波素子S1,S2はそれぞれの接続電極部を介して直列に接続されており、弾性表面波素子S1の一方の接続電極部が入力端子inとされ、弾性表面波素子S2の一方の接続電極部が出力端子outとされている。弾性表面波素子S3の一方の接続電極部は、弾性表面波素子S1とS2間に接続されており、他方の接続電極部は接地されている。
次に、本発明の電子部品1を製造する方法について説明する。
図4AないしDは本発明の電子部品の製造工程を示す断面図である。なお、共通箇所については符号を省略する。
電子部品1は、図4AないしDに示すように、図2Aに示すマザー基板10への実装状態とは上下を逆にした状態で製造される。
まず、図4Aに示す工程において、(1)筐体の蓋部2aの上に基板を積層して側壁部2bを形成する。蓋部2aの上に側壁部2bを設けることにより凹部が形成される。この凹部に、電子素子4が収納される収納部3が形成される。(2)次に、蓋部2aの下面2a1に素子接続部8,8を設け、側壁部2bに側壁部2bの内部を貫通する導通部6,6を設ける。(3)次に、基板5の表面5aが蓋部2aの下面2a1と対向するように電子素子4を収納部3内に収納する。よって、基板5の裏面5bが上になる。電子素子4には端子51,51が形成されており、この端子51,51が素子接続部8,8および導通部6,6を介して接続端部7,7と電気的に接続される。
図4Aに示す工程の後に、図4Bに示す工程において、収納部3の上側の開放部を塞ぐように、基板5の裏面5b上から側壁部2bの上にかけて樹脂性の封止材9を設けて熱を加えて硬化させる。収納部3が封止材9によって密封されることによって、収納部3内に収納された電子素子4が収納部3内に密封された状態で封止される。
図4Bに示す工程の後に、図4Cに示す工程において、封止材9を、機械的研磨によって、基板5の裏面5b上および側壁部2bの底面2b1上から同時に削り取り、底面2b1と裏面5bと封止材9の封止下面9aとが同一の仮想平面Aになるようにする。
最後に、図4Dに示す工程において、側壁部2bの底面2b1に接続端部7,7が設けられ、基板5の裏面5bに、接続端部7,7の厚さと同程度の厚さを有する放熱用のパターンとしての金属層11が設けられる。
本発明では、図4Cに示す工程において、底面2b1と裏面5bと封止材9の封止下面9aとが同一の仮想平面Aとされてから、接続端部7,7および金属層11を形成する。このため、接続端部7,7の高さと金属層11の高さを容易に等しくすることができ、接続端部7,7および金属層11を同一の仮想平面とすることができる。また、底面2b1から封止材9を削り取ってから接続端部7,7を設けるため、確実に接続端部7,7を、導通部6,6および素子接続部8,8を介して、端子51,51に電気的に接続させることができる。
金属層11は、図4Dに示す工程においてのみ設けられる必要はなく、図4Aに示す工程のうち、前記(3)の工程の後に設けられてもよい。この場合には、図4Cに示す工程において、金属層11を削り取ってしまわないように研磨することが必要となる。
上記製造方法においては、図4Aに示す工程のうち、前記(1)の工程において、蓋部2aの上面に金属板12を設けることが好ましい。金属板12を設けると、電子素子4のジュール熱の放熱効果を高めることができ、電子素子4を外部の雑信号等からシールドすることができる。
図4Aに示す工程のうち、前記(3)の工程において、基板5の裏面5bが側壁部2bの底面2b1と同一の仮想平面上に位置するように基板5を設けることが好ましい。この工程の時点で、基板5をこのように設けていれば、図4Bに示す研磨工程において、容易に、短時間で、底面2b1と裏面5bと封止材9の封止下面9aとを同一の仮想平面とすることができる。
また、本発明では、前記(3)の工程において、電子素子4として、図3Aに示すような弾性表面波素子401が実装される。
本発明の電子部品を示す要部透視平面図、 図2Aは図1のI−I線で切断したときの断面図、図2Bは図1のII−II線で切断した切断面を矢印の方向からみたときの透視断面図、 図3Aは本発明の電子部品に利用される、複数の弾性表面波素子のうちの1つを示す平面図、図3Bは複数の弾性表面波素子によって形成されるT型フィルタの等価回路図、 本発明の電子部品の製造工程を示す断面図、 従来の電子部品の構造を示す断面図、 従来の弾性表面波装置の構造を示す断面図、 従来の電子部品の構造を示す断面図、
符号の説明
1 電子部品
2 筐体
2a 蓋部
2b 側壁部
3 収納部
4 電子素子
6 導通部
7 接続端部
8 素子接続部
9 封止材
10 マザー基板
11 金属層
12 金属板
401 弾性表面波素子
402 圧電基板
403,404 くし歯状電極部
405,406 接続電極部
407,408 電極部
409 反射電極

Claims (16)

  1. 蓋部と、側壁部と、前記蓋部と前記側壁部とによって囲まれた凹形の収納部とを有する筐体において、表面に電子素子が実装または形成される基板が前記蓋部の下面に前記基板の表面が対向するように収納され、前記筐体には前記側壁部を貫通する導通部が設けられ、前記側壁部の底面には接続端部が設けられ、前記蓋部の下面には素子接続部が設けられて、前記電子素子の端子が前記素子接続部および前記導通部を介して前記接続端部と接続されている電子部品。
  2. 前記収納部において、前記側壁部と前記基板との間が封止材によって封止される請求項1に記載の電子部品。
  3. 前記封止材は樹脂である請求項2に記載の電子部品。
  4. 前記側壁部の底面と前記基板の裏面とが同一の仮想平面上にある請求項1ないし3のいずれかに記載の電子部品。
  5. 前記側壁部の底面と前記基板の裏面と前記封止材の封止下面とが同一の仮想平面上にある請求項2または3に記載の電子部品。
  6. 前記基板の裏面には金属層が設けられる請求項1ないし5のいずれかに記載の電子部品。
  7. 前記蓋部の上面に金属板が設けられる請求項1ないし6のいずれかに記載の電子部品。
  8. 前記蓋部の上面に設けられた前記金属板が、前記接続端部に接続されている請求項7に記載の電子部品。
  9. 前記電子素子は弾性表面波素子である請求項1ないし8のいずれかに記載の電子部品。
  10. 以下の工程を有することを特徴とする電子部品の製造方法、
    (a)蓋部と側壁部を有する筐体に収納部を形成する工程、
    (b)前記蓋部の下面に素子接続部を設け、前記側壁部に前記側壁部を貫通する導通部を設ける工程、
    (c)表面に電子素子が実装または形成された基板を、前記表面が前記蓋部の下面と対向するように前記収納部に収納する工程。
  11. 前記(c)工程の後に、
    (d)前記基板の裏面上から前記側壁部の底面にかけて樹脂製の封止材を設ける工程を有する請求項10に記載の電子部品の製造方法。
  12. 前記(d)工程の後に、
    (e)前記封止材を、前記基板の裏面上および前記側壁部の底面から同時に削り取り、前記側壁部の底面と前記基板の裏面と前記封止材の封止下面とが同一の仮想平面上になるようにする工程を有する請求項11に記載の電子部品の製造方法。
  13. 前記(c)または(e)工程の後に、
    (f)前記基板の裏面に金属層を設け、前記側壁部の底面に接続端部を設ける工程を有する請求項10ないし12のいずれかに記載の電子部品の製造方法。
  14. 前記(c)工程において、前記基板の裏面が前記側壁部の底面と同一の仮想平面上に位置するように前記基板を配置する請求項10ないし13のいずれかに記載の電子部品の製造方法。
  15. 前記(a)工程において、前記蓋部の上面に金属板を設ける請求項10ないし14のいずれかに記載の電子部品の製造方法。
  16. 前記(c)工程において、前記電子素子として弾性表面波素子を実装する請求項10ないし15のいずれかに記載の電子部品の製造方法。
JP2004066494A 2004-03-10 2004-03-10 電子部品及びその製造方法 Ceased JP2005260385A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004066494A JP2005260385A (ja) 2004-03-10 2004-03-10 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004066494A JP2005260385A (ja) 2004-03-10 2004-03-10 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005260385A true JP2005260385A (ja) 2005-09-22

Family

ID=35085717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004066494A Ceased JP2005260385A (ja) 2004-03-10 2004-03-10 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005260385A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009544201A (ja) * 2006-07-20 2009-12-10 エプコス アクチエンゲゼルシャフト 電気モジュール
WO2022172673A1 (ja) * 2021-02-09 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009544201A (ja) * 2006-07-20 2009-12-10 エプコス アクチエンゲゼルシャフト 電気モジュール
WO2022172673A1 (ja) * 2021-02-09 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器

Similar Documents

Publication Publication Date Title
JP6496865B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
US7098580B2 (en) Piezoelectric oscillator
JP2008091714A (ja) 半導体装置
KR20180101524A (ko) 탄성파 장치 및 그 제조 방법
US8536959B1 (en) Substrate with built-in electronic component
JP7075810B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP4052078B2 (ja) 半導体装置
JP2005260385A (ja) 電子部品及びその製造方法
JP2006319124A (ja) 固体撮像装置
JP2006120981A (ja) 電子部品及びその製造方法
JP4636827B2 (ja) 回路モジュール
JP4514530B2 (ja) 精密機器に内蔵される回路モジュールおよび精密機器
JP2598301Y2 (ja) チップ圧電振動子
JP7192970B2 (ja) 電子部品モジュール
JP5267194B2 (ja) 電子部品モジュール
JP6813682B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2011182017A (ja) モジュール
JP5804762B2 (ja) 圧電デバイス
JP2011223232A (ja) 圧電発振器
JP6956022B2 (ja) 配線基板、電子装置及び電子モジュール
JP2005223036A (ja) 電子部品及びその製造方法
JP2947468B2 (ja) 複合電子回路装置
CN114424333A (zh) 模块
JP4141941B2 (ja) 半導体装置
JP2005129624A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20100525