WO2022172673A1 - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
WO2022172673A1
WO2022172673A1 PCT/JP2022/000687 JP2022000687W WO2022172673A1 WO 2022172673 A1 WO2022172673 A1 WO 2022172673A1 JP 2022000687 W JP2022000687 W JP 2022000687W WO 2022172673 A1 WO2022172673 A1 WO 2022172673A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
substrate
semiconductor device
cavity substrate
cavity
Prior art date
Application number
PCT/JP2022/000687
Other languages
English (en)
French (fr)
Inventor
龍 猪本
清久 酒井
浩永 安川
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2022581260A priority Critical patent/JPWO2022172673A1/ja
Publication of WO2022172673A1 publication Critical patent/WO2022172673A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body

Definitions

  • the present disclosure relates to semiconductor devices and electronic equipment.
  • the structure of a semiconductor device comprises a main substrate, which is a mother board, and a cavity substrate having a concave portion (cavity) formed facing the plate surface of the main substrate side and mounted on the main substrate.
  • a semiconductor element such as an IC chip is provided. In such a package structure, it is important to dissipate the heat generated from the semiconductor element, which is a heating element, from the viewpoint of maintaining a good operating state and obtaining desired characteristics.
  • thermal via holes penetrating in the thickness direction of the substrate in the cavity substrate or to change the material of the cavity substrate to a material with good thermal conductivity.
  • the formation of thermal via holes in the cavity substrate and the change of the substrate material cause an increase in substrate size and an increase in manufacturing cost.
  • Patent Document 1 discloses a configuration in which an IC chip provided in a concave portion of a cavity substrate is mounted on a printed wiring board that is a main substrate. With such a configuration, the heat generated by the IC chip is directly conducted to the main substrate and radiated.
  • the wiring length becomes long. . An increase in wiring length increases inductance and impedance, which can lead to deterioration of the electrical characteristics of the device.
  • Patent Document 2 a technique is known in which a heat dissipation member such as a heat dissipation plate is provided for a semiconductor element.
  • a semiconductor element provided in a concave portion of a cavity substrate is mounted on the cavity substrate, a metal heat sink is provided in a state of being connected to the semiconductor element and closing the concave portion, and the heat sink is provided on the main substrate.
  • a configuration connected to the is disclosed. According to such a configuration, a heat radiation path is formed from the semiconductor element to the main substrate through the heat radiation plate.
  • JP 2017-27970 A Japanese Patent Application Laid-Open No. 2003-60523
  • An object of the present technology is to provide a semiconductor device and an electronic device that can obtain good heat dissipation with a simple and inexpensive configuration in which a semiconductor element is provided in a concave portion of a cavity substrate mounted on a main substrate.
  • a semiconductor device includes a main substrate and a recess formed facing a back surface that is a plate surface on the main substrate side, a cavity substrate mounted on the main substrate, and a cavity substrate positioned in the recess.
  • the cavity substrate is in contact with the other surface of the semiconductor element opposite to the one surface of the semiconductor element, It has a stepped portion for restricting the semiconductor element from sinking into the recessed portion.
  • the recess includes a bottom surface parallel to the back surface of the cavity substrate and a plurality of side surfaces formed around the bottom surface,
  • the step portion has a first surface that is parallel to the bottom surface and faces or contacts the other surface of the semiconductor element, and a second surface that forms a step between the first surface and the bottom surface. , is included.
  • the recess is formed in a rectangular shape including the bottom surface and the four side surfaces, and the stepped portion is formed in a rectangular shape formed by the recess. are formed along at least two opposing sides of the .
  • the recess is formed in a rectangular shape including the bottom surface and the four side surfaces, and the stepped portion is formed in a rectangular shape formed by the recess. are formed at least at two corners located diagonally in .
  • a heat sink formed of a material having thermal conductivity in the recess so as to fill a gap between the cavity substrate and the semiconductor element.
  • a conductive part is provided.
  • the thermally conductive portion is formed of a first resin material having thermal conductivity, and forms a portion of the thermally conductive portion on the main substrate side. and a second thermally conductive portion formed of a second resin material having a thermal conductivity lower than that of the first resin material and forming a portion of the thermally conductive portion on the side opposite to the main substrate side.
  • a metal film made of a metal material is formed on the one surface side of the semiconductor element.
  • the semiconductor element has connection terminals for mounting on the cavity substrate, and the connection terminals are made of copper or an alloy containing copper. and a solder layer portion provided on the tip side of the connection terminal with respect to the metal layer portion and formed by soldering.
  • Another aspect of the semiconductor device according to the present technology is the semiconductor device including an active component mounted on a surface opposite to the back surface of the cavity substrate.
  • An electronic device includes a main substrate and a recess formed facing a back surface that is a plate surface on the main substrate side, a cavity substrate mounted on the main substrate, and a cavity substrate positioned in the recess.
  • FIG. 4 is a cross-sectional view taken along the line BB in FIG. 3; It is a sectional view showing composition of an IC chip concerning a 1st embodiment of this art. It is an explanatory view about a manufacturing method of a semiconductor device concerning a 1st embodiment of this art. It is an explanatory view about a manufacturing method of a semiconductor device concerning a 1st embodiment of this art. It is an explanatory view about a manufacturing method of a semiconductor device concerning a 1st embodiment of this art.
  • FIG. 8A is a bottom view showing the configuration of the cavity substrate of Modification 1.
  • FIG. 8B is a cross-sectional view taken along line CC in FIG. 8A. It is a bottom view which shows the mounting state of the IC chip with respect to the cavity board
  • 10A is a bottom view showing the configuration of the cavity substrate of Modification 2.
  • FIG. 10B is a cross-sectional view taken along line DD in FIG.
  • 10A It is a bottom view showing a mounting state of an IC chip on a cavity substrate according to Modification 2 of the first embodiment of the present technology. It is a figure which shows the structure of the modification 3 of the semiconductor device which concerns on 1st Embodiment of this technique.
  • 12A is a bottom view showing the configuration of the cavity substrate of Modification 3.
  • FIG. 12B is a cross-sectional view along EE in FIG. 12A. It is a bottom view showing a mounting state of an IC chip on a cavity substrate according to Modification 3 of the first embodiment of the present technology. It is a figure which shows the structure of the modification 4 of the semiconductor device which concerns on 1st Embodiment of this technique.
  • FIG. 14A is a bottom view showing the configuration of the cavity substrate of Modification 4.
  • FIG. 14B is a cross-sectional view along FF in FIG. 14A. It is a bottom view which shows the mounting state of the IC chip with respect to the cavity board
  • 16A is a bottom view showing the configuration of the cavity substrate of Modification 5.
  • FIG. 16B is a cross-sectional view along GG in FIG. 16A. It is a sectional view showing composition of a semiconductor device concerning modification 5 of a 1st embodiment of this art.
  • This technology provides good heat dissipation with a simple and inexpensive configuration by devising the mounting mode of the semiconductor element on the cavity substrate in the configuration in which the semiconductor element is provided in the concave portion of the cavity substrate mounted on the main substrate. I am trying to get it.
  • FIG. 1 is a cross-sectional view corresponding to the AA position in FIG.
  • a semiconductor device 1 includes a main substrate 2, a cavity substrate 3, and an IC chip 4, which is an example of a semiconductor element, and these members form an integrated package structure.
  • the thickness direction of the main substrate 2 (the vertical direction in FIG. 1) is defined as the vertical direction.
  • the main board 2 is a motherboard in the semiconductor device 1, and is a circuit board having a predetermined circuit.
  • the main substrate 2 is, for example, an organic substrate made of an organic material such as plastic, or a ceramic substrate made of ceramics or the like.
  • the main board 2 has a rectangular plate-like outer shape, and has a surface 2a on the side on which the cavity board 3 is mounted as one plate surface, and a surface opposite to the surface 2a as the other plate surface. It has a back surface 2b which is a surface. Both the front surface 2a and the back surface 2b are horizontal surfaces.
  • the cavity substrate 3 is a ceramic substrate made of ceramic such as alumina (Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), or the like.
  • the cavity substrate 3 may be another type of substrate such as an organic substrate made of an organic material such as glass epoxy resin, which is a type of fiber-reinforced plastic.
  • the cavity substrate 3 has a rectangular plate-like outer shape, and has a back surface 3b that is the plate surface on the side of the main substrate 2 and a front surface 3a that is the surface opposite to the back surface 3b. Both the back surface 3b and the front surface 3a are horizontal surfaces. Further, the cavity substrate 3 has four vertical side surfaces 3c.
  • the cavity substrate 3 has a concave portion 5 formed facing the back surface 3b as a cavity. As shown in FIGS. 3 and 4, the concave portion 5 is a hollow portion formed in a rectangular shape along the contour of the cavity substrate 3 .
  • the recess 5 includes a bottom surface 5a parallel to the back surface 3b of the cavity substrate 3, and a plurality of side surfaces 5b formed around the bottom surface 5a.
  • the concave portion 5 is formed in a rectangular shape including a bottom surface 5a and four side surfaces 5b.
  • the shape of the concave portion 5 is not particularly limited.
  • the cavity substrate 3 is mounted on the main substrate 2.
  • a plurality of electrodes (not shown) of LGA (Land Grid Array) are formed as an external terminal structure on the back surface 3b side of the cavity substrate 3, and the cavity substrate 3 is electrically connected to the main substrate 2 by these electrodes. be done.
  • the cavity substrate 3 is soldered to the main substrate 2. Therefore, between the back surface 3b of the cavity substrate 3 and the front surface 2a of the main substrate 2, a solder layer 6 made of a solder material is interposed as a bonding layer.
  • the solder layer portion 6 is formed in a frame shape along the frame shape of the back surface 3 b surrounding the concave portion 5 in the cavity substrate 3 .
  • the solder layer portion 6 is formed entirely or partially on the back surface 3 b of the cavity substrate 3 .
  • the solder layer portion 6 has a substantially constant layer thickness as a whole. Therefore, a clearance d1 corresponding to the thickness dimension of the solder layer portion 6 exists between the front surface 2a of the main substrate 2 and the back surface 3b of the cavity substrate 3. As shown in FIG.
  • the cavity substrate 3 may be adhered and fixed to the main substrate 2 with an insulating or conductive adhesive.
  • the bonding layer interposed between the cavity substrate 3 and the main substrate 2 is a layer portion formed of an insulating or conductive adhesive.
  • the external terminal structure provided on the back surface 3b side of the cavity substrate 3 may be a BGA (Ball Grid Array) in which a plurality of solder balls are arranged in a grid pattern.
  • the IC chip 4 is a rectangular plate-shaped semiconductor chip having a predetermined circuit structure as an integrated circuit.
  • the IC chip 4 has a configuration in which transistors, diodes, resistors, and the like are formed on a semiconductor substrate such as a silicon substrate and wired.
  • the IC chip 4 has one surface on the main substrate 2 side as a back surface 4b and the other surface opposite to the back surface 4b as a front surface 4a. Both the back surface 4b and the front surface 4a are horizontal surfaces.
  • the IC chip 4 has a rectangular plate-like chip body 11 that forms most of the IC chip 4 .
  • a surface 11 a which is one plate surface of the chip body 11 , becomes a surface 4 a of the IC chip 4 .
  • a plurality of BGA solder balls 12 are formed on the surface 11a of the chip body 11 as connection terminals for external connection.
  • Each solder ball 12 is provided to a terminal electrode for external connection formed on the surface 11 a of the chip body 11 .
  • the plurality of solder balls 12 are, for example, arranged in a two-dimensional grid pattern along the rectangular contour of the chip body 11 (see FIG. 2).
  • the solder balls 12 serve as terminals for electrically connecting the IC chip 4 to the cavity substrate 3 .
  • a metal film made of a metal material is formed on the back surface 4 b side of the IC chip 4 .
  • a sputtered film 14 as a first metal film and a second metal film are formed on the back surface 11b, which is the other plate surface of the chip body 11, as metal films. and a plated film 15 are formed.
  • the sputtered film 14 is formed on the back surface 11b of the chip body 11 by sputtering so as to cover the entire back surface 11b.
  • the sputtered film 14 is made of, for example, a metal material such as titanium (Ti), tungsten (W), copper (Cu), platinum (Pt), Au (gold), or a combination of these metal materials.
  • the plated film 15 is formed on the sputtered film 14 by plating so as to cover the entire surface of the sputtered film 14 .
  • the plated film 15 is formed by plating with nickel (Ni), gold (Au), or the like.
  • the surface 15 a of the plated film 15 becomes the surface 4 a of the IC chip 4 .
  • the metal film formed on the back surface 4b side of the IC chip 4 may be formed by using a film forming method such as printing.
  • the IC chip 4 is positioned within the recess 5 of the cavity substrate 3 and mounted on the cavity substrate 3 with a plurality of solder balls 12 .
  • the IC chip 4 has a planar outer shape smaller than the rectangular concave portion 5 when viewed from the back surface 3 b of the cavity substrate 3 .
  • the IC chip 4 is provided, for example, at a position where the center of the plane of the recess 5 coincides with that of the recess 5 .
  • the IC chip 4 is provided at a position with respect to the concave portion 5 such that the gap s1 is formed over the entire circumference of the IC chip 4 (see FIGS. 1 and 2).
  • the size of the gap s1 between the four sides of the IC chip 4 and the side surface 5b may be a common (constant) size or may vary depending on the position. May not exist.
  • the IC chip 4 is reflow-mounted on the bottom surface 5a of the recess 5 with a plurality of solder balls 12. That is, the IC chip 4 is set at a predetermined position in the concave portion 5 with the surface 4a side facing the cavity substrate 3 facing the bottom surface 5a side, and is subjected to a reflow process at a predetermined temperature. They are soldered and mounted.
  • a connection terminal electrode (not shown) for receiving electrical connection of the solder ball 12 is formed on the bottom surface 5 a of the cavity substrate 3 .
  • the solder balls 12 formed on the IC chip 4 are temporarily melted by reflow processing between the surface 4a of the IC chip 4 and the bottom surface 5a of the recess 5 by mounting the IC chip 4 on the cavity substrate 3. It solidifies later and becomes the solder connection portion 12X.
  • the height of the solder connection portion 12X with respect to the surface 4a of the IC chip 4, that is, the amount of protrusion of the solder connection portion 12X from the surface 4a, is smaller than the height of the solder ball 12 with respect to the surface 4a.
  • the circuits in the IC chip 4 are electrically connected to the wiring portions of the main substrate 2 and the like through the solder connection portions 12X and the wiring portions formed in the cavity substrate 3 and the like.
  • the height of the solder connection portion 12X is, for example, about 30 ⁇ m.
  • the IC chip 4 is fixed to the main substrate 2 by metal bonding while being mounted on the cavity substrate 3 within the recess 5 .
  • the cavity substrate 3 is fixed to the main substrate 2 by soldering. Therefore, between the back surface 4b (the surface 15a of the plating film 15) of the IC chip 4 and the surface 2a of the main substrate 2, a solder layer 16 made of a solder material is interposed as a bonding layer.
  • the solder layer portion 16 is formed so as to cover the entire back surface 4 b of the IC chip 4 . However, the solder layer portion 16 may be partially formed on the back surface 4 b of the IC chip 4 .
  • the solder layer portion 16 has a substantially constant layer thickness as a whole. Therefore, a clearance corresponding to the thickness dimension of the solder layer portion 16 exists between the front surface 2 a of the main substrate 2 and the back surface 4 b of the IC chip 4 .
  • the IC chip 4 may be adhered and fixed to the main substrate 2 with an insulating or conductive adhesive.
  • the bonding layer interposed between the IC chip 4 and the main substrate 2 is a layer portion formed of an insulating or conductive adhesive.
  • the back surface 4 b of the IC chip 4 is positioned on the same or substantially the same plane as the back surface 3 b of the cavity substrate 3 . That is, as shown in FIG. 1, the back surface 4b of the IC chip 4 and the back surface 3b of the cavity substrate 3 are substantially positioned on a common horizontal imaginary plane O1.
  • the mounting height A1 of the IC chip 4 mounted in the recess 5 of the cavity substrate 3 matches or substantially matches the depth A2 of the recess 5 . That is, the mounting height A1 of the IC chip 4 and the depth A2 of the recess 5 are substantially the same.
  • the mounting height A1 of the IC chip 4 is the vertical dimension from the bottom surface 5a of the recess 5 to the back surface 4b of the IC chip 4 (see FIG. 1).
  • the depth A2 of the recess 5 is the vertical dimension from the bottom surface 5a to the back surface 3b of the cavity substrate 3, that is, the vertical dimension of the side surface 5b of the recess 5 (see FIG. 4).
  • the mounting height A1 of the IC chip 4 is, for example, a value within the range of 0.1 to 1 mm.
  • the difference in height between the solder balls 12 and the solder connection portions 12X and the like are considered, and the mounting height A1 of the IC chip 4 mounted on the cavity substrate 3 coincides with the depth A2 of the recess 5. It can be obtained by adjusting the depth of the concave portion 5 and the portion where the IC chip 4 is mounted, etc. Specifically, as the adjustment of the mounting portion of the IC chip 4, for example, the size and material of the solder balls 12 are adjusted.
  • the clearance between the IC chip 4 and the main substrate 2 has the same or substantially the same size as the clearance d1 between the cavity substrate 3 and the main substrate 2.
  • the back surface 3b of the cavity substrate 3 and the back surface 4b of the IC chip 4 located on the common virtual plane O1 serve as mounting surfaces for the main substrate 2.
  • the cavity substrate 3 has a stepped portion 20 in the concave portion 5 as a configuration for facilitating the positioning of the back surface 4b of the IC chip 4 on the same or substantially the same plane as the back surface 3b of the cavity substrate 3.
  • the stepped portion 20 is a portion that restricts the IC chip 4 from sinking into the recessed portion 5 by coming into contact with the surface 4 a of the IC chip 4 , and is provided in the recessed portion 5 as a part of the cavity substrate 3 .
  • the sinking of the IC chip 4 into the concave portion 5 is a phenomenon that can occur when the solder balls 12 are temporarily melted by the reflow process when the IC chip 4 is mounted on the cavity substrate 3 . That is, the sinking of the IC chip 4 is such that the back surface 4b of the IC chip 4 is located closer to the bottom surface 5a of the recess 5 than the back surface 3b of the cavity substrate 3 when the solder balls 12 are melted. It is a phenomenon that the mounting height of the IC chip 4 is lowered by moving closer to the bottom surface 5a due to, for example, the bottom surface 5a. Therefore, the stepped portion 20 is provided on the side of the bottom surface 5a of the concave portion 5 and contacts the IC chip 4 which is about to sink into the concave portion 5, thereby restricting the IC chip 4 from sinking.
  • the stepped portion 20 is provided so as to form a stepped portion at the corner of the recessed portion 5 formed by the bottom surface 5a and the side surface 5b.
  • the stepped portion 20 has a support surface 21 that is a first surface parallel to the bottom surface 5a of the recess 5, and a side surface 22 that is a vertical second surface forming a step between the support surface 21 and the bottom surface 5a. .
  • the stepped portion 20 is provided so that the support surface 21 and the side surface 22 form a right-angled ridgeline portion 23 .
  • a stepped portion is formed by the bottom surface 5a of the recessed portion 5, the side surface 22 and the supporting surface 21 of the stepped portion 20, the side surface 5b of the recessed portion 5, and the back surface 3b of the cavity substrate 3. .
  • the support surface 21 is a surface that faces or contacts the surface 4a of the IC chip 4. That is, the height difference between the solder balls 12 and the solder connection portions 12X is the height difference between the surface 4a of the IC chip 4 and the support surface 21 of the step portion 20 when the solder balls 12 before melting are in contact with the bottom surface 5a of the recess 5. If it is smaller than the gap between the chips (hereinafter referred to as the "chip-to-stepped gap”), the support surface 21 of the stepped portion 20 has a slight gap between it and the surface 4a of the IC chip 4. They are in a facing state (substantially in contact).
  • the support surface 21 of the step portion 20 is in contact with the surface 4a of the IC chip 4. .
  • the height of the stepped portion 20 matches the height of the solder connection portion 12X.
  • the height of the stepped portion 20 is the vertical dimension from the bottom surface 5a of the recess 5 to the support surface 21, that is, the vertical dimension B1 of the side surface 22 of the stepped portion 20 (see FIG. 4).
  • the IC chip 4 and the step portion 20 may be in contact with each other, or there may be a gap between them.
  • the cavity substrate 3 is designed so that the height B1 of the stepped portion 20 in the concave portion 5 matches or substantially matches the height of the solder connection portion 12X. That is, by aligning the height B1 of the step portion 20 with the height of the solder connection portion 12X, the back surface 4b of the IC chip 4 mounted on the cavity substrate 3 and the mounting surface of the cavity substrate 3 on the main substrate 2 are adjusted. The height of the rear surface 3b can be made to match. It is preferable that the height B1 of the step portion 20 is a value within the range of minus 30 to 0 ⁇ m with respect to the height of the solder connection portion 12X.
  • the height B1 of the stepped portion 20 is a negative value with respect to the height of the solder connection portion 12X
  • a gap exists between the surface 4a of the IC chip 4 and the support surface 21 of the stepped portion 20.
  • the height B1 of the stepped portion 20 and the height of the solder connection portion 12X are the same, that is, when the above numerical value is minus 0 ⁇ m
  • the IC chip is positioned at the height of the solder connection portion 12X from the bottom surface 5a of the concave portion 5. 4 comes into contact with the support surface 21 of the stepped portion 20 .
  • the numerical range of minus 30 to 0 ⁇ m corresponds to the gap between the chip and the stepped portion of the IC chip 4 mounted on the cavity substrate 3 being smaller than 30 ⁇ m.
  • the minus 30 ⁇ m value that defines the above numerical range is based on the fact that the layer thickness of the solder paste 16X (see FIG. 6C) that becomes the solder layer portion 16 for mounting the IC chip 4 on the main substrate 2 is about 30 ⁇ m. .
  • the fact that the height B1 of the stepped portion 20 is greater than the height of the solder connection portion 12X (that the above numerical value is a positive value) means that the solder connection portion 12X is in a good connection state with the bottom surface 5a of the cavity substrate 3. is not preferable from the viewpoint of obtaining
  • the stepped portion 20 is formed along two opposing sides of the rectangular shape formed by the recessed portion 5 .
  • the cavity substrate 3 has, as a stepped portion 20, one side surface 5b1 (on the left side in FIG. 3) of the four side surfaces 5b of the concave portion 5 forming a rectangular shape when viewed from the back surface 3b of the cavity substrate 3. and a second linear stepped portion 20B formed along another side surface 5b2 (on the right side in FIG. 3) facing the side surface 5b1.
  • a stepped portion 20 one side surface 5b1 (on the left side in FIG. 3) of the four side surfaces 5b of the concave portion 5 forming a rectangular shape when viewed from the back surface 3b of the cavity substrate 3.
  • a second linear stepped portion 20B formed along another side surface 5b2 (on the right side in FIG. 3) facing the side surface 5b1.
  • Both the first linear step portion 20A and the second linear step portion 20B are formed over the entire side surface 5b of the recess 5 in the extending direction. Therefore, both longitudinal sides of the supporting surface 21 and the side surface 22 of the stepped portion 20 are connected to the side surface 5b (5b3) on which the stepped portion 20 is not formed.
  • the side surfaces 22 of the first linear stepped portion 20A and the second linear stepped portion 20B face each other.
  • the first linear stepped portion 20A and the second linear stepped portion 20B are configured such that the inner edge portions of the supporting surfaces 21 of the two stepped portions 20 in the facing direction (horizontal direction in FIG. facing or in contact with the edge of the surface 4a, which is the region outside the formation sites of the plurality of solder balls 12 on the surface 4a of the .
  • the semiconductor device 1 includes a thermally conductive resin portion 25 as a thermally conductive portion inside the concave portion 5 . That is, in the semiconductor device 1, a thermally conductive resin portion 25 made of a resin material having thermal conductivity is provided in the concave portion 5 so as to fill the gap between the cavity substrate 3 and the IC chip 4. ing.
  • the thermally conductive resin portion 25 is formed by filling a resin material into the concave portion 5 with the IC chip 4 mounted thereon and curing the resin material.
  • the resin material forming the thermally conductive resin portion 25 include thermosetting resins such as epoxy resins and polyimide resins, thermoplastic resins such as polyamide-imide, polypropylene, and liquid crystal polymers, rubber, and other materials whose thermal conductivity is comparable.
  • thermosetting resins such as epoxy resins and polyimide resins
  • thermoplastic resins such as polyamide-imide, polypropylene, and liquid crystal polymers, rubber, and other materials whose thermal conductivity is comparable.
  • a well-known resin material having high resistance is used singly or in combination.
  • thermally conductive filler having a high thermal conductivity in the resin material forming the thermally conductive resin portion 25
  • the thermal conductivity of the material forming the thermally conductive resin portion 25 can be increased.
  • the filler for example, known materials such as those containing silicon oxide as a main component are used.
  • the thermally conductive resin part 25 has an insulating property.
  • the thermally conductive resin portion 25 includes an upper forming portion 25a forming its upper portion and a side forming portion 25b forming its lower portion.
  • the upper forming portion 25a is a portion above the surface 4a of the IC chip 4
  • the side forming portion 25b is a portion below the upper forming portion 25a.
  • the upper forming portion 25a and the side forming portion 25b are connected to each other.
  • the upper forming portion 25a fills the gaps between the plurality of solder connection portions 12X, the gaps between the left and right step portions 20 and the solder connection portions 12X, and the like. This is the part to fill.
  • the side forming portion 25 b is a portion that fills the space between the outer side surface 4 c of the IC chip 4 and the side surface 5 b of the recess 5 .
  • the thermally conductive resin portion 25 is arranged so that the lower surface 25c, which is the surface on the lower side of the side portion forming portion 25b, is positioned above the imaginary plane O1 along which the back surface 3b of the cavity substrate 3 extends so as not to protrude from the concave portion 5 toward the back surface 3b. It is formed so as to be positioned on the upper side.
  • the semiconductor device 1 also includes, as an active component mounted on the surface 3a of the cavity substrate 3, a solid-state imaging device 30 adopting a WL-CSP (wafer level chip size (or scale) package) structure.
  • the WL-CSP is a package structure that is produced by individualizing each wafer into individual chips each having the size of a chip, after being processed to form a package in a wafer state.
  • the solid-state imaging device 30 includes an image sensor 31 that is a solid-state imaging element, glass 32 that is a transparent member, and a support portion 33 that supports the glass 32 on the image sensor 31 .
  • a gap-like cavity 34 is formed between the image sensor 31 and the glass 32 .
  • the image sensor 31 is a rectangular plate-shaped chip made of silicon, which is a semiconductor, and the surface on the glass 32 side is a light receiving surface on which a plurality of light receiving elements are formed.
  • the image sensor 31 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) type image sensor or a CCD (Charge Coupled Device) type image sensor.
  • CMOS Complementary Metal Oxide Semiconductor
  • CCD Charge Coupled Device
  • the glass 32 is a rectangular plate-shaped member having approximately the same external dimensions as the image sensor 31 in plan view.
  • the glass 32 transmits light incident from its surface side, and makes the light incident on the light receiving surface of the image sensor 31 via the cavity 34 .
  • the glass 32 may be, for example, a plastic plate, a silicon plate, or the like.
  • the support portion 33 is formed in a rectangular frame shape along the outer edge of the image sensor 31 and functions as a sealing portion that seals the periphery of the cavity 34 .
  • the material of the support portion 33 is, for example, a photosensitive adhesive such as a UV (ultraviolet) curable resin that is an acrylic resin, a thermosetting resin such as an epoxy resin, or a mixture thereof.
  • the support portion 33 may be a portion made of, for example, ceramics such as glass, or an inorganic material such as metal or silicon.
  • the solid-state imaging device 30 may have a cavityless structure in which a translucent resin is filled between the image sensor 31 and the glass 32 .
  • a plurality of solder connection portions 35 are formed on the back side of the image sensor 31 as electrode portions for external connection.
  • Each solder connection portion 35 is a portion formed of a solder ball, and is provided to a terminal electrode for external connection formed on the back surface of the image sensor 31 .
  • the plurality of solder joints 35 are arranged in a two-dimensional grid pattern along the rectangular contour of the image sensor 31 .
  • the solder connection portion 35 serves as a terminal for electrically connecting the solid-state imaging device 30 to the cavity substrate 3 .
  • a plurality of terminal electrodes for connecting to an external device are formed on the surface 3a side of the cavity substrate 3.
  • Each electrode is connected to a solder ball (solder connection portion 35 ) of the solid-state imaging device 30 mounted on the cavity substrate 3 .
  • the solid-state imaging device 30 is electrically connected to the cavity substrate 3 .
  • the solid-state imaging device 30 becomes a heat generating body using the image sensor 31 as a heat generating source.
  • a step of preparing the IC chip 4 is performed. First, as shown in FIG. 6A, a chip body 11 having a plurality of solder balls 12 formed on its surface 11a is prepared. A step of forming a sputter film 14 is performed on the back surface 11 b of the chip body 11 .
  • the sputtered film 14 is formed by sputtering using a metal material such as titanium (Ti), tungsten (W), copper (Cu), platinum (Pt), Au (gold), or a combination of these metal materials. It is formed.
  • a step of forming a plated film 15 on the sputtered film 14 is performed.
  • the plated film 15 is formed by plating using a metal material such as nickel (Ni) or gold (Au).
  • a flux-containing solder paste 16X is applied onto the plated film 15 by a method such as transfer (printing).
  • the solder paste 16X is used for mounting the IC chip 4 on the main substrate 2.
  • a step of preparing the cavity substrate 3 having the recess 5 and the stepped portion 20 formed in the recess 5 is performed.
  • the cavity substrate 3 is a multi-layered ceramic substrate in which sheet-shaped members made of ceramic material or the like are laminated, the following manufacturing method can be used.
  • a cavity having a concave portion 5 and a stepped portion 20 is formed by laminating the sheet-shaped members after forming a through-shaped opening as a portion for forming the recessed portion 5 or the stepped portion 20 in each of the laminated sheet-shaped members.
  • a substrate 3 is formed.
  • a cavity substrate 3 having a recessed portion 5 and a stepped portion 20 is formed by forming a portion to be the recessed portion 5 or the stepped portion 20 with a processing device such as a drill in a state in which sheet-like members are laminated. is obtained.
  • the cavity substrate 3 is a multi-layered resin substrate in which resin sheet-like members are laminated, the cavity substrate having the concave portion 5 and the stepped portion 20 can be obtained by using the same manufacturing method as in the case of the multi-layered ceramic substrate. 3 can be obtained.
  • the flux-containing solder paste 6X is applied to the back surface 3b around the recess 5 by a method such as transfer (printing) (see FIG. 6D).
  • the solder paste 6X is used for mounting the cavity substrate 3 on the main substrate 2.
  • the IC chip 4 is mounted on the cavity substrate 3 as shown in FIG. 6D.
  • the IC chip 4 is set at a predetermined position in the recess 5 by a chip mounter or the like, and reflow is performed at a predetermined temperature.
  • the solder balls 12 are temporarily melted and solidified to form solder connection portions 12X, and the IC chip 4 is electrically connected and fixed to the cavity substrate 3.
  • FIG. 6D shows that the solder balls 12 are temporarily melted and solidified to form solder connection portions 12X, and the IC chip 4 is electrically connected and fixed to the cavity substrate 3.
  • a step of forming a thermally conductive resin portion 25 in the concave portion 5 of the cavity substrate 3 on which the IC chip 4 is mounted is performed.
  • the resin material 25X that becomes the thermally conductive resin portion 25 is discharged from, for example, a nozzle of a dispenser, and through the gap around the IC chip 4 in the recess 5, the cavity substrate 3 and the IC chip 4 in the recess 5 are separated from each other. It is applied and filled so as to fill the gaps between them.
  • the resin material 25X filled in the concave portion 5 is cured at a predetermined timing to form the thermally conductive resin portion 25.
  • the resin material 25X is a thermosetting resin
  • the step of curing the resin material 25X by heating at a predetermined temperature is performed.
  • a first package structure 41 is obtained in which the IC chip 4 is mounted in the concave portion 5 of the cavity substrate 3 and the thermal conductive resin portion 25 is formed.
  • the solid-state imaging device 30 which is an example of an active component, is mounted on the first package structure 41. Then, as shown in FIG. Here, the solid-state imaging device 30 is set at a predetermined position on the surface 3a by a chip mounter or the like with the first package structure 41 facing the surface 3a side of the cavity substrate 3, and is heated at a predetermined temperature. Reflow is performed.
  • the solid-state imaging device 30 is obtained, for example, by the following manufacturing method. First, a glass plate serving as glass 32 is attached via a portion serving as support portion 33 to a silicon wafer that has undergone various processes for forming image sensor 31, thereby manufacturing a CSP in a wafer state. A plurality of solid-state imaging devices 30 are obtained by dividing the wafer-state CSP into individual pieces by dicing.
  • the second package structure 42 is mounted on the main substrate 2, as shown in FIG. 7C.
  • the second package structure 42 is set at a predetermined position on the surface 2a of the main substrate 2 by a chip mounter or the like, and reflow is performed at a predetermined temperature.
  • the solder pastes 6X and 16X provided for the cavity substrate 3 and the IC chip 4 are once melted and solidified to become the solder layers 6 and 16, and the cavity substrate 3 and the IC chip 4 are the main substrates. 2 is fixed.
  • the semiconductor device 1 is obtained.
  • the semiconductor device 1 in the configuration in which the IC chip 4 is provided in the concave portion 5 of the cavity substrate 3 mounted on the main substrate 2, good heat dissipation is achieved with a simple and inexpensive configuration. can be obtained.
  • the back surface 4b of the IC chip 4 mounted on the cavity substrate 3 and the back surface 3b of the cavity substrate 3 are positioned substantially on a common plane.
  • the IC chip 4 can be reliably mounted together with the cavity substrate 3 .
  • heat generated in the IC chip 4 can be conducted to the main substrate 2 side without requiring a heat radiation member such as a heat radiation plate. Therefore, since there is no need to newly add a heat-dissipating member, the heat generated from the IC chip 4 can be effectively efficiently dissipated by a low-cost and simple structure without increasing the number of parts and the number of manufacturing steps that lead to an increase in cost. It can dissipate heat well.
  • the semiconductor device 1 of this embodiment if a metal film such as the plating film 15 or the like is formed only on the surface 4a of the IC chip 4, sufficient adhesion to the main substrate 2 will not be achieved due to the unevenness of the surface of the metal film that is the contact surface with the main substrate 2. is not obtained.
  • the IC chip 4 is metal-bonded to the main substrate 2 by soldering. For this reason, the IC chip 4 can be firmly fixed to the main substrate 2, and the adhesion of the IC chip 4 to the main substrate 2 can be improved. Obtainable. As described above, according to the semiconductor device 1 of the present embodiment, it is possible to obtain a compact, inexpensive, and highly heat-dissipating mounting structure as a package structure.
  • the IC chip 4 is mounted in the recess 5 in a state of being electrically connected to the cavity substrate 3.
  • the wiring connected to the IC chip 4 and the wiring connecting the IC chip 4 and the cavity substrate 3 can be omitted in the main substrate 2, thereby shortening the wiring length. be able to. This makes it possible to improve the electrical characteristics of the device.
  • the semiconductor device 1 is provided with a stepped portion 20 that restricts the IC chip 4 from sinking into the recessed portion 5 in the recessed portion 5 of the cavity substrate 3 .
  • the IC chip 4 can be positioned so that the back surface 4 b of the IC chip 4 and the back surface 3 b of the cavity substrate 3 are flush with each other in the depth direction of the recess 5 . That is, the maximum sinking amount of the IC chip 4 with respect to the concave portion 5 can be made constant.
  • the mounting surfaces of the cavity substrate 3 and the IC chip 4 with respect to the main substrate 2 can be reliably positioned on a common plane. good heat dissipation can be obtained.
  • the step portion 20 has a support surface 21 and side surfaces 22 .
  • the IC chip 4 can be supported on the surface of the stepped portion 20 .
  • the IC chip 4 can be firmly supported, it can be reliably positioned, and heat dissipation from the IC chip 4 to the cavity substrate 3 can be improved.
  • the semiconductor device 1 has, as the step portion 20, a first linear step portion 20A and a second linear step portion 20B formed along two opposing sides of the rectangular concave portion 5. As shown in FIG. With such a configuration, since the IC chip 4 can be supported at both end edges, the IC chip 4 can be prevented from tilting, and the IC chip 4 can be mounted on the cavity substrate 3 in a favorable mounting state. can be obtained.
  • a thermally conductive resin portion 25 is formed inside the concave portion 5 .
  • a heat dissipation path from the IC chip 4 to the cavity substrate 3 can be formed by the heat conductive resin portion 25, so heat generated from the IC chip 4 can be effectively radiated to the main substrate 2.
  • the upper forming portion 25a of the thermally conductive resin portion 25 forms a heat dissipation path from the front surface 4a, which is the connection terminal surface of the IC chip 4, to the cavity substrate 3, and the side forming portion 25b forms the IC chip
  • a heat radiation path to the cavity substrate 3 is formed from the outer side surface 4c of 4. As shown in FIG.
  • heat generated from the IC chip 4 can be efficiently transferred to the cavity substrate 3 , and heat from the IC chip 4 can be effectively radiated to the main substrate 2 via the cavity substrate 3 .
  • connection reliability can be improved.
  • a sputtered film 14 and a plated film 15 are formed as metal films on the back surface 4 b side of the IC chip 4 .
  • the sputtered film 14 and the plated film 15 can function as a heat radiating section for the heat generated by the IC chip 4 .
  • the thermal conductivity in the layer portion between the chip body 11 and the main substrate 2 can be improved, and the heat dissipation of the IC chip 4 can be improved.
  • the IC chip 4 is soldered to the main substrate 2 at the same time that the cavity substrate 3 is mounted on the main substrate 2 . That is, in this embodiment, the plating film 15 of the IC chip 4 is soldered to the main substrate 2 by the solder layer portion 16 at the same time as the cavity substrate 3 is mounted on the main substrate 2 . As a result, the heat generated by the IC chip 4 can be dissipated directly to the main substrate 2 through the plating film 15, and good heat dissipation can be obtained.
  • the metal film formed on the back surface 4b side of the IC chip 4 may be either one of the sputtered film 14 and the plated film 15, or three or more layers of films may be formed. Also, the method of forming the metal film is not limited to plating or sputtering, and printing or other film forming methods may be used. In addition to the metal film, for example, a sheet-like member made of TIM (Thermal Interface Material) such as elastomer or silicon may be attached to the back surface 4b side of the IC chip 4, or the like.
  • TIM Thermal Interface Material
  • the semiconductor device 1 also includes a solid-state imaging device 30 mounted on the surface 3 a side of the cavity substrate 3 . According to such a configuration, the heat of the solid-state imaging device 30, which becomes a heat generating body when operated, can be dissipated to the main substrate 2 through the cavity substrate 3, thereby improving the heat dissipation of the semiconductor device 1. be able to.
  • the heat radiation path to the main substrate 2 for the heat generated from the IC chip 4 and the solid-state imaging device 30 is the cavity. Since there is only the substrate 3 , heat dissipation from the IC chip 4 and the solid-state imaging device 30 is hindered in the cavity substrate 3 , and heat tends to stay in the cavity substrate 3 . If the heat stays in the cavity substrate 3, it may cause malfunction or fail to obtain desired characteristics.
  • the semiconductor device 1 of the present embodiment since heat is directly radiated from the IC chip 4 to the main substrate 2, the heat of the IC chip 4 can be efficiently released to the main substrate 2. .
  • heat radiation from the IC chip 4 and the solid-state imaging device 30 is efficiently radiated from each of the IC chip 4 and the solid-state imaging device 30 to the main substrate 2 without hindering heat radiation from the solid-state imaging device 30 in the cavity substrate 3 by heat radiation from the IC chip 4 or the like. be able to.
  • Modification of Semiconductor Device According to First Embodiment> A modification of the semiconductor device 1 according to this embodiment will be described. Modifications 1 to 5 described below are modifications of the cavity substrate 3 . Modifications 6 and 7 are modifications of the active component mounted on the surface 3a side of the cavity substrate 3. FIG.
  • the cavity substrate 3 has, as the stepped portion 20, a frame-shaped stepped portion 20C formed along four sides of the rectangular shape formed by the recessed portion 5.
  • the support surface 21 of the frame-shaped stepped portion 20C has a continuous frame shape along the rectangular shape of the recessed portion 5 . Moreover, the side surface 22 of the frame-shaped stepped portion 20C forms a right angle between the adjacent linear stepped portions 20a.
  • the frame-shaped stepped portion 20C is configured such that the inner edges of each of the four linear stepped portions 20a of the support surface 21 are formed on the surface 4a of the IC chip 4 where the plurality of solder balls 12 are formed. is opposed to or in contact with the edge of the surface 4a, which is the area outside the .
  • the IC chip 4 when the IC chip 4 comes into contact with the stepped portion 20, the IC chip 4 is supported by the stepped portion 20 over the entire circumference. can be done.
  • the contact area of the IC chip 4 with respect to the stepped portion 20 is increased compared to the structure having the stepped portion 20 along the two opposing sides of the recessed portion 5, the heat dissipation from the IC chip 4 to the cavity substrate 3 is improved. be able to.
  • the stepped portion 20 formed along the rectangular side portion of the concave portion 5 may be formed along at least two opposite sides. It may be formed along three sides of a rectangular shape.
  • Modification 2 As shown in FIGS. 10A and 10B, in Modified Example 2, cavity substrate 3 has corner stepped portions 20D formed at two diagonal corners of the rectangular shape formed by concave portion 5 as stepped portions 20. have.
  • the support surface 21 of the corner stepped portion 20D has a rectangular shape.
  • the corner stepped portion 20D has two side surfaces 22 forming a right angle.
  • the two corner stepped portions 20D each have an inner corner portion of the support surface 21, which serves as a region outside the formation portions of the plurality of solder balls 12 on the surface 4a of the IC chip 4. It faces or touches the edge of 4a.
  • Modification 3 As shown in FIGS. 12A and 12B, in Modification 3, cavity substrate 3 has stepped corners 20 ⁇ /b>D formed at four corners of the rectangular shape of concave portion 5 as stepped portion 20 . That is, in Modification 3, corner steps 20 ⁇ /b>D are provided at the four corners of the recess 5 .
  • each of the four corner stepped portions 20D has inner corners of the support surface 21, which are surfaces of the surface 4a of the IC chip 4 outside the regions where the plurality of solder balls 12 are formed. It faces or touches the edge of 4a.
  • the rectangular IC chip 4 is supported by the stepped portion 20 at the four corners, so that the IC chip 4 is stably supported. can do.
  • the contact area of the IC chip 4 with the stepped portion 20 is larger than in the configuration having the corner stepped portions 20D at the two opposing corners of the recessed portion 5, heat dissipation from the IC chip 4 to the cavity substrate 3 is improved. can be improved.
  • the corner stepped portions 20D formed at the rectangular corners of the recessed portion 5 may be formed at least at two opposing corners. may be formed at three corners in
  • the cavity substrate 3 has, as the stepped portion 20, a straight line formed in the middle portion of each side along two opposite sides of the rectangular shape formed by the concave portion 5. It has a stepped portion 20E.
  • the linear stepped portion 20E has side end surfaces 24 at both ends in its longitudinal direction (vertical direction in FIG. 14A). The side end surface 24 is a surface facing the side surface 5b adjacent to the side surface 5b on which the linear stepped portion 20E is formed.
  • the two linear stepped portions 20E each have an inner edge portion of the support surface 21, which is an outer region of the plurality of solder balls 12 formed on the surface 4a of the IC chip 4. It faces or touches the edge of the surface 4a.
  • the linear stepped portion 20E formed along the rectangular side portion of the concave portion 5 may be formed along at least two opposing side portions. It may be formed along three or four sides of the rectangular shape formed by the recess 5 .
  • Modification 5 As shown in FIGS. 16A, 16B, and 17, in Modified Example 5, stepped portion 20 is not formed in cavity substrate 3 .
  • the semiconductor device 1 ⁇ /b>A of Modification 5 does not include the stepped portion 20 in the concave portion 5 .
  • the shape of the opening of the recess 5 matches the shape of the bottom surface 5a, and the entire bottom of the recess 5 serves as the bottom surface 5a.
  • the back surface 4b of the IC chip 4 and the back surface 3b of the cavity substrate 3 are positioned on a common horizontal imaginary plane O1.
  • the semiconductor device 1B of Modification 6 includes an image sensor device 50 as an active component mounted on the surface 3a of the cavity substrate 3.
  • the image sensor device 50 includes an image sensor 51 that is a solid-state imaging device, a glass 52 that is a transparent member, a substrate 53 such as an organic substrate on which the image sensor 51 is mounted, and a rectangular frame that supports the glass 52 on the substrate 53 . and a resin frame 54 having a shape.
  • the image sensor device 50 has an image sensor 51 positioned inside a frame 54 on a substrate 53 , a glass 52 mounted on the substrate 53 via the frame 54 , and a cavity 55 formed between the substrate 53 and the glass 52 . It has a package structure with The image sensor 51 is die-bonded to the substrate 53 by an adhesive layer 56 formed of a die-bonding material. Image sensor 51 and substrate 53 are electrically connected to each other by a plurality of bonding wires 57 .
  • the image sensor device 50 is mounted on the cavity substrate 3 by electrically connecting the substrate 53 to the surface 3 a of the cavity substrate 3 .
  • the substrate 53 is bonded to the cavity substrate 3 by soldering, for example.
  • the image sensor device 50 operates in the semiconductor device 1B to become a heating element using the image sensor 51 as a heat source.
  • the semiconductor device 1C of Modification 7 includes a VCSEL (Vertical Cavity Surface Emitting Laser) 60 as an active component mounted on the surface 3a of the cavity substrate 3.
  • VCSEL 60 includes a light source 61 having a laser light emitting element as a VCSEL.
  • the light source 61 has a predetermined emission surface for emitting laser light.
  • the light source 61 is mounted on the surface 3a side of the cavity substrate 3 with a bonding layer 62 formed by die bonding or the like.
  • the light source 61 and the cavity substrate 3 are electrically connected to each other by bonding wires 63 .
  • the VCSEL 60 operates in the semiconductor device 1C to become a heat generator using the light source 61 as a heat source.
  • heat dissipation from the IC chip 4 and the VCSELs 60 is efficiently conducted to the main substrate 2 without hindrance of heat dissipation from the VCSELs 60 in the cavity substrate 3 by heat dissipation from the IC chip 4 or the like. can be done.
  • FIG. FIG. 20 is a cross-sectional view corresponding to the HH position in FIG.
  • a semiconductor device 71 according to the present embodiment differs from the first embodiment in the configuration of connection terminals for external connection of the IC chip 4 .
  • the same reference numerals are given to the configurations common to the first embodiment, and the description thereof will be omitted as appropriate.
  • the IC chip 4 has pillar bumps 80 as connection terminals for mounting on the cavity substrate 3 .
  • the pillar bumps 80 are formed as cylindrical projections on the front surface 11 a of the chip body 11 .
  • the pillar bump 80 includes a copper layer portion 81 which is a metal layer portion formed of copper or an alloy containing copper, and a solder layer portion 82 provided on the tip side of the pillar bump 80 with respect to the copper layer portion 81 and formed by soldering. including.
  • the solder layer portion 82 is formed of a solder material containing, for example, tin (Sn) as a main component and silver (Ag).
  • a barrier metal layer portion 83 made of a metal material such as nickel (Ni) or gold (Au) is interposed between the copper layer portion 81 and the solder layer portion 82 .
  • the pillar bump 80 is provided in a state in which a copper layer portion 81 forming a base portion of the pillar bump 80 is connected to a terminal electrode for external connection formed on the surface 11 a of the chip body 11 .
  • the plurality of pillar bumps 80 are, for example, arranged in a two-dimensional grid pattern along the rectangular outer shape of the chip body 11 (see FIG. 21).
  • the pillar bumps 80 serve as terminals for electrically connecting the IC chip 4 to the cavity substrate 3 .
  • the copper layer portion 81 is formed by plating, sputtering, vapor deposition, or the like with copper (Cu) or a copper alloy.
  • a barrier metal layer portion 83 is formed on the tip side surface of the copper layer portion 81 by plating, sputtering, vapor deposition, or the like.
  • the solder layer portion 82 is formed by applying solder paste containing flux to the surface of the barrier metal layer portion 83 by a method such as transfer (printing).
  • the copper layer portion 81 and the solder layer portion 82 have approximately the same layer thickness (dimension in the vertical direction).
  • the size relationship between the thicknesses of the layers forming the pillar bump 80 is not particularly limited.
  • the cavity substrate 3 is placed with the back surface 3b, which is the opening side of the recess 5, facing upward, and the recess is mounted by a chip mounter or the like.
  • An IC chip 4 is set at a predetermined position within 5, and reflow is performed at a predetermined temperature.
  • the solder layer portions 82 of the pillar bumps 80 are temporarily melted and solidified to form solder connection portions 82X, and the IC chip 4 is electrically connected and fixed to the cavity substrate 3.
  • the height of the pillar bump 80X with the solder layer portion 82 as the solder connection portion 82X relative to the surface 4a of the IC chip 4 is smaller than the height of the pillar bump 80 having the solder layer portion 82 before mounting.
  • the circuits in the IC chip 4 are electrically connected to the wiring portions of the main substrate 2 and the like through the pillar bumps 80X and the wiring portions formed in the cavity substrate 3 .
  • the height of the pillar bump 80X is, for example, about 30 ⁇ m.
  • the back surface 4b of the IC chip 4 and the back surface 3b of the cavity substrate 3 are positioned on a common horizontal imaginary plane O1. That is, in the semiconductor device 71, the mounting height E1 of the IC chip 4 mounted in the recess 5 of the cavity substrate 3 matches or substantially matches the depth A2 of the recess 5 (see FIG. 4).
  • the mounting height E1 of the IC chip 4 is, for example, a value within the range of 0.1 to 1 mm.
  • the difference in height between the pillar bumps 80 before mounting and the pillar bumps 80X after mounting, etc. is taken into account, and the mounting height E1 of the IC chip 4 in the mounted state with respect to the cavity substrate 3 is equal to the depth of the recess 5. It can be obtained by adjusting the depth of the concave portion 5 and the mounting portion of the IC chip 4 so as to match A2. Specifically, as the adjustment of the mounting portion of the IC chip 4, for example, the thickness and material of the solder layer portion 82 of the pillar bump 80 are adjusted.
  • the difference in height between the pillar bump 80 before mounting and the pillar bump 80X after mounting causes the solder layer portion 82 before melting to adhere to the bottom surface 5a of the recess 5. If it is smaller than the gap between the surface 4a of the IC chip 4 and the support surface 21 of the stepped portion 20 in the contact state (chip-to-stepped portion gap), the support surface 21 of the stepped portion 20 will be closer to the surface of the IC chip 4. It has a slight gap between it and the surface 4a, and is in a state of facing (substantially in contact with) the surface 4a.
  • the support surface 21 of the step portion 20 is in contact with the surface 4a of the IC chip 4. Become. In this state, the height B1 (see FIG. 4) of the step portion 20 matches the height of the pillar bump 80X after mounting.
  • the cavity substrate 3 is designed so that the height B1 of the stepped portion 20 in the concave portion 5 matches or substantially matches the height of the pillar bump 80X after mounting. That is, by matching the height B1 of the step portion 20 to the height of the pillar bumps 80X after mounting, the back surface 4b of the IC chip 4 mounted on the cavity substrate 3 and the mounting surface of the cavity substrate 3 on the main substrate 2 are adjusted. The height of the rear surface 3b can be made to match.
  • the height B1 of the step portion 20 is preferably in the range of minus 10 ⁇ m to 0 ⁇ m with respect to the height of the pillar bump 80X after mounting.
  • the height B1 of the step portion 20 is a negative value with respect to the height of the pillar bump 80X after mounting, there will be a gap between the chip and the step portion. Further, when the height B1 of the step portion 20 and the height of the pillar bump 80X after mounting match, that is, when the above numerical value is minus 0 ⁇ m, the height of the pillar bump 80X after mounting from the bottom surface 5a of the recess 5 is The surface 4a of the IC chip 4 comes into contact with the supporting surface 21 of the stepped portion 20. As shown in FIG.
  • the numerical range of minus 10 to 0 ⁇ m corresponds to the gap between the chip and the stepped portion of the IC chip 4 mounted on the cavity substrate 3 being smaller than 10 ⁇ m.
  • the fact that the height B1 of the stepped portion 20 is greater than the height of the pillar bump 80X after mounting (that the above numerical value is a positive value) indicates that the pillar bump 80X is well connected to the bottom surface 5a of the cavity substrate 3. It is not preferable from the viewpoint of obtaining Also, the reason why the above numerical range is narrower than in the first embodiment is that the pillar bump 80 includes the copper layer portion 81 that does not melt when the IC chip 4 is mounted, and the solder that becomes the portion that melts when the IC chip 4 is mounted. This is because layer 82 is smaller than solder ball 12 .
  • the configuration in which the IC chip 4 is provided in the concave portion 5 of the cavity substrate 3 mounted on the main substrate 2 is simple. Good heat dissipation can be obtained with an inexpensive configuration.
  • the IC chip 4 since the IC chip 4 has the pillar bumps 80 including the copper layer portions 81 as connection terminals for the cavity substrate 3, it is possible to easily adjust the dimensions of the pillar bumps 80X after the IC chip 4 is mounted. can.
  • the portion of the pillar bump 80 that melts during reflow mounting of the IC chip 4 becomes smaller than that of the solder ball 12 due to the copper layer portion 81, the crushing margin due to mounting becomes smaller, so that the height of the pillar bump 80X after mounting fluctuation can be suppressed.
  • variations in mounting height of the IC chip 4 can be suppressed, so that the back surface 4b of the IC chip 4 coincides with the imaginary plane O1 on which the front surface 3a of the cavity substrate 3 is located in relation to the depth of the recess 5.
  • the configuration can be easily realized.
  • a configuration example of a semiconductor device according to a third embodiment of the present technology will be described with reference to FIG.
  • a semiconductor device 91 according to the present embodiment differs from the first embodiment in the configuration of the thermally conductive resin portion 25 inside the concave portion 5 of the cavity substrate 3 .
  • the thermally conductive resin portion 25 includes a high thermal conductivity resin portion 101 which is a first thermally conductive portion forming the lower portion of the thermally conductive resin portion 25, and a thermally conductive resin portion 101. and a low thermal conductive resin portion 102 which is a second thermal conductive portion forming an upper portion of the flexible resin portion 25 . That is, the thermally conductive resin portion 25 according to the present embodiment has a high thermally conductive resin portion 101 and a low thermally conductive resin portion 102 as resin portions formed of two kinds of resins having different thermal conductivity characteristics on the upper and lower sides.
  • the high thermal conductivity resin portion 101 is a portion of the thermally conductive resin portion 25 that is formed of a first resin material having thermal conductivity and forms a portion on the main substrate 2 side (lower side).
  • the low thermal conductive resin portion 102 is a portion formed of a second resin material having a thermal conductivity lower than that of the first resin material and forming a portion (upper side) of the thermal conductive resin portion 25 opposite to the main substrate 2 side. be.
  • the high thermal conductivity resin portion 101 is provided as the side portion forming portion 25b of the thermal conductive resin portion 25. That is, the high thermal conductivity resin portion 101 is provided as a portion of the thermal conductive resin portion 25 that fills the space between the outer side surface 4 c of the IC chip 4 and the side surface 5 b of the recess 5 .
  • the low thermal conductive resin portion 102 is provided as an upper forming portion 25 a of the thermal conductive resin portion 25 . That is, the low thermal conductive resin portion 102 is formed between the front surface 4a of the IC chip 4 and the bottom surface 5a of the concave portion 5 in the thermal conductive resin portion 25, and is located between the plurality of solder connection portions 12X and between the left and right step portions 20. and the solder connection portion 12X.
  • High thermal conductivity resin portion 101 and low thermal conductivity resin portion 102 may be provided in contact with each other, or may be provided in non-contact with each other.
  • the first resin material forming the high thermal conductivity resin portion 101 for example, a relatively high thermal conductivity resin material having a thermal conductivity value of 2 W/(m ⁇ k) or more is used.
  • the second resin material forming the low thermal conductive resin portion 102 for example, a relatively low thermal conductivity resin material having a thermal conductivity value of less than 1 W/(m ⁇ k) is used.
  • the value of the thermal conductivity of each material of the first resin material and the second resin material is not particularly limited. Both the first resin material and the second resin material have insulating properties.
  • first resin material and the second resin material examples include thermosetting resins such as epoxy resin and polyimide resin; thermoplastic resins such as polyamideimide, polypropylene, and liquid crystal polymer; rubber; and other known resin materials. Used singly or in combination.
  • first resin material for example, by including a thermally conductive filler having a high thermal conductivity, such as a material containing silicon oxide as a main component, the thermal conductivity is made higher than that of the second resin material. be able to.
  • a step of forming a low thermal conductive resin portion 102 in the concave portion 5 of the cavity substrate 3 on which the IC chip 4 is mounted is performed.
  • the second resin material 102X to be the low thermal conductive resin portion 102 is discharged from, for example, a nozzle of a dispenser, and flows through the gap around the IC chip 4 in the recess 5 and the bottom surface 5a of the cavity substrate 3 in the recess 5. It is applied and filled so as to fill the gap between the IC chip 4 and the front surface 4a.
  • the second resin material 102X filled in the concave portion 5 is cured at a predetermined timing to form the low thermal conductive resin portion 102.
  • the second resin material 102X is a thermosetting resin
  • the first resin material 101X to be the high thermal conductivity resin portion 101 is discharged from, for example, a nozzle of a dispenser, and applied so as to fill the gap around the IC chip 4 in the concave portion 5. As shown in FIG. 24B, a step of forming the high thermal conductivity resin portion 101 in the recess 5 in which the low thermal conductivity resin portion 102 is formed is performed.
  • the first resin material 101X to be the high thermal conductivity resin portion 101 is discharged from, for example, a nozzle of a dispenser, and applied so as to fill the gap around the IC chip 4 in the concave portion 5. As shown in FIG.
  • the first resin material 101X filled in the concave portion 5 is cured at a predetermined timing to form the high thermal conductivity resin portion 101 .
  • the first resin material 101X is a thermosetting resin
  • after the step of filling the recess 5 with the first resin material 101X there is a step of heating the first resin material 101X at a predetermined temperature to harden it. done.
  • a high thermal conductivity resin portion 101 is formed, and a first package structure in which the IC chip 4 is mounted in the concave portion 5 of the cavity substrate 3 and the thermal conductive resin portion 25 is formed. 41 is obtained.
  • Other steps are common to the first embodiment.
  • the configuration in which the IC chip 4 is provided in the concave portion 5 of the cavity substrate 3 mounted on the main substrate 2 is simple. Good heat dissipation can be obtained with an inexpensive configuration.
  • the configuration in which the solid-state imaging device 30 serving as a heating element is mounted on the surface 3a side of the cavity substrate 3 provides the following effects.
  • heat conduction from the IC chip 4 to the cavity substrate 3 compared with heat conduction to the cavity substrate 3 from the surface 4a side of the IC chip 4 where the low heat conductive resin portion 102 with relatively low heat conductivity is located, the heat conductivity Heat conduction to the cavity substrate 3 from the side of the outer surface 4c of the IC chip 4 where the high thermal conductivity resin portion 101 is located is superior.
  • the path via the high thermal conductivity resin portion 101 is the main path compared to the path via the low thermal conductivity resin portion 102 (see FIG. 23). , dashed arrow F1).
  • the heat generated in the IC chip 4 is radiated to the soldered main substrate 2 through the layer portion 16 with relatively high conductivity (see FIG. 23, dashed arrow F2).
  • the heat radiation path from the IC chip 4 includes a heat radiation path (F1) from the outer side surface 4c side via the high thermal conductivity resin portion 101 and a heat radiation path (F1) from the back surface 4b side via the solder layer portion 16. (F2) mainly acts.
  • heat generated in the solid-state imaging device 30 is radiated from the cavity substrate 3 to the main substrate 2 via the solder layer portion 6 (see dashed arrow F3 in FIG. 23).
  • the heat radiation from the IC chip 4 and the solid-state imaging device 30 interfere with each other, causing heat to stay in the cavity substrate 3. can be suppressed. Thereby, heat generated from the IC chip 4 and the solid-state imaging device 30 can be efficiently radiated to the main substrate 2 . That is, of the thermally conductive resin portion 25, the upper portion, which is the side where the solid-state imaging device 30 is positioned with respect to the IC chip 4, is made a low thermally conductive resin portion 102 having a relatively low thermal conductivity. Since the heat radiation from the chip 4 to the solid-state imaging device 30 side can be suppressed, the heat radiation paths from the IC chip 4 and the solid-state imaging device 30 can be divided as a tendency, and heat can be efficiently radiated.
  • the configuration of this modification can be easily realized by using, for example, a configuration having a frame-shaped stepped portion 20C as the cavity substrate 3, as shown in FIGS. 8A and 8B. That is, when the IC chip 4 is mounted on the cavity substrate 3 having the frame-shaped stepped portion 20C (see FIG. 6D), the surface 4a of the IC chip 4 must be brought into close contact with the support surface 21 of the frame-shaped stepped portion 20C over the entire circumference.
  • a cavity 103 is formed as a closed space between the surface 4a and the bottom surface 5a of the recess 5.
  • the thermally conductive resin portion 25 can be formed between the outer side surface 4c of the IC chip 4 and the side surface 5b of the recess 5 without intrusion of material.
  • the cavity 103 above the IC chip 4 in the concave portion 5 can act as a heat insulating portion, and heat radiation from the IC chip 4 to the solid-state imaging device 30 side can be suppressed. .
  • the heat generated from the IC chip 4 and the solid-state imaging device 30 can be suppressed from interfering with each other in the cavity substrate 3, so that heat can be efficiently dissipated.
  • the imaging device 210 includes a camera device such as a digital still camera or a video camera, a mobile terminal device having an imaging function, a copier using an imaging device as an image reading unit, or the like, and an imaging device in an image capturing unit (photoelectric conversion unit). It is applicable to all electronic devices using
  • the imaging element may be formed as a single chip, or may be in the form of a module having an imaging function in which an imaging section and a signal processing section or an optical system are packaged together. good too.
  • a camera device 200 as an electronic device includes an optical unit 202, an imaging device 210, a DSP (Digital Signal Processor) circuit 203 as a camera signal processing circuit, a frame memory 204, and a display unit 205. , a recording unit 206 , an operation unit 207 , and a power supply unit 208 .
  • the DSP circuit 203, frame memory 204, display unit 205, recording unit 206, operation unit 207, and power supply unit 208 are appropriately connected via a connection line 209 such as a bus line.
  • the optical unit 202 includes a plurality of lenses, captures incident light (image light) from a subject, and forms an image on the imaging surface of the imaging device 210 .
  • the imaging device 210 converts the amount of incident light imaged on the imaging surface by the optical unit 202 into an electric signal for each pixel, and outputs the electric signal as a pixel signal.
  • the display unit 205 is composed of, for example, a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays moving images or still images captured by the imaging device 210 .
  • a recording unit 206 records a moving image or still image captured by the imaging device 210 in a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 207 issues operation commands for various functions of the camera device 200 under the user's operation.
  • the power supply unit 208 appropriately supplies various power supplies as operating power supplies for the DSP circuit 203, the frame memory 204, the display unit 205, the recording unit 206, and the operation unit 207 to these supply targets.
  • the camera device 200 in the configuration in which the IC chip 4 is provided in the concave portion 5 of the cavity substrate 3 mounted on the main substrate 2, good heat dissipation is achieved with a simple and inexpensive configuration. can be obtained. As a result, the camera device 200 can maintain a good operating state and obtain desired characteristics.
  • This technology can be widely used as a heat dissipation measure for component-mounted module products.
  • connection terminals of the IC chip 4 are the solder balls 12 or the pillar bumps 80, but are not limited to these, and may be other connection terminals such as gold bumps or plated bumps.
  • soldering using a solder material is used as metal bonding of the IC chip 4 to the main substrate 2, but the bonding of the IC chip 4 to the main substrate 2 is performed using other metal materials. It may be a metal joint used.
  • the thermally conductive resin portion 25 provided in the concave portion 5 of the cavity substrate 3 has the upper forming portion 25a and the side portion forming portion 25b.
  • the formation area is not particularly limited.
  • Thermally conductive resin portion 25 may be formed so as to contact both IC chip 4 and cavity substrate 3 within concave portion 5 . Therefore, the heat-conducting resin portion 25 does not need to fill the recess 5 entirely. may be partially formed in
  • the stepped portion 20 in the recess 5 is formed as a part of the cavity substrate 3, but the stepped portion 20 may be provided by attaching a separate component to the cavity substrate 3. . However, from the viewpoint of ease of manufacture, reduction in the number of parts, etc., it is preferable that the stepped portion 20 is provided as a part of the cavity substrate 3 .
  • the semiconductor element included in the semiconductor device according to the present technology is not limited to the IC chip 4 in the above-described embodiment, and may be other semiconductor chips such as optical elements such as light receiving elements.
  • the active components included in the semiconductor device according to the present technology are not limited to the solid-state imaging device 30, the image sensor device 50, and the VCSEL 60 in the above-described embodiments, but may be memory or other LSI (Large Scale Integration) in the semiconductor device. Other parts/devices that serve as heating elements may also be used.
  • this technique can take the following configurations.
  • a main board a cavity substrate mounted on the main substrate, having a concave portion facing a back surface, which is a plate surface on the side of the main substrate; It is located in the recess, is mounted on the cavity substrate, has one surface on the side of the main substrate positioned on the same or substantially the same plane as the back surface of the cavity substrate, and is metal-bonded to the main substrate.
  • a semiconductor device comprising: (2) The cavity substrate has a stepped portion that restricts the sinking of the semiconductor element into the recessed portion by contacting the other surface of the semiconductor element that is opposite to the one surface of the semiconductor element.
  • the recess includes a bottom surface parallel to the back surface of the cavity substrate and a plurality of side surfaces formed around the bottom surface;
  • the step portion has a first surface that is parallel to the bottom surface and faces or contacts the other surface of the semiconductor element, and a second surface that forms a step between the first surface and the bottom surface.
  • the recess is formed in a rectangular shape including the bottom surface and the four side surfaces, The semiconductor device according to (3), wherein the stepped portion is formed along at least two opposing sides of the rectangular shape formed by the recess.
  • the recess is formed in a rectangular shape including the bottom surface and the four side surfaces, The semiconductor device according to (3), wherein the step portion is formed at least at two diagonal corners of the rectangular shape formed by the recess. (6) Any one of (1) to (5) above, wherein a heat conducting portion made of a material having heat conductivity is provided in the recess so as to fill a gap between the cavity substrate and the semiconductor element. 1. The semiconductor device according to claim 1.
  • the heat conducting part is a first thermally conductive portion formed of a first resin material having thermal conductivity and forming a portion of the thermally conductive portion on the side of the main substrate; a second thermally conductive portion formed of a second resin material having a thermal conductivity lower than that of the first resin material and forming a portion of the thermally conductive portion opposite to the main substrate side; ).
  • a metal film made of a metal material is formed on the one surface side of the semiconductor element.
  • the semiconductor element has connection terminals for mounting on the cavity substrate,
  • the connection terminal includes a metal layer portion formed of copper or an alloy containing copper, and a solder layer portion provided on the tip side of the connection terminal with respect to the metal layer portion and formed of solder.
  • a main board (11) a main board; a cavity substrate mounted on the main substrate and having a concave portion facing the back surface, which is the plate surface on the main substrate side; It is located in the recess, is mounted on the cavity substrate, has one surface on the side of the main substrate positioned on the same or substantially the same plane as the back surface of the cavity substrate, and is metal-bonded to the main substrate.
  • An electronic device having a semiconductor device comprising:

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

主基板に実装されるキャビティ基板の凹部内に半導体素子を設けた構成を備えた半導体装置において、簡単で安価な構成により良好な放熱性を得る。　半導体装置は、主基板と、前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備える。

Description

半導体装置および電子機器
　本開示は、半導体装置および電子機器に関する。
　半導体装置の構成として、マザーボードである主基板と、主基板側の板面に臨んで形成された凹部（キャビティ）を有し主基板に実装されるキャビティ基板とを備え、キャビティ基板の凹部内にＩＣチップ等の半導体素子を設けたパッケージ構造を備えたものがある。このようなパッケージ構造においては、良好な動作状態を保持して所望の特性を得る観点から、発熱体となる半導体素子から発生した熱を放熱することが重要となる。
　半導体素子から発生した熱の放熱に関しては、従来、半導体素子からキャビティ基板を通して主基板へと放熱させる構成が用いられている。このような構成において、例えばキャビティ基板の凹部と反対側の板面である表面に、発熱体となるＩＣチップ等の別の電子部品が実装された場合、凹部内の半導体素子と表面側の電子部品の両方から生じる熱について十分な放熱を行うことが難しくなる。
　そこで、放熱性を向上させるため、例えば、キャビティ基板に、基板の板厚方向に貫通するサーマルビアホールを形成したり、キャビティ基板の材料を熱伝導性の良い材料に変更したりすることができる。しかしながら、キャビティ基板におけるサーマルビアホールの形成や基板材料の変更は、基板サイズの拡大や製造コストの増大を招く原因となる。
　そこで、例えば、特許文献１には、キャビティ基板の凹部内に設けられるＩＣチップを主基板であるプリント配線板に実装した構成が開示されている。このような構成によれば、ＩＣチップで発生した熱が直接的に主基板に伝導して放熱される。しかしながら、特許文献１に開示された構成の場合、主基板内に、ＩＣチップに接続される配線やＩＣチップとキャビティ基板を相互に接続する配線等が設けられるため、配線長が長くなってしまう。配線長が長くなることは、インダクタンスやインピーダンスを増大させ、装置の電気特性の悪化を招く原因となり得る。
　そこで、放熱性を向上させるための技術として、例えば特許文献２に開示されているように、半導体素子に対して放熱板等の放熱部材を設ける技術が知られている。特許文献２には、キャビティ基板の凹部内に設けられる半導体素子をキャビティ基板に実装し、金属製の放熱板を、半導体素子に接続されるとともに凹部を塞いだ状態で設け、放熱板を主基板に接続された構成が開示されている。このような構成によれば、半導体素子から放熱板を介して主基板への放熱経路が形成される。
特開２０１７－２７９７０号公報 特開２００３－６０５２３号公報
　上述したように半導体素子と主基板との間に放熱板等の放熱部材を設ける構成によれば、放熱部材が必要となるため、部品点数が多くなり、製造工程の工程数が増え、製造コストが高くなるという問題がある。
　本技術は、主基板に実装されるキャビティ基板の凹部内に半導体素子を設けた構成において、簡単で安価な構成により良好な放熱性を得ることができる半導体装置および電子機器を提供することを目的とする。
　本技術に係る半導体装置は、主基板と、前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えたものである。
　本技術に係る半導体装置の他の態様は、前記半導体装置において、前記キャビティ基板は、前記凹部に、前記半導体素子の前記一方の面と反対側の面である他方の面に接触することで、前記半導体素子の前記凹部内への沈み込みを規制する段部を有するものである。
　本技術に係る半導体装置の他の態様は、前記半導体装置において、前記凹部は、前記キャビティ基板の前記裏面と平行状の底面と、前記底面の周囲に形成された複数の側面と、を含み、前記段部は、前記底面と平行状であり、前記半導体素子の前記他方の面に対向または接触する第１の面と、前記第１の面と前記底面との段差をなす第２の面と、を含むものである。
　本技術に係る半導体装置の他の態様は、前記半導体装置において、前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、前記段部は、前記凹部がなす矩形状における少なくとも対向する２辺に沿うように形成されているものである。
　本技術に係る半導体装置の他の態様は、前記半導体装置において、前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、前記段部は、前記凹部がなす矩形状における少なくとも対角に位置する２つの角部に形成されているものである。
　本技術に係る半導体装置の他の態様は、前記半導体装置において、前記凹部内に、前記キャビティ基板と前記半導体素子との間の隙間を埋めるように、熱伝導性を有する材料により形成された熱伝導部が設けられているものである。
　本技術に係る半導体装置の他の態様は、前記半導体装置において、前記熱伝導部は、熱伝導性を有する第１の樹脂材料により形成され前記熱伝導部の前記主基板側の部分をなす第１の熱伝導部と、前記第１の樹脂材料よりも熱伝導率が低い第２の樹脂材料により形成され前記熱伝導部の前記主基板側と反対側の部分をなす第２の熱伝導部と、を有するものである。
　本技術に係る半導体装置の他の態様は、前記半導体装置において、前記半導体素子の前記一方の面側には、金属材料からなる金属膜が形成されているものである。
　本技術に係る半導体装置の他の態様は、前記半導体装置において、前記半導体素子は、前記キャビティ基板に実装するための接続端子を有し、前記接続端子は、銅または銅を含む合金により形成された金属層部と、前記金属層部に対して前記接続端子の先端側に設けられはんだにより形成されたはんだ層部と、を含むものである。
　本技術に係る半導体装置の他の態様は、前記半導体装置において、前記キャビティ基板の前記裏面と反対側の面に実装された能動部品を備えたものである。
　本技術に係る電子機器は、主基板と、前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた半導体装置を有するものである。
本技術の第１実施形態に係る半導体装置の構成を示す断面図である。 本技術の第１実施形態に係るキャビティ基板に対するＩＣチップの実装状態を示す下面図である。 本技術の第１実施形態に係るキャビティ基板の構成を示す下面図である。 図３におけるＢ－Ｂ断面図である。 本技術の第１実施形態に係るＩＣチップの構成を示す断面図である。 本技術の第１実施形態に係る半導体装置の製造方法についての説明図である。 本技術の第１実施形態に係る半導体装置の製造方法についての説明図である。 本技術の第１実施形態に係る半導体装置の変形例１の構成を示す図である。図８Ａは変形例１のキャビティ基板の構成を示す下面図である。図８Ｂは図８ＡにおけるＣ－Ｃ断面図である。 本技術の第１実施形態の変形例１に係るキャビティ基板に対するＩＣチップの実装状態を示す下面図である。 本技術の第１実施形態に係る半導体装置の変形例２の構成を示す図である。図１０Ａは変形例２のキャビティ基板の構成を示す下面図である。図１０Ｂは図１０ＡにおけるＤ－Ｄ断面図である。 本技術の第１実施形態の変形例２に係るキャビティ基板に対するＩＣチップの実装状態を示す下面図である。 本技術の第１実施形態に係る半導体装置の変形例３の構成を示す図である。図１２Ａは変形例３のキャビティ基板の構成を示す下面図である。図１２Ｂは図１２ＡにおけるＥ－Ｅ断面図である。 本技術の第１実施形態の変形例３に係るキャビティ基板に対するＩＣチップの実装状態を示す下面図である。 本技術の第１実施形態に係る半導体装置の変形例４の構成を示す図である。図１４Ａは変形例４のキャビティ基板の構成を示す下面図である。図１４Ｂは図１４ＡにおけるＦ－Ｆ断面図である。 本技術の第１実施形態の変形例４に係るキャビティ基板に対するＩＣチップの実装状態を示す下面図である。 本技術の第１実施形態に係る半導体装置の変形例５の構成を示す図である。図１６Ａは変形例５のキャビティ基板の構成を示す下面図である。図１６Ｂは図１６ＡにおけるＧ－Ｇ断面図である。 本技術の第１実施形態の変形例５に係る半導体装置の構成を示す断面図である。 本技術の第１実施形態の変形例６に係る半導体装置の構成を示す断面図である。 本技術の第１実施形態の変形例７に係る半導体装置の構成を示す断面図である。 本技術の第２実施形態に係る半導体装置の構成を示す断面図である。 本技術の第２実施形態に係るキャビティ基板に対するＩＣチップの実装状態を示す下面図である。 本技術の第２実施形態に係るＩＣチップの構成を示す断面図である。 本技術の第３実施形態に係る半導体装置の構成を示す断面図である。 本技術の第３実施形態に係る半導体装置の製造方法についての説明図である。 本技術の第３実施形態の変形例に係る半導体装置の構成を示す断面図である。 本技術の実施形態に係る半導体装置を備えた電子機器の構成例を示すブロック図である。
　本技術は、主基板に実装されるキャビティ基板の凹部内に半導体素子を設けた構成において、キャビティ基板に対する半導体素子の実装態様等を工夫することにより、簡単で安価な構成により良好な放熱性を得ようとするものである。
　以下、図面を参照して、本技術を実施するための形態（以下「実施形態」と称する。）を説明する。なお、実施形態の説明は以下の順序で行う。
　１．第１実施形態に係る半導体装置の構成例
　２．第１実施形態に係る半導体装置の製造方法
　３．第１実施形態に係る半導体装置の変形例
　４．第２実施形態に係る半導体装置の構成例
　５．第３実施形態に係る半導体装置の構成例
　６．第３実施形態に係る半導体装置の製造方法
　７．第３実施形態に係る半導体装置の変形例
　８．電子機器の構成例
　＜１．第１実施形態に係る半導体装置の構成例＞
　本技術の第１実施形態に係る半導体装置の構成例について、図１から図５を参照して説明する。なお、図１は、図２におけるＡ－Ａ位置に対応した断面図である。
　図１に示すように、半導体装置１は、主基板２と、キャビティ基板３と、半導体素子の一例であるＩＣチップ４とを備え、これらの部材により一体的なパッケージ構造を構成している。なお、半導体装置１においては、主基板２の板厚方向（図１における上下方向）を上下方向とする。
　主基板２は、半導体装置１におけるマザーボードであり、所定の回路を有する回路基板である。主基板２は、例えば、プラスチック等の有機材料等からなる有機基板や、セラミックス等を材料として形成されたセラミック基板等である。
　主基板２は、矩形板状の外形を有し、一方の板面として、キャビティ基板３の実装を受ける側の面である表面２ａを有し、他方の板面として、表面２ａの反対側の面である裏面２ｂを有する。表面２ａおよび裏面２ｂは、いずれも水平状の面である。
　キャビティ基板３は、例えばアルミナ（Ａｌ２Ｏ３）や窒化アルミニウム（ＡｌＮ）窒化ケイ素（Ｓｉ３Ｎ４）等のセラミックスを材料として形成されたセラミック基板である。ただし、キャビティ基板３は、例えば、繊維強化プラスチックの一種であるガラスエポキシ樹脂等の有機材料により形成された有機基板等の他の種類の基板であってもよい。
　キャビティ基板３は、矩形板状の外形を有し、主基板２側の板面である裏面３ｂと、裏面３ｂの反対側の面である表面３ａとを有する。裏面３ｂおよび表面３ａは、いずれも水平状の面である。また、キャビティ基板３は、四方に鉛直状の側面３ｃを有する。
　キャビティ基板３は、キャビティとして裏面３ｂに臨んで形成された凹部５を有する。凹部５は、図３および図４に示すように、キャビティ基板３の外形に沿って矩形状をなすように形成された窪み部分である。
　凹部５は、キャビティ基板３の裏面３ｂと平行状の底面５ａと、底面５ａの周囲に形成された複数の側面５ｂとを含む。本実施形態では、凹部５は、底面５ａおよび四方の側面５ｂを含んで矩形状に形成されている。ただし、凹部５の形状は、特に限定されるものではなく、例えば四角形以外の多角形状や部分的に曲線部や曲面部により形成された形状等であってもよい。
　図１に示すように、キャビティ基板３は、主基板２に実装されている。キャビティ基板３の裏面３ｂ側には、外部端子構造としてＬＧＡ（Land Grid Array）による複数の電極（図示略）が形成されており、これらの電極によってキャビティ基板３が主基板２に電気的に接続される。
　キャビティ基板３は、主基板２に対してはんだ接合されている。このため、キャビティ基板３の裏面３ｂと主基板２の表面２ａとの間には、接合層として、はんだ材料により形成されたはんだ層部６が介在している。はんだ層部６は、キャビティ基板３において凹部５を囲む裏面３ｂの枠形状に沿って枠状に形成されている。はんだ層部６は、キャビティ基板３の裏面３ｂに対して全面的にあるいは部分的に形成される。
　はんだ層部６は、全体として略一定の層厚を有する。このため、主基板２の表面２ａとキャビティ基板３の裏面３ｂとの間には、はんだ層部６の厚さ寸法に対応したクリアランスｄ１が存在している。
　なお、キャビティ基板３は、絶縁性または導電性の接着剤により主基板２に接着固定されてもよい。この場合、キャビティ基板３と主基板２との間に介在する接合層は、絶縁性または導電性の接着剤により形成された層部分となる。また、キャビティ基板３の裏面３ｂ側に設けられる外部端子構造は、複数のはんだボールを格子点状に配置したＢＧＡ（Ball Grid Array）であってもよい。
　ＩＣチップ４は、集積回路として所定の回路構造を有する矩形板状の半導体チップである。ＩＣチップ４は、シリコン基板等の半導体基板上にトランジスタやダイオードや抵抗などを形成して配線した構成を有する。ＩＣチップ４は、主基板２側の面である一方の面を裏面４ｂとし、裏面４ｂの反対側の面である他方の面を表面４ａとする。裏面４ｂおよび表面４ａは、いずれも水平状の面である。
　ＩＣチップ４は、図５に示すように、ＩＣチップ４の大部分をなす矩形板状のチップ本体１１を有する。チップ本体１１の一方の板面である表面１１ａが、ＩＣチップ４の表面４ａとなる。チップ本体１１の表面１１ａには、外部接続用の接続端子として、ＢＧＡによる複数のはんだボール１２が形成されている。
　各はんだボール１２は、チップ本体１１の表面１１ａに形成された外部接続用の端子電極に対して設けられている。複数のはんだボール１２は、例えば、チップ本体１１の矩形状に外形に沿うように２次元的に格子点状の配置で形成されている（図２参照）。はんだボール１２は、キャビティ基板３に対するＩＣチップ４の電気的な接続を行うための端子となる。
　ＩＣチップ４の裏面４ｂ側には、金属材料からなる金属膜が形成されている。ＩＣチップ４においては、図５に示すように、チップ本体１１の他方の板面である裏面１１ｂに対して、金属膜として、第１の金属膜であるスパッタ膜１４と、第２の金属膜であるメッキ膜１５とが形成されている。
　スパッタ膜１４は、チップ本体１１の裏面１１ｂに対して、スパッタリングにより裏面１１ｂの全体を被覆するように形成されている。スパッタ膜１４は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、プラチナ（Ｐｔ）、Ａｕ（金）等の金属材料により、あるいはこれらの金属材料の組合せにより形成されている。
　メッキ膜１５は、スパッタ膜１４上にメッキによりスパッタ膜１４の表面の全体を被覆するように形成されている。メッキ膜１５は、例えばニッケル（Ｎｉ）、金（Ａｕ）等のメッキにより形成されている。メッキ膜１５の表面１５ａが、ＩＣチップ４の表面４ａとなる。なお、ＩＣチップ４の裏面４ｂ側に形成される金属膜としては、印刷その他の膜形成方法が用いられて形成されたものであってもよい。
　ＩＣチップ４は、キャビティ基板３の凹部５内に位置し、複数のはんだボール１２により、キャビティ基板３に対して実装されている。ＩＣチップ４は、平面的な外形について、キャビティ基板３の裏面３ｂ視で矩形状をなす凹部５の寸法よりも小さい外形寸法を有する。そして、ＩＣチップ４は、例えば凹部５に対して平面的な中心を一致させるような位置に設けられる。
　ＩＣチップ４の四方の外側面４ｃと、各外側面４ｃに対向する凹部５の側面５ｂとの間には、ＩＣチップ４の全周にわたって隙間ｓ１が存在している。つまり、ＩＣチップ４は、凹部５に対して、ＩＣチップ４の全周にわたって隙間ｓ１が形成されるような位置に設けられている（図１、図２参照）。なお、ＩＣチップ４の四方における側面５ｂとの間の隙間ｓ１の大きさは共通の（一定の）大きさであってもよく、位置によって異なっていてもよく、また、位置によっては隙間ｓ１が存在しなくてもよい。
　ＩＣチップ４は、複数のはんだボール１２により、凹部５の底面５ａに対してリフロー実装される。すなわち、ＩＣチップ４は、キャビティ基板３に対し表面４ａ側を底面５ａ側とする向きで凹部５内の所定の位置にセットされ、所定の温度でリフロー処理を受けることで、キャビティ基板３に対してはんだ接合されて実装される。
　キャビティ基板３の底面５ａには、はんだボール１２の電気的な接続を受ける接続用の端子電極（図示略）が形成されている。ＩＣチップ４において形成されたはんだボール１２は、ＩＣチップ４をキャビティ基板３に実装させることで、ＩＣチップ４の表面４ａと凹部５の底面５ａとの間において、リフロー処理により一時的に溶融した後に固化し、はんだ接続部１２Ｘとなる。
　はんだ接続部１２ＸのＩＣチップ４の表面４ａに対する高さ、つまり表面４ａからのはんだ接続部１２Ｘの突出量は、表面４ａに対するはんだボール１２の高さよりも小さくなる。ＩＣチップ４内の回路は、はんだ接続部１２Ｘやキャビティ基板３内に形成された配線部等を介して、主基板２の配線部等に電気的に接続された状態となる。なお、はんだ接続部１２Ｘの高さは、例えば３０μｍ程度である。
　ＩＣチップ４は、凹部５内でキャビティ基板３に実装された状態で、主基板２に金属接合により固定されている。本実施形態では、キャビティ基板３は、主基板２に対してはんだ接合されることで固定されている。このため、ＩＣチップ４の裏面４ｂ（メッキ膜１５の表面１５ａ）と主基板２の表面２ａとの間には、接合層として、はんだ材料により形成されたはんだ層部１６が介在している。はんだ層部１６は、ＩＣチップ４の裏面４ｂの全体を被覆するように形成されている。ただし、はんだ層部１６は、ＩＣチップ４の裏面４ｂに対して部分的に形成されてもよい。
　はんだ層部１６は、全体として略一定の層厚を有する。このため、主基板２の表面２ａとＩＣチップ４の裏面４ｂとの間には、はんだ層部１６の厚さ寸法に対応したクリアランスが存在している。なお、ＩＣチップ４は、絶縁性または導電性の接着剤により主基板２に接着固定されてもよい。この場合、ＩＣチップ４と主基板２との間に介在する接合層は、絶縁性または導電性の接着剤により形成された層部分となる。
　ＩＣチップ４は、裏面４ｂをキャビティ基板３の裏面３ｂと同一または略同一の平面上に位置させている。すなわち、図１に示すように、ＩＣチップ４の裏面４ｂと、キャビティ基板３の裏面３ｂとは、実質的に共通の水平状の仮想平面Ｏ１上に位置している。
　言い換えると、キャビティ基板３の凹部５に実装された状態のＩＣチップ４の取付け高さＡ１は、凹部５の深さＡ２と一致または略一致している。つまり、ＩＣチップ４の取付け高さＡ１と凹部５の深さＡ２とは、実質的に同一となっている。ここで、ＩＣチップ４の取付け高さＡ１は、凹部５の底面５ａからＩＣチップ４の裏面４ｂまでの上下方向の寸法である（図１参照）。また、凹部５の深さＡ２は、底面５ａからキャビティ基板３の裏面３ｂまでの上下方向の寸法、つまり凹部５の側面５ｂの上下方向の寸法である（図４参照）。ＩＣチップ４の取付け高さＡ１は、例えば０．１～１ｍｍの範囲内の値である。
　このような構成は、はんだボール１２とはんだ接続部１２Ｘの高さの差等が考慮され、キャビティ基板３に対するＩＣチップ４の実装状態での取付け高さＡ１が、凹部５の深さＡ２に一致するように、凹部５の深さやＩＣチップ４の実装部分についての調整をすること等によって得られる。具体的には、ＩＣチップ４の実装部分の調整としては、例えば、はんだボール１２の大きさや材料等についての調整が行われる。
　このような構成において、ＩＣチップ４と主基板２との間のクリアランスは、キャビティ基板３と主基板２との間のクリアランスｄ１と同一または略同一の大きさとなる。キャビティ基板３の凹部５にＩＣチップ４を実装した構造体において、共通の仮想平面Ｏ１上に位置するキャビティ基板３の裏面３ｂおよびＩＣチップ４の裏面４ｂが、主基板２に対する実装面となる。
　キャビティ基板３は、ＩＣチップ４の裏面４ｂをキャビティ基板３の裏面３ｂと同一または略同一の平面上に位置させやすくするための構成として、凹部５内に段部２０を有する。段部２０は、ＩＣチップ４の表面４ａに接触することで、ＩＣチップ４の凹部５内への沈み込みを規制する部分であり、キャビティ基板３の一部として凹部５に設けられている。
　ＩＣチップ４の凹部５内への沈み込みは、キャビティ基板３に対するＩＣチップ４の実装において、リフロー処理によりはんだボール１２が一時的に溶融することで生じ得る現象である。すなわち、ＩＣチップ４の沈み込みは、はんだボール１２が溶融した状態において、ＩＣチップ４の裏面４ｂがキャビティ基板３の裏面３ｂより凹部５の底面５ａ側に位置するように、チップ本体１１が自重等によって底面５ａに近付くように移動し、ＩＣチップ４の取付け高さが低くなる現象である。そこで、段部２０は、凹部５の底面５ａ側に設けられ、凹部５に対して沈み込もうとするＩＣチップ４に当接し、ＩＣチップ４の沈み込みを規制する。
　段部２０は、凹部５における底面５ａと側面５ｂとによる角部に対して、階段状の形状部分をなすように設けられている。段部２０は、凹部５の底面５ａと平行状の第１の面である支持面２１と、支持面２１と底面５ａとの段差をなす鉛直状の第２の面である側面２２とを有する。
　段部２０は、支持面２１および側面２２によって直角状の稜線部２３を形成するように設けられている。段部２０の形成部位においては、凹部５の底面５ａ、段部２０の側面２２および支持面２１、凹部５の側面５ｂ、並びにキャビティ基板３の裏面３ｂとによって階段状の部分が形成されている。
　段部２０において、支持面２１は、ＩＣチップ４の表面４ａに対向または接触する面となる。すなわち、はんだボール１２とはんだ接続部１２Ｘの高さの差が、溶融前のはんだボール１２が凹部５の底面５ａに接触した状態におけるＩＣチップ４の表面４ａと段部２０の支持面２１との間の隙間（以下「チップ－段部間隙間」という。）よりも小さい場合、段部２０の支持面２１は、ＩＣチップ４の表面４ａとの間にわずかな隙間を有し、表面４ａと対向した状態（略接触した状態）となる。
　一方、はんだボール１２とはんだ接続部１２Ｘの高さの差が、チップ－段部間隙間よりも大きくなる場合、段部２０の支持面２１は、ＩＣチップ４の表面４ａに接触した状態となる。かかる状態においては、段部２０の高さは、はんだ接続部１２Ｘの高さに一致することとなる。ここで、段部２０の高さは、凹部５の底面５ａから支持面２１までの上下方向の寸法、つまり段部２０の側面２２の上下方向の寸法Ｂ１である（図４参照）。このように、半導体装置１において、ＩＣチップ４と段部２０とは互いに接触していてもよく、また、両者の間に隙間があってもよい。
　以上のように、キャビティ基板３は、凹部５内の段部２０の高さＢ１がはんだ接続部１２Ｘの高さと一致または略一致するように設計されている。つまり、段部２０の高さＢ１を、はんだ接続部１２Ｘの高さに合わせることで、キャビティ基板３に対する実装状態のＩＣチップ４の裏面４ｂと、キャビティ基板３の主基板２への搭載面となる裏面３ｂとの高さを一致させることができる。段部２０の高さＢ１は、はんだ接続部１２Ｘの高さに対して、マイナス３０～０μｍの範囲内の値であることが好ましい。
　ここで、段部２０の高さＢ１がはんだ接続部１２Ｘの高さに対してマイナスの値の場合、ＩＣチップ４の表面４ａと段部２０の支持面２１との間に隙間が存在することになる。また、段部２０の高さＢ１とはんだ接続部１２Ｘの高さが一致する場合、つまり上記の数値がマイナス０μｍの場合、凹部５の底面５ａからはんだ接続部１２Ｘの高さの位置においてＩＣチップ４の表面４ａが段部２０の支持面２１に接触することになる。
　すなわち、上記のマイナス３０～０μｍの数値範囲は、ＩＣチップ４のキャビティ基板３に対する実装状態におけるチップ－段部間隙間が３０μｍよりも小さいことに相当する。上記の数値範囲を規定するマイナス３０μｍの値は、ＩＣチップ４を主基板２に実装するためのはんだ層部１６となるはんだペースト１６Ｘ（図６Ｃ参照）の層厚が３０μｍ程度であることに基づく。なお、段部２０の高さＢ１がはんだ接続部１２Ｘの高さよりも大きいこと（上記の数値がプラスの値であること）は、キャビティ基板３の底面５ａに対するはんだ接続部１２Ｘの良好な接続状態を得る観点から好ましくない。
　本実施形態では、段部２０は、凹部５がなす矩形状における対向する２辺に沿うように形成されている。図３に示すように、キャビティ基板３は、段部２０として、キャビティ基板３の裏面３ｂ視において矩形状をなす凹部５の４つの側面５ｂのうち、１つの（図３における左側の）側面５ｂ１に沿うように形成された第１直線状段部２０Ａと、側面５ｂ１に対向する他の１つの（図３における右側の）側面５ｂ２に沿うように形成された第２直線状段部２０Ｂとを有する。
　第１直線状段部２０Ａおよび第２直線状段部２０Ｂは、いずれも凹部５の側面５ｂの延伸方向の全体にわたって形成されている。したがって、これらの段部２０の支持面２１および側面２２それぞれの長手方向の両側は、いずれも段部２０が形成されていない側の側面５ｂ（５ｂ３）に繋がっている。第１直線状段部２０Ａおよび第２直線状段部２０Ｂは、側面２２同士を互いに対向させている。
　第１直線状段部２０Ａおよび第２直線状段部２０Ｂは、それぞれの支持面２１のうち、２つの段部２０の対向方向（図３における左右方向）の内側の縁部を、ＩＣチップ４の表面４ａにおける複数のはんだボール１２の形成部位の外側の領域となる表面４ａの縁部に対して対向または接触させている。
　また、図１に示すように、半導体装置１は、凹部５内に、熱伝導部としての熱伝導性樹脂部２５を備える。すなわち、半導体装置１においては、凹部５内に、キャビティ基板３とＩＣチップ４との間の隙間を埋めるように、熱伝導性を有する樹脂材料により形成された熱伝導性樹脂部２５が設けられている。
　熱伝導性樹脂部２５は、ＩＣチップ４が実装された状態の凹部５内に樹脂材料を充填させて硬化させることにより形成される。熱伝導性樹脂部２５を形成する樹脂材料としては、例えば、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂、ポリアミドイミド、ポリプロピレン、液晶ポリマー等の熱可塑性樹脂、ゴム、その他の熱伝導率が比較的高い公知の樹脂材料が単独であるいは複数組み合わせて用いられる。
　また、熱伝導性樹脂部２５を形成する樹脂材料には、熱伝導率の高い熱伝導性フィラーを含有させることで、熱伝導性樹脂部２５を形成する材料の熱伝導率を高めることができる。フィラーとしては、例えば、ケイ素酸化物を主成分としたもの等、公知の材料のものが用いられる。なお、熱伝導性樹脂部２５は、絶縁性を有する。
　熱伝導性樹脂部２５は、その上部をなす上部形成部２５ａと、下部をなす側部形成部２５ｂとを含む。熱伝導性樹脂部２５のうち、上部形成部２５ａは、ＩＣチップ４の表面４ａより上側の部分であり、側部形成部２５ｂは、上部形成部２５ａの下側の部分である。上部形成部２５ａと側部形成部２５ｂは、互いにつながっている。
　上部形成部２５ａは、ＩＣチップ４の表面４ａと凹部５の底面５ａとの間において、複数のはんだ接続部１２Ｘ間の隙間や左右の段部２０とはんだ接続部１２Ｘとの間の隙間等を埋める部分である。側部形成部２５ｂは、ＩＣチップ４の外側面４ｃと凹部５の側面５ｂとの間を埋める部分である。熱伝導性樹脂部２５は、凹部５から裏面３ｂ側へと出ないように、側部形成部２５ｂの下側の面である下面２５ｃを、キャビティ基板３の裏面３ｂが沿う仮想平面Ｏ１よりも上側に位置させるように形成される。
　また、半導体装置１は、キャビティ基板３の表面３ａに実装された能動部品として、ＷＬ－ＣＳＰ（ウェーハレベルチップサイズ（またはスケール）パッケージ）構造を採用した固体撮像装置３０を備えている。ＷＬ－ＣＳＰは、ウェーハ状態でパッケージを作り込む加工が施された後に、チップの大きさで個片化されて製造されるパッケージ構造である。
　固体撮像装置３０は、固体撮像素子であるイメージセンサ３１と、透明部材であるガラス３２と、イメージセンサ３１上にガラス３２を支持する支持部３３とを備える。イメージセンサ３１とガラス３２との間には空隙状のキャビティ３４が形成されている。
　イメージセンサ３１は、半導体であるシリコン等によって形成された矩形板状のチップであり、ガラス３２側の面を、複数の受光素子が形成された受光面としている。イメージセンサ３１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型のイメージセンサやＣＣＤ（Charge Coupled Device）型のイメージセンサである。
　ガラス３２は、平面視でイメージセンサ３１と略同じ外形寸法を有する矩形板状の部材である。ガラス３２は、その表面側から入射する光を透過させ、キャビティ３４を介してイメージセンサ３１の受光面に入射させる。ガラス３２は、例えば、プラスチック板やシリコン板等であってもよい。
　支持部３３は、イメージセンサ３１の外縁に沿って矩形枠状をなすように形成されており、キャビティ３４の周囲を封止する封止部として機能する。支持部３３の材料は、例えば、アクリル系樹脂であるＵＶ（紫外線）硬化性樹脂等の感光性接着剤や、エポキシ系樹脂等の熱硬化性樹脂、あるいはこれらの混合剤である。ただし、支持部３３は、例えばガラス等のセラミックスや金属やシリコン等の無機材料からなる部分であってもよい。また、固体撮像装置３０としては、イメージセンサ３１とガラス３２との間に透光性の樹脂を充填したキャビティレスの構造のものであってもよい。
　イメージセンサ３１の裏面側には、外部接続用の電極部として、複数のはんだ接続部３５が形成されている。各はんだ接続部３５は、はんだボールにより形成された部分であり、イメージセンサ３１の裏面に形成された外部接続用の端子電極に対して設けられている。複数のはんだ接続部３５は、イメージセンサ３１の矩形状に外形に沿うように２次元的に格子点状の配置で形成されている。はんだ接続部３５は、キャビティ基板３に対する固体撮像装置３０の電気的な接続を行うための端子となる。
　一方、キャビティ基板３の表面３ａ側には、外部装置接続用の複数の端子電極（図示略）が形成されている。各電極は、キャビティ基板３に実装される固体撮像装置３０のはんだボール（はんだ接続部３５）の接続を受ける。これにより、固体撮像装置３０がキャビティ基板３に対して電気的に接続される。固体撮像装置３０は、半導体装置１において動作することでイメージセンサ３１を発熱源とした発熱体となる。
　＜２．第１実施形態に係る半導体装置の製造方法＞
　本技術の第１実施形態に係る半導体装置１の製造方法について、図６および図７を参照して説明する。
　半導体装置１の製造方法においては、ＩＣチップ４を準備する工程が行われる。まず、図６Ａに示すように、表面１１ａに複数のはんだボール１２が形成されたチップ本体１１が準備される。このチップ本体１１の裏面１１ｂに対して、スパッタ膜１４を形成する工程が行われる。スパッタ膜１４は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、プラチナ（Ｐｔ）、Ａｕ（金）等の金属材料、あるいはこれらの金属材料を組み合わせた材料を用いたスパッタリングにより形成される。
　次に、図６Ｂに示すように、スパッタ膜１４上にメッキ膜１５を形成する工程が行われる。メッキ膜１５は、例えばニッケル（Ｎｉ）、金（Ａｕ）等の金属材料を用いたメッキにより形成される。
　次に、図６Ｃに示すように、メッキ膜１５上に、転写（印刷）等の方法でフラックス入りのはんだペースト１６Ｘが塗布される。はんだペースト１６Ｘは、ＩＣチップ４を主基板２に実装するために用いられる。
　また、半導体装置１の製造方法においては、凹部５および凹部５内に形成された段部２０を有するキャビティ基板３を準備する工程が行われる。例えば、キャビティ基板３が、セラミック材料等により形成されたシート状の部材を積層した多層構造のセラミック基板である場合、次のような製法を用いることができる。
　積層される各シート状の部材に、凹部５または段部２０を形成する部分として貫通状の開口部を形成した後、シート状の部材を積層することで、凹部５および段部２０を有するキャビティ基板３が形成される。また、他の方法としては、シート状の部材を積層した状態において、凹部５または段部２０となる部分をドリル等の加工装置により形成することで、凹部５および段部２０を有するキャビティ基板３が得られる。
　多層構造のセラミック基板としては、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板と言われる低温焼成積層セラミックス基板がある。なお、キャビティ基板３が樹脂製のシート状部材を積層した多層構造の樹脂基板である場合、多層構造のセラミック基板の場合と同様の製法を用いることで、凹部５および段部２０を有するキャビティ基板３を得ることができる。
　キャビティ基板３に対しては、凹部５の周囲の裏面３ｂに、転写（印刷）等の方法でフラックス入りのはんだペースト６Ｘが塗布される（図６Ｄ参照）。はんだペースト６Ｘは、キャビティ基板３を主基板２に実装するために用いられる。
　次に、図６Ｄに示すように、キャビティ基板３にＩＣチップ４が実装される。ここでは、キャビティ基板３が凹部５の開口側である裏面３ｂを上側とした状態で、チップマウンタ等によって凹部５内の所定の位置にＩＣチップ４がセットされ、所定の温度でリフローが行われる。これにより、はんだボール１２が一旦溶融して固化してはんだ接続部１２Ｘとなり、ＩＣチップ４がキャビティ基板３に電気的に接続されて固定された状態となる。
　続いて、図７Ａに示すように、ＩＣチップ４が実装されたキャビティ基板３の凹部５内に、熱伝導性樹脂部２５を形成する工程が行われる。ここでは、熱伝導性樹脂部２５となる樹脂材料２５Ｘが、例えば、ディスペンサのノズルから吐出され、凹部５におけるＩＣチップ４の周囲の隙間から、凹部５内におけるキャビティ基板３とＩＣチップ４との間の隙間を埋めるように塗布されて充填される。
　凹部５内に充填された樹脂材料２５Ｘは、所定のタイミングで硬化させられ、熱伝導性樹脂部２５となる。樹脂材料２５Ｘが熱硬化性の樹脂の場合、凹部５内に樹脂材料２５Ｘを充填する工程の後に、樹脂材料２５Ｘを所定の温度で加熱して硬化させる工程が行われる。これにより、図７Ａに示すように、キャビティ基板３の凹部５内にＩＣチップ４を実装して熱伝導性樹脂部２５を形成した第１のパッケージ構造体４１が得られる。
　次に、図７Ｂに示すように、第１のパッケージ構造体４１に対して、能動部品の一例である固体撮像装置３０が実装される。ここでは、第１のパッケージ構造体４１が、キャビティ基板３の表面３ａ側を上側とした状態で、チップマウンタ等によって表面３ａ上の所定の位置に固体撮像装置３０がセットされ、所定の温度でリフローが行われる。
　リフロー処理により、イメージセンサ３１の裏面側に形成されたはんだボールが一旦溶融して固化してはんだ接続部３５となり、固体撮像装置３０がキャビティ基板３に電気的に接続されて固定された状態となる。これにより、図７Ｂに示すように、第１のパッケージ構造体４１に固体撮像装置３０を実装した第２のパッケージ構造体４２が得られる。
　なお、固体撮像装置３０は、例えば、次のような製法によって得られる。まず、イメージセンサ３１を形成するための各種工程を経たシリコンウェーハに対し、支持部３３となる部分を介して、ガラス３２となるガラス板を貼り付けることで、ウェーハ状態のＣＳＰが製造される。このウェーハ状態のＣＳＰをダイシングによって個片化することにより、複数の固体撮像装置３０が得られる。
　そして、図７Ｃに示すように、第２のパッケージ構造体４２が、主基板２に実装される。ここでは、チップマウンタ等によって第２のパッケージ構造体４２が主基板２の表面２ａ上の所定の位置にセットされ、所定の温度でリフローが行われる。これにより、キャビティ基板３およびＩＣチップ４のそれぞれに対して設けられたはんだペースト６Ｘ，１６Ｘが一旦溶融して固化してはんだ層部６，１６となり、キャビティ基板３およびＩＣチップ４がそれぞれ主基板２に固定された状態となる。以上のようにして、半導体装置１が得られる。
　以上のような本実施形態に係る半導体装置１によれば、主基板２に実装されるキャビティ基板３の凹部５内にＩＣチップ４を設けた構成において、簡単で安価な構成により良好な放熱性を得ることができる。
　すなわち、半導体装置１においては、キャビティ基板３に実装されたＩＣチップ４の裏面４ｂと、キャビティ基板３の裏面３ｂとが実質的に共通の平面上に位置するため、主基板２に対して、キャビティ基板３とともにＩＣチップ４を確実に実装することができる。これにより、放熱板等の放熱部材を要することなく、ＩＣチップ４で生じる熱を主基板２側へと伝導させることができる。したがって、放熱部材を新たに追加する必要がないことから、コストアップにつながる部品点数の増加や製造工程の工程数の増加を招くことなく、安価に簡単な構成によってＩＣチップ４からの発熱を効率よく放熱させることができる。
　また、ＩＣチップ４の表面４ａにメッキ膜１５等の金属膜を形成するだけでは、主基板２に対する接触面となる金属膜の表面の凹凸の影響により、主基板２に対して十分な密着性が得られない場合が予想される。この点、本実施形態の半導体装置１において、ＩＣチップ４は、主基板２に対してはんだによって金属接合されている。このため、ＩＣチップ４を主基板２にしっかりと固定することができ、主基板２に対するＩＣチップ４の密着性を向上させることができるので、ＩＣチップ４から主基板２に対する良好な放熱性を得ることができる。このように、本実施形態の半導体装置１によれば、パッケージ構造として、小型かつ安価で高放熱な実装構造を得ることができる。
　また、半導体装置１においては、ＩＣチップ４が凹部５内においてキャビティ基板３に対して電気的に接続された状態で実装されている。このような構成によれば、主基板２内において、例えばＩＣチップ４に接続される配線やＩＣチップ４とキャビティ基板３を相互に接続する配線等を省略することができ、配線長を短くすることができる。これにより、装置の電気特性を向上させることが可能となる。
　また、半導体装置１は、キャビティ基板３の凹部５内に、ＩＣチップ４の凹部５内への沈み込みを規制する段部２０が設けられている。このような構成によれば、凹部５の深さ方向について、ＩＣチップ４の裏面４ｂがキャビティ基板３の裏面３ｂと同一平面上に位置するように、ＩＣチップ４を位置決めすることができる。つまり、凹部５に対するＩＣチップ４の最大の沈み込み量を一定とすることができる。これにより、キャビティ基板３およびＩＣチップ４の主基板２に対する実装面を確実に共通の平面上に位置させることができるので、主基板２に対する良好な実装性を得ることができ、ＩＣチップ４からの良好な放熱性を得ることができる。
　また、半導体装置１において、段部２０は、支持面２１および側面２２を有する。このような構成によれば、段部２０に対してＩＣチップ４を面で支持することができる。これにより、ＩＣチップ４をしっかりと支持することができるので、確実に位置決めすることができ、また、ＩＣチップ４からキャビティ基板３への放熱性を向上させることができる。
　また、半導体装置１は、段部２０として、矩形状の凹部５における対向する２辺に沿って形成された第１直線状段部２０Ａおよび第２直線状段部２０Ｂを有する。このような構成によれば、ＩＣチップ４を両端縁部において支持することができるので、ＩＣチップ４が傾くことを抑制することができ、キャビティ基板３に対するＩＣチップ４の実装について良好な実装状態を得ることができる。
　また、半導体装置１において、凹部５内に熱伝導性樹脂部２５が形成されている。このような構成によれば、熱伝導性樹脂部２５によってＩＣチップ４からキャビティ基板３に対する放熱経路を形成することができるので、ＩＣチップ４からの発熱を効果的に主基板２へと放熱させることができる。具体的には、熱伝導性樹脂部２５の上部形成部２５ａによって、ＩＣチップ４の接続端子面である表面４ａ側からキャビティ基板３に対する放熱経路が形成され、側部形成部２５ｂによって、ＩＣチップ４の外側面４ｃからキャビティ基板３に対する放熱経路が形成される。これにより、ＩＣチップ４からの発熱を効率的にキャビティ基板３に伝達させることができ、ＩＣチップ４の熱をキャビティ基板３を介して主基板２へと効果的に放熱させることができる。
　また、熱伝導性樹脂部２５を設けた構成によれば、キャビティ基板３に対するＩＣチップ４の接続部が熱伝導性樹脂部２５によって被覆された状態となるため、ＩＣチップ４のはんだ接続等による接続信頼性を向上することができる。
　また、半導体装置１において、ＩＣチップ４の裏面４ｂ側には、金属膜としてスパッタ膜１４およびメッキ膜１５が形成されている。このような構成によれば、ＩＣチップ４の発熱に対して、スパッタ膜１４やメッキ膜１５が放熱部として機能させることができる。これにより、チップ本体１１と主基板２との間の層部分における熱伝導性を向上させることができ、ＩＣチップ４の放熱性を向上させることができる。
　すなわち、半導体装置１においては、キャビティ基板３が主基板２に実装されると同時に、ＩＣチップ４が主基板２にはんだ接合されることになる。つまり、本実施形態では、主基板２に対するキャビティ基板３の実装と同時に、ＩＣチップ４のメッキ膜１５がはんだ層部１６によって主基板２にはんだ接合されることになる。これにより、ＩＣチップ４が発する熱をメッキ膜１５を介して直接的に主基板２へと放熱させることができ、良好な放熱性を得ることができる。
　なお、ＩＣチップ４の裏面４ｂ側に形成する金属膜は、スパッタ膜１４およびメッキ膜１５のいずれか一方であってもよく、また、３層以上の膜が形成されてもよい。また、金属膜の形成方法についてもメッキやスパッタリングに限らず、印刷その他の膜形成方法が用いられてもよい。また、金属膜に限らず、例えばエラストマーやシリコン等のＴＩＭ（Thermal　Interface　Material）を材料としたシート状の部材をＩＣチップ４の裏面４ｂ側に貼り付けた構成等であってもよい。
　また、半導体装置１は、キャビティ基板３の表面３ａ側に実装された固体撮像装置３０を備える。このような構成によれば、動作することで発熱体となる固体撮像装置３０の熱を、キャビティ基板３を介して主基板２へと放熱させることができ、半導体装置１の放熱性を向上させることができる。
　すなわち、半導体装置１において、例えば、ＩＣチップ４が主基板２に接触していない構成を想定すると、ＩＣチップ４および固体撮像装置３０のそれぞれから発生する熱の主基板２への放熱経路がキャビティ基板３だけとなるため、キャビティ基板３においてＩＣチップ４および固体撮像装置３０からの放熱が阻害し合い、キャビティ基板３に熱が滞留しやすくなる。キャビティ基板３に熱が滞留すると、動作不良を生じさせたり所望の特性が得られなくなったりする。
　そこで、本実施形態の半導体装置１によれば、ＩＣチップ４から主基板２への直接的な放熱が行われることから、ＩＣチップ４の熱を効率的に主基板２へと逃がすことができる。これにより、キャビティ基板３において固体撮像装置３０からの放熱がＩＣチップ４からの放熱等によって阻害されることなく、ＩＣチップ４および固体撮像装置３０のそれぞれから効率よく主基板２への放熱を行うことができる。
　＜３．第１実施形態に係る半導体装置の変形例＞
　本実施形態に係る半導体装置１の変形例について説明する。以下に説明する変形例１～５は、キャビティ基板３についての変形例である。変形例６，７は、キャビティ基板３の表面３ａ側に実装する能動部品についての変形例である。
　（変形例１）
　図８Ａおよび図８Ｂに示すように、変形例１では、キャビティ基板３は、段部２０として、凹部５がなす矩形状における４辺に沿うように形成された枠状段部２０Ｃを有する。すなわち、枠状段部２０Ｃは、キャビティ基板３の裏面３ｂ視において矩形状をなす凹部５の４つの側面５ｂのそれぞれに沿うように形成された４つの直線状段部２０ａを有し、凹部５の形状に沿って枠状に形成されている。
　枠状段部２０Ｃの支持面２１は、凹部５の矩形状に沿って連続した枠形状を有する。また、枠状段部２０Ｃの側面２２は、隣り合う直線状段部２０ａ間において直角状をなしている。
　図９に示すように、枠状段部２０Ｃは、支持面２１のうち、４つの直線状段部２０ａそれぞれの内側の縁部を、ＩＣチップ４の表面４ａにおける複数のはんだボール１２の形成部位の外側の領域となる表面４ａの縁部に対して対向または接触させている。
　変形例１の構成によれば、ＩＣチップ４が段部２０に接触する場合、ＩＣチップ４が全周にわたって段部２０により支持されることになるので、ＩＣチップ４を安定的に支持することができる。また、凹部５の対向する２辺に沿う段部２０を有する構成と比べて、段部２０に対するＩＣチップ４の接触面積が大きくなるため、ＩＣチップ４からキャビティ基板３への放熱性を向上することができる。なお、凹部５の矩形状の辺部に沿うように形成される段部２０としては、少なくとも対向する２辺に沿うように形成されていればよく、段部２０は、例えば、凹部５がなす矩形状における３辺に沿うように形成されてもよい。
　（変形例２）
　図１０Ａおよび図１０Ｂに示すように、変形例２では、キャビティ基板３は、段部２０として、凹部５がなす矩形状における対角に位置する２つの角部に形成されたコーナー段部２０Ｄを有する。
　コーナー段部２０Ｄの支持面２１は、矩形状を有する。また、コーナー段部２０Ｄは、直角状をなす２つの側面２２を有する。
　図１１に示すように、２つのコーナー段部２０Ｄは、それぞれ支持面２１のうち、内側の角部を、ＩＣチップ４の表面４ａにおける複数のはんだボール１２の形成部位の外側の領域となる表面４ａの縁部に対して対向または接触させている。
　変形例２のような構成によっても、ＩＣチップ４が段部２０に接触する場合、ＩＣチップ４を支持することができ、上下方向についてＩＣチップ４を位置決めすることができる。
　（変形例３）
　図１２Ａおよび図１２Ｂに示すように、変形例３では、キャビティ基板３は、段部２０として、凹部５がなす矩形状における４つの角部に形成されたコーナー段部２０Ｄを有する。つまり、変形例３では、凹部５の四隅にコーナー段部２０Ｄが設けられている。
　図１３に示すように、４つのコーナー段部２０Ｄは、それぞれ支持面２１のうち、内側の角部を、ＩＣチップ４の表面４ａにおける複数のはんだボール１２の形成部位の外側の領域となる表面４ａの縁部に対して対向または接触させている。
　変形例３の構成によれば、ＩＣチップ４が段部２０に接触する場合、矩形状のＩＣチップ４が四隅において段部２０により支持されることになるので、ＩＣチップ４を安定的に支持することができる。また、凹部５の対向する２つの角部にコーナー段部２０Ｄを有する構成と比べて、段部２０に対するＩＣチップ４の接触面積が大きくなるため、ＩＣチップ４からキャビティ基板３への放熱性を向上することができる。なお、凹部５の矩形状の角部に形成されるコーナー段部２０Ｄとしては、少なくとも対向する２つの角部に形成されていればよく、コーナー段部２０Ｄは、例えば、凹部５がなす矩形状における３つの角部に形成されてもよい。
　（変形例４）
　図１４Ａおよび図１４Ｂに示すように、変形例４では、キャビティ基板３は、段部２０として、凹部５がなす矩形状における対向する２辺に沿うように各辺の中間部に形成された直線状段部２０Ｅを有する。直線状段部２０Ｅは、その長手方向（図１４Ａにおける上下方向）の両端に側端面２４を有する。側端面２４は、直線状段部２０Ｅが形成された側面５ｂの隣の側面５ｂに対向した面となる。
　図１５に示すように、２つの直線状段部２０Ｅは、それぞれ支持面２１のうち、内側の縁部を、ＩＣチップ４の表面４ａにおける複数のはんだボール１２の形成部位の外側の領域となる表面４ａの縁部に対して対向または接触させている。
　変形例４のような構成によっても、ＩＣチップ４が段部２０に接触する場合、ＩＣチップ４を支持することができ、上下方向についてＩＣチップ４を位置決めすることができる。なお、凹部５の矩形状の辺部に沿って形成される直線状段部２０Ｅとしては、少なくとも対向する２つの辺部に沿って形成されていればよく、直線状段部２０Ｅは、例えば、凹部５がなす矩形状における３辺または４辺に沿うように形成されてもよい。
　（変形例５）
　図１６Ａ、図１６Ｂおよび図１７に示すように、変形例５では、キャビティ基板３において段部２０が形成されていない。つまり、変形例５の半導体装置１Ａは、凹部５内に段部２０を備えていない。変形例５の構成においては、凹部５の開口形状が底面５ａの形状と一致し、凹部５の底部の全体が底面５ａとなる。半導体装置１Ａにおいて、ＩＣチップ４の裏面４ｂと、キャビティ基板３の裏面３ｂとは、共通の水平状の仮想平面Ｏ１上に位置している。　
　変形例５の構成によれば、段部２０が存在しない分、熱伝導性樹脂部２５の体積が増えるため、熱伝導性樹脂部２５によるＩＣチップ４からキャビティ基板３に対する放熱経路を拡張することができるので、ＩＣチップ４からの発熱を、キャビティ基板３を介して効果的に主基板２へと放熱させることができる。
　（変形例６）
　図１８に示すように、変形例６の半導体装置１Ｂは、キャビティ基板３の表面３ａに実装された能動部品として、イメージセンサ装置５０を備えている。イメージセンサ装置５０は、固体撮像素子であるイメージセンサ５１と、透明部材であるガラス５２と、イメージセンサ５１の実装を受ける有機基板等の基板５３と、基板５３上にガラス５２を支持する矩形枠状の樹脂製のフレーム５４とを備える。
　イメージセンサ装置５０は、基板５３上においてフレーム５４の内側にイメージセンサ５１を位置させるとともに、基板５３上にフレーム５４を介してガラス５２をマウントし、基板５３とガラス５２との間にキャビティ５５を有するパッケージ構造を備えている。イメージセンサ５１は、基板５３に対してダイボンド材により形成された接着層５６によってダイボンドされている。イメージセンサ５１と基板５３とは、複数のボンディングワイヤ５７により互いに電気的に接続されている。
　イメージセンサ装置５０は、キャビティ基板３の表面３ａ側に基板５３を電気的に接続させることによってキャビティ基板３に実装されている。基板５３は、例えばはんだ接合等によってキャビティ基板３に接合される。イメージセンサ装置５０は、半導体装置１Ｂにおいて動作することでイメージセンサ５１を発熱源とした発熱体となる。
　変形例６の構成においては、キャビティ基板３においてイメージセンサ装置５０からの放熱がＩＣチップ４からの放熱等によって阻害されることなく、ＩＣチップ４およびイメージセンサ装置５０のそれぞれから効率よく主基板２への放熱を行うことができる。
　（変形例７）
　図１９に示すように、変形例７の半導体装置１Ｃは、キャビティ基板３の表面３ａに実装された能動部品として、ＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER：垂直共振器面発光レーザ）６０を備えている。ＶＣＳＥＬ６０は、ＶＣＳＥＬとしてのレーザ発光素子を有する光源６１を備える。
　光源６１は、レーザ光を出射する所定の出射面を有する。光源６１は、ダイボンディング等による接合層６２によってキャビティ基板３の表面３ａ側に実装されている。光源６１とキャビティ基板３とは、ボンディングワイヤ６３により互いに電気的に接続されている。ＶＣＳＥＬ６０は、半導体装置１Ｃにおいて動作することで光源６１を発熱源とした発熱体となる。
　変形例７の構成においては、キャビティ基板３においてＶＣＳＥＬ６０からの放熱がＩＣチップ４からの放熱等によって阻害されることなく、ＩＣチップ４およびＶＣＳＥＬ６０のそれぞれから効率よく主基板２への放熱を行うことができる。
　＜４．第２実施形態に係る半導体装置の構成例＞
　本技術の第２実施形態に係る半導体装置の構成例について、図２０から図２２を参照して説明する。図２０は、図２１におけるＨ－Ｈ位置に対応した断面図である。本実施形態に係る半導体装置７１は、第１実施形態との対比において、ＩＣチップ４が有する外部接続用の接続端子の構成が異なる。なお、以下に説明する実施形態では、第１実施形態と共通の構成については同一の符号を付して適宜説明を省略する。
　図２０から図２２に示すように、半導体装置７１において、ＩＣチップ４は、キャビティ基板３に実装するための接続端子として、ピラーバンプ８０を有する。ピラーバンプ８０は、チップ本体１１の表面１１ａにおいて、円柱状の突起部分として形成されている。
　ピラーバンプ８０は、銅または銅を含む合金により形成された金属層部である銅層部８１と、銅層部８１に対してピラーバンプ８０の先端側に設けられはんだにより形成されたはんだ層部８２とを含む。はんだ層部８２は、例えば錫（Ｓｎ）を主成分として銀（Ａｇ）を含むはんだ材料により形成されている。銅層部８１とはんだ層部８２の間には、ニッケル（Ｎｉ）や金（Ａｕ）等の金属材料により形成されたバリアメタル層部８３が介在している。
　ピラーバンプ８０は、チップ本体１１の表面１１ａに形成された外部接続用の端子電極に対して、ピラーバンプ８０の基部をなす銅層部８１を接続させた状態で設けられている。複数のピラーバンプ８０は、例えば、チップ本体１１の矩形状に外形に沿うように２次元的に格子点状の配置で形成されている（図２１参照）。ピラーバンプ８０は、キャビティ基板３に対するＩＣチップ４の電気的な接続を行うための端子となる。
　銅層部８１は、銅（Ｃｕ）または銅合金によるめっき、スパッタリング、蒸着等により形成される。銅層部８１の先端側の面に対して、バリアメタル層部８３が、めっき、スパッタリング、蒸着等により形成される。その後、バリアメタル層部８３の表面に対して、転写（印刷）等の方法でフラックス入りのはんだペーストを塗布することにより、はんだ層部８２が形成される。
　図２２に示す例では、銅層部８１とはんだ層部８２は、互いに略同じ層厚（上下方向の寸法）を有する。ただし、ピラーバンプ８０を形成する各層部の厚さの大小関係は特に限定されない。
　本実施形態の半導体装置７１の製造方法において、キャビティ基板３にＩＣチップ４を実装する工程では、キャビティ基板３が凹部５の開口側である裏面３ｂを上側とした状態で、チップマウンタ等によって凹部５内の所定の位置にＩＣチップ４がセットされ、所定の温度でリフローが行われる。これにより、ピラーバンプ８０のはんだ層部８２が一旦溶融して固化してはんだ接続部８２Ｘとなり、ＩＣチップ４がキャビティ基板３に電気的に接続されて固定された状態となる。
　はんだ層部８２がはんだ接続部８２Ｘとなった状態のピラーバンプ８０ＸのＩＣチップ４の表面４ａに対する高さは、はんだ層部８２を有する実装前のピラーバンプ８０の高さよりも小さくなる。ＩＣチップ４内の回路は、ピラーバンプ８０Ｘやキャビティ基板３内に形成された配線部等を介して、主基板２の配線部等に電気的に接続された状態となる。なお、ピラーバンプ８０Ｘの高さは、例えば３０μｍ程度である。
　図２０に示すように、半導体装置７１において、ＩＣチップ４の裏面４ｂと、キャビティ基板３の裏面３ｂとは、共通の水平状の仮想平面Ｏ１上に位置している。すなわち、半導体装置７１において、キャビティ基板３の凹部５に実装された状態のＩＣチップ４の取付け高さＥ１は、凹部５の深さＡ２（図４参照）と一致または略一致している。ＩＣチップ４の取付け高さＥ１は、例えば０．１～１ｍｍの範囲内の値である。
　このような構成は、実装前のピラーバンプ８０と実装後のピラーバンプ８０Ｘの高さの差等が考慮され、キャビティ基板３に対するＩＣチップ４の実装状態での取付け高さＥ１が、凹部５の深さＡ２に一致するように、凹部５の深さやＩＣチップ４の実装部分についての調整をすること等によって得られる。具体的には、ＩＣチップ４の実装部分の調整としては、例えば、ピラーバンプ８０におけるはんだ層部８２の厚さや材料等についての調整が行われる。
　そして、実装前のピラーバンプ８０と実装後のピラーバンプ８０Ｘの高さの差、つまりはんだ層部８２とはんだ接続部８２Ｘの厚さの差が、溶融前のはんだ層部８２が凹部５の底面５ａに接触した状態におけるＩＣチップ４の表面４ａと段部２０の支持面２１との間の隙間（チップ－段部間隙間）よりも小さい場合、段部２０の支持面２１は、ＩＣチップ４の表面４ａとの間にわずかな隙間を有し、表面４ａと対向した状態（略接触した状態）となる。
　一方、はんだ層部８２とはんだ接続部８２Ｘの厚さの差が、チップ－段部間隙間よりも大きくなる場合、段部２０の支持面２１は、ＩＣチップ４の表面４ａに接触した状態となる。かかる状態においては、段部２０の高さＢ１（図４参照）は、実装後のピラーバンプ８０Ｘの高さに一致することとなる。
　以上のように、キャビティ基板３は、凹部５内の段部２０の高さＢ１が実装後のピラーバンプ８０Ｘの高さと一致または略一致するように設計されている。つまり、段部２０の高さＢ１を実装後のピラーバンプ８０Ｘの高さに合わせることで、キャビティ基板３に対する実装状態のＩＣチップ４の裏面４ｂと、キャビティ基板３の主基板２への搭載面となる裏面３ｂとの高さを一致させることができる。段部２０の高さＢ１は、実装後のピラーバンプ８０Ｘの高さに対してマイナス１０μｍ～０μｍの範囲であることが好ましい。
　ここで、段部２０の高さＢ１が実装後のピラーバンプ８０Ｘの高さに対してマイナスの値の場合、チップ－段部間隙間が存在することになる。また、段部２０の高さＢ１と実装後のピラーバンプ８０Ｘの高さが一致する場合、つまり上記の数値がマイナス０μｍの場合、凹部５の底面５ａから実装後のピラーバンプ８０Ｘの高さの位置においてＩＣチップ４の表面４ａが段部２０の支持面２１に接触することになる。
　すなわち、上記のマイナス１０～０μｍの数値範囲は、ＩＣチップ４のキャビティ基板３に対する実装状態におけるチップ－段部間隙間が１０μｍよりも小さいことに相当する。なお、段部２０の高さＢ１が実装後のピラーバンプ８０Ｘの高さよりも大きいこと（上記の数値がプラスの値であること）は、キャビティ基板３の底面５ａに対するピラーバンプ８０Ｘの良好な接続状態を得る観点から好ましくない。また、上記の数値範囲が第１実施形態の場合と比べて狭いことは、ピラーバンプ８０がＩＣチップ４の実装時に溶融しない銅層部８１を含み、ＩＣチップ４の実装時に溶融する部分となるはんだ層部８２がはんだボール１２と比べて小さいことに基づく。
　本実施形態に係る半導体装置７１によれば、第１実施形態の半導体装置１と同様に、主基板２に実装されるキャビティ基板３の凹部５内にＩＣチップ４を設けた構成において、簡単で安価な構成により良好な放熱性を得ることができる。また、本実施形態では、ＩＣチップ４がキャビティ基板３に対する接続端子として銅層部８１を含むピラーバンプ８０を有することから、ＩＣチップ４の実装後におけるピラーバンプ８０Ｘの寸法の調整を容易に行うことができる。
　すなわち、銅層部８１により、ピラーバンプ８０においてＩＣチップ４のリフロー実装時に溶融する部分がはんだボール１２と比べて少なくなることから、実装によるつぶれ代が小さくなるため、実装後のピラーバンプ８０Ｘの高さの変動を抑えることができる。これにより、ＩＣチップ４の取付け高さのばらつきを抑えることができるので、凹部５の深さとの関係において、キャビティ基板３の表面３ａが位置する仮想平面Ｏ１にＩＣチップ４の裏面４ｂが一致する構成を容易に実現することができる。
　＜５．第３実施形態に係る半導体装置の構成例＞
　本技術の第３実施形態に係る半導体装置の構成例について、図２３を参照して説明する。本実施形態に係る半導体装置９１は、第１実施形態との対比において、キャビティ基板３の凹部５内の熱伝導性樹脂部２５の構成が異なる。
　図２３に示すように、半導体装置９１において、熱伝導性樹脂部２５は、熱伝導性樹脂部２５の下側部分をなす第１の熱伝導部である高熱伝導率樹脂部１０１と、熱伝導性樹脂部２５の上側部分をなす第２の熱伝導部である低熱伝導樹脂部１０２とを有する。すなわち、本実施形態に係る熱伝導性樹脂部２５は、上下で熱伝導特性が互いに異なる２種類の樹脂により形成された樹脂部分として、高熱伝導率樹脂部１０１および低熱伝導樹脂部１０２を有する。
　高熱伝導率樹脂部１０１は、熱伝導性を有する第１の樹脂材料により形成され熱伝導性樹脂部２５の主基板２側（下側）の部分をなす部分である。低熱伝導樹脂部１０２は、第１の樹脂材料よりも熱伝導率が低い第２の樹脂材料により形成され熱伝導性樹脂部２５の主基板２側と反対側（上側）の部分をなす部分である。
　高熱伝導率樹脂部１０１は、熱伝導性樹脂部２５の側部形成部２５ｂとして設けられている。すなわち、高熱伝導率樹脂部１０１は、熱伝導性樹脂部２５のうち、ＩＣチップ４の外側面４ｃと凹部５の側面５ｂとの間を埋める部分として設けられている。低熱伝導樹脂部１０２は、熱伝導性樹脂部２５の上部形成部２５ａとして設けられている。すなわち、低熱伝導樹脂部１０２は、熱伝導性樹脂部２５のうち、ＩＣチップ４の表面４ａと凹部５の底面５ａとの間において、複数のはんだ接続部１２Ｘ間の隙間や左右の段部２０とはんだ接続部１２Ｘとの間の隙間等を埋める部分として設けられている。高熱伝導率樹脂部１０１および低熱伝導樹脂部１０２は、互いに接触した状態で設けられてもよく、互いに非接触状態で設けられてもよい。
　高熱伝導率樹脂部１０１を形成する第１の樹脂材料としては、例えば、熱伝導率の値を２Ｗ／（ｍ・ｋ）以上とする比較的高熱伝導率の樹脂材料が用いられる。低熱伝導樹脂部１０２を形成する第２の樹脂材料としては、例えば、熱伝導率の値を１Ｗ／（ｍ・ｋ）未満とする比較的低熱伝導率の樹脂材料が用いられる。ただし、第１の樹脂材料および第２の樹脂材料の各材料の熱伝導率の値は特に限定されるものではない。なお、第１の樹脂材料および第２の樹脂材料は、いずれも絶縁性を有する。
　第１の樹脂材料および第２の樹脂材料としては、例えば、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂、ポリアミドイミド、ポリプロピレン、液晶ポリマー等の熱可塑性樹脂、ゴム、その他の公知の樹脂材料が単独であるいは複数組み合わせて用いられる。第１の樹脂材料に関しては、例えば、ケイ素酸化物を主成分としたもの等、熱伝導率の高い熱伝導性フィラーを含有させることで、第２の樹脂材料に対して熱伝導率を高くすることができる。
　＜６．第３実施形態に係る半導体装置の製造方法＞
　本技術の第３実施形態に係る半導体装置９１の製造方法について、図２４を参照して説明する。本実施形態に係る半導体装置９１の製造方法に関しては、熱伝導性樹脂部２５を形成する工程において、先に低熱伝導樹脂部１０２が形成され、その後、高熱伝導率樹脂部１０１が形成されることになる。
　まず、図２４Ａに示すように、ＩＣチップ４が実装されたキャビティ基板３の凹部５内に、低熱伝導樹脂部１０２を形成する工程が行われる。ここでは、低熱伝導樹脂部１０２となる第２の樹脂材料１０２Ｘが、例えば、ディスペンサのノズルから吐出され、凹部５におけるＩＣチップ４の周囲の隙間から、凹部５内におけるキャビティ基板３の底面５ａとＩＣチップ４の表面４ａとの間の隙間を埋めるように塗布されて充填される。
　凹部５内に充填された第２の樹脂材料１０２Ｘは、所定のタイミングで硬化させられ、低熱伝導樹脂部１０２となる。第２の樹脂材料１０２Ｘが熱硬化性の樹脂の場合、凹部５内に第２の樹脂材料１０２Ｘを充填する工程の後に、第２の樹脂材料１０２Ｘを所定の温度で加熱して硬化させる工程が行われる。これにより、図２４Ａに示すように、低熱伝導樹脂部１０２が形成される。
　次に、図２４Ｂに示すように、低熱伝導樹脂部１０２が形成された凹部５内に、高熱伝導率樹脂部１０１を形成する工程が行われる。ここでは、高熱伝導率樹脂部１０１となる第１の樹脂材料１０１Ｘが、例えば、ディスペンサのノズルから吐出され、凹部５内におけるＩＣチップ４の周囲の隙間を埋めるように塗布されて充填される。
　凹部５内に充填された第１の樹脂材料１０１Ｘは、所定のタイミングで硬化させられ、高熱伝導率樹脂部１０１となる。第１の樹脂材料１０１Ｘが熱硬化性の樹脂の場合、凹部５内に第１の樹脂材料１０１Ｘを充填する工程の後に、第１の樹脂材料１０１Ｘを所定の温度で加熱して硬化させる工程が行われる。これにより、図２４Ｂに示すように、高熱伝導率樹脂部１０１が形成され、キャビティ基板３の凹部５内にＩＣチップ４を実装して熱伝導性樹脂部２５を形成した第１のパッケージ構造体４１が得られる。他の工程は第１実施形態と共通である。
　本実施形態に係る半導体装置９１によれば、第１実施形態の半導体装置１と同様に、主基板２に実装されるキャビティ基板３の凹部５内にＩＣチップ４を設けた構成において、簡単で安価な構成により良好な放熱性を得ることができる。また、本実施形態では、凹部５内に充填する樹脂部の部位によって熱伝導率に差をつけることにより、ＩＣチップ４で生じる熱の放熱経路をコントロールすることが可能となり、効果的に放熱性を向上させることができる。
　例えば、図２３に示す本実施形態に係る半導体装置９１のように、キャビティ基板３の表面３ａ側に発熱体となる固体撮像装置３０を実装した構成においては、次のような作用が得られる。ＩＣチップ４からキャビティ基板３への熱伝導に関し、熱伝導率が比較的低い低熱伝導樹脂部１０２が位置するＩＣチップ４の表面４ａ側からのキャビティ基板３に対する熱伝導と比べて、熱伝導率が比較的高い高熱伝導率樹脂部１０１が位置するＩＣチップ４の外側面４ｃ側からのキャビティ基板３への熱伝導の方が優位となる。つまり、ＩＣチップ４からキャビティ基板３への熱の放熱経路としては、低熱伝導樹脂部１０２を介した経路に比べて、高熱伝導率樹脂部１０１を介した経路が主な経路となる（図２３、破線矢印Ｆ１参照）。
　また、ＩＣチップ４で生じる熱は、はんだ接合された主基板２に対しても層部１６を介して比較的高い伝導率で放熱される（図２３、破線矢印Ｆ２参照）。このように、ＩＣチップ４からの放熱経路としては、高熱伝導率樹脂部１０１を介した外側面４ｃ側からの放熱経路（Ｆ１）と、はんだ層部１６を介した裏面４ｂ側からの放熱経路（Ｆ２）とが主に作用することになる。
　一方、固体撮像装置３０で生じる熱は、キャビティ基板３からはんだ層部６を介して主基板２へと放熱される（図２３、破線矢印Ｆ３参照）。　
　これらのことから、キャビティ基板３におけるＩＣチップ４と固体撮像装置３０とに挟まれた部位において、ＩＣチップ４および固体撮像装置３０それぞれからの放熱が干渉してキャビティ基板３に熱が滞留することを抑制することができる。これにより、ＩＣチップ４および固体撮像装置３０それぞれから生じる熱を主基板２へと効率よく放熱することができる。すなわち、熱伝導性樹脂部２５のうち、ＩＣチップ４に対して固体撮像装置３０が位置する側である上側の部分を相対的に熱伝導率が低い低熱伝導樹脂部１０２とすることにより、ＩＣチップ４から固体撮像装置３０側への放熱を抑えることができるため、ＩＣチップ４および固体撮像装置３０それぞれからの放熱経路を傾向として分けることができ、効率の良い放熱を行うことができる。
　＜７．第３実施形態に係る半導体装置の変形例＞
　本実施形態に係る半導体装置９１の変形例について説明する。この変形例では、図２５に示すように、熱伝導性樹脂部２５において、低熱伝導樹脂部１０２が省略されている。つまり、この変形例では、熱伝導性樹脂部２５として、側部形成部２５ｂに相当する高熱伝導率樹脂部１０１のみが形成されており、凹部５内におけるＩＣチップ４の表面４ａと凹部５の底面５ａとの間には空洞１０３が存在している。
　この変形例の構成は、例えば、キャビティ基板３として、図８Ａおよび図８Ｂに示すように枠状段部２０Ｃを有する構成を用いることで容易に実現することができる。すなわち、枠状段部２０Ｃを有するキャビティ基板３にＩＣチップ４を実装する際に（図６Ｄ参照）、ＩＣチップ４の表面４ａを全周にわたって枠状段部２０Ｃの支持面２１に密着させることで、表面４ａと凹部５の底面５ａとの間に密閉空間としての空洞１０３が形成される。その後、図２４Ｂに示す高熱伝導率樹脂部１０１の形成工程と同様に、凹部５内におけるＩＣチップ４の周囲の隙間を埋めるように樹脂材料を充填して硬化させることで、空洞１０３内に樹脂材料を浸入させることなく、ＩＣチップ４の外側面４ｃと凹部５の側面５ｂとの間に熱伝導性樹脂部２５を形成することができる。
　このような変形例の構成によれば、凹部５内におけるＩＣチップ４の上側の空洞１０３を断熱部として作用させることができ、ＩＣチップ４から固体撮像装置３０側への放熱を抑えることができる。これにより、ＩＣチップ４および固体撮像装置３０それぞれから生じる熱がキャビティ基板３において干渉することを抑制することができ、効率の良い放熱を行うことができる。
　＜８．電子機器の構成例＞
　上述した実施形態に係る半導体装置の電子機器への適用例について、図２６を用いて説明する。なお、ここでは、能動部品として固体撮像装置３０を備えた半導体装置１，７１，９１を撮像装置２１０とし、半導体装置１，７１，９１の適用例について説明する。
　撮像装置２１０は、デジタルスチルカメラやビデオカメラ等のカメラ装置や、撮像機能を有する携帯端末装置や、画像読取部に撮像素子を用いる複写機など、画像取込部（光電変換部）に撮像素子を用いる電子機器全般に対して適用可能である。撮像素子は、ワンチップとして形成された形態のものであってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態のものであってもよい。
　図２６に示すように、電子機器としてのカメラ装置２００は、光学部２０２と、撮像装置２１０と、カメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２０３と、フレームメモリ２０４と、表示部２０５と、記録部２０６と、操作部２０７と、電源部２０８とを備える。ＤＳＰ回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７および電源部２０８は、バスライン等の接続線２０９を介して適宜接続されている。
　光学部２０２は、複数のレンズを含み、被写体からの入射光（像光）を取り込んで撮像装置２１０の撮像面上に結像する。撮像装置２１０は、光学部２０２によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示部２０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、撮像装置２１０で撮像された動画または静止画を表示する。記録部２０６は、撮像装置２１０で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部２０７は、ユーザによる操作の下に、カメラ装置２００が持つ様々な機能について操作指令を発する。電源部２０８は、ＤＳＰ回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６および操作部２０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　以上のようなカメラ装置２００によれば、撮像装置２１０に関し、主基板２に実装されるキャビティ基板３の凹部５内にＩＣチップ４を設けた構成において、簡単で安価な構成により良好な放熱性を得ることができる。これにより、カメラ装置２００において良好な動作状態を保持することができ所望の特性を得ることができる。
　上述した実施形態の説明は本技術の一例であり、本技術は上述の実施形態に限定されることはない。このため、上述した実施形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。また、本開示に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。また、上述した各実施形態の構成および変形例の構成は適宜組み合せることができる。
　本技術は、部品実装モジュール製品の放熱対策として広範囲で使用可能である。
　上述した実施形態では、ＩＣチップ４が有する接続端子は、はんだボール１２またはピラーバンプ８０であるが、これらに限定されず、例えば金バンプやメッキバンプ等の他の接続端子であってもよい。
　また、上述した実施形態では、主基板２に対するＩＣチップ４の金属接合として、はんだ材料を用いたはんだ接合が用いられているが、主基板２に対するＩＣチップ４の接合は、他の金属材料を用いた金属接合であってもよい。
　また、上述した実施形態において、キャビティ基板３の凹部５内に設けられる熱伝導性樹脂部２５は、上部形成部２５ａおよび側部形成部２５ｂを有するものであるが、熱伝導性樹脂部２５の形成領域は特に限定されるものではない。熱伝導性樹脂部２５は、凹部５内においてＩＣチップ４およびキャビティ基板３の両方に接触するように形成されればよい。したがって、熱伝導性樹脂部２５は、凹部５を全体的に充填する必要はなく、例えば、上部形成部２５ａおよび側部形成部２５ｂのいずれか一方のみを有する構成等のように、凹部５内において部分的に形成されてもよい。
　また、上述した実施形態において、凹部５内の段部２０は、キャビティ基板３の一部として形成されているが、キャビティ基板３に対して別部品を取り付けることによって段部２０を設けてもよい。ただし、製造の容易さや部品点数削減等の観点からは、段部２０はキャビティ基板３の一部として設けられることが好ましい。
　また、本技術に係る半導体装置が備える半導体素子としては、上述した実施形態におけるＩＣチップ４に限らず、例えば受光素子等の光学素子等の他の半導体チップであってもよい。また、本技術に係る半導体装置が備える能動部品としては、上述した実施形態における固体撮像装置３０、イメージセンサ装置５０およびＶＣＳＥＬ６０に限らず、例えばメモリその他のＬＳＩ（Large Scale Integration）等、半導体装置において発熱体となる他の部品・装置であってもよい。
　なお、本技術は、以下のような構成を取ることができる。
　（１）
　主基板と、
　前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、
　前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた
　半導体装置。
　（２）
　前記キャビティ基板は、前記凹部に、前記半導体素子の前記一方の面と反対側の面である他方の面に接触することで、前記半導体素子の前記凹部内への沈み込みを規制する段部を有する
　前記（１）に記載の半導体装置。
　（３）
　前記凹部は、前記キャビティ基板の前記裏面と平行状の底面と、前記底面の周囲に形成された複数の側面と、を含み、
　前記段部は、前記底面と平行状であり、前記半導体素子の前記他方の面に対向または接触する第１の面と、前記第１の面と前記底面との段差をなす第２の面と、を含む
　前記（２）に記載の半導体装置。
　（４）
　前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、
　前記段部は、前記凹部がなす矩形状における少なくとも対向する２辺に沿うように形成されている
　前記（３）に記載の半導体装置。
　（５）
　前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、
　前記段部は、前記凹部がなす矩形状における少なくとも対角に位置する２つの角部に形成されている
　前記（３）に記載の半導体装置。
　（６）
　前記凹部内に、前記キャビティ基板と前記半導体素子との間の隙間を埋めるように、熱伝導性を有する材料により形成された熱伝導部が設けられている
　前記（１）～（５）のいずれか１つに記載の半導体装置。
　（７）
　前記熱伝導部は、
　熱伝導性を有する第１の樹脂材料により形成され前記熱伝導部の前記主基板側の部分をなす第１の熱伝導部と、
　前記第１の樹脂材料よりも熱伝導率が低い第２の樹脂材料により形成され前記熱伝導部の前記主基板側と反対側の部分をなす第２の熱伝導部と、を有する
　前記（６）に記載の半導体装置。　
　（８）
　前記半導体素子の前記一方の面側には、金属材料からなる金属膜が形成されている
　前記（１）～（７）のいずれか１つに記載の半導体装置。
　（９）
　前記半導体素子は、前記キャビティ基板に実装するための接続端子を有し、
　前記接続端子は、銅または銅を含む合金により形成された金属層部と、前記金属層部に対して前記接続端子の先端側に設けられはんだにより形成されたはんだ層部と、を含む
　前記（１）～（８）のいずれか１つに記載の半導体装置。
　（１０）
　前記キャビティ基板の前記裏面と反対側の面に実装された能動部品を備えた
　前記（１）～（９）のいずれか１つに記載の半導体装置。
　（１１）
　主基板と、
　前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、
　前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた
　半導体装置を有する
　電子機器。
　１　　　半導体装置
　２　　　主基板
　３　　　キャビティ基板
　３ｂ　　裏面
　４　　　ＩＣチップ（半導体素子）
　４ａ　　表面（他方の面）
　４ｂ　　裏面（一方の面）
　５　　　凹部
　５ａ　　底面
　５ｂ　　側面
　１２　　はんだボール
　１４　　スパッタ膜（金属膜）
　１５　　メッキ膜（金属膜）
　２０　　段部
　２０Ａ　第１直線状段部
　２０Ｂ　第２直線状段部
　２０Ｃ　枠状段部
　２０Ｄ　コーナー段部
　２０Ｅ　直線状段部
　２１　　支持面（第１の面）
　２２　　側面（第２の面）
　２５　　熱伝導性樹脂部（熱伝導部）
　３０　　固体撮像装置（能動部品）
　５０　　イメージセンサ装置（能動部品）
　６０　　ＶＣＳＥＬ（能動部品）
　８０　　ピラーバンプ（接続端子）
　８１　　銅層部（金属層部）
　８２　　はんだ層部　
　１０１　高熱伝導率樹脂部（第１の熱伝導部）
　１０２　低熱伝導樹脂部（第２の熱伝導部）
　２００　カメラ装置（電子機器）
　２１０　撮像装置

Claims (11)

  1. 　主基板と、
    　前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、
    　前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた
    　半導体装置。
  2. 　前記キャビティ基板は、前記凹部に、前記半導体素子の前記一方の面と反対側の面である他方の面に接触することで、前記半導体素子の前記凹部内への沈み込みを規制する段部を有する
    　請求項１に記載の半導体装置。
  3. 　前記凹部は、前記キャビティ基板の前記裏面と平行状の底面と、前記底面の周囲に形成された複数の側面と、を含み、
    　前記段部は、前記底面と平行状であり、前記半導体素子の前記他方の面に対向または接触する第１の面と、前記第１の面と前記底面との段差をなす第２の面と、を含む
    　請求項２に記載の半導体装置。
  4. 　前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、
    　前記段部は、前記凹部がなす矩形状における少なくとも対向する２辺に沿うように形成されている
    　請求項３に記載の半導体装置。
  5. 　前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、
    　前記段部は、前記凹部がなす矩形状における少なくとも対角に位置する２つの角部に形成されている
    　請求項３に記載の半導体装置。
  6. 　前記凹部内に、前記キャビティ基板と前記半導体素子との間の隙間を埋めるように、熱伝導性を有する材料により形成された熱伝導部が設けられている
    　請求項１に記載の半導体装置。
  7. 　前記熱伝導部は、
    　熱伝導性を有する第１の樹脂材料により形成され前記熱伝導部の前記主基板側の部分をなす第１の熱伝導部と、
    　前記第１の樹脂材料よりも熱伝導率が低い第２の樹脂材料により形成され前記熱伝導部の前記主基板側と反対側の部分をなす第２の熱伝導部と、を有する
    　請求項６に記載の半導体装置。
  8. 　前記半導体素子の前記一方の面側には、金属材料からなる金属膜が形成されている
    　請求項１に記載の半導体装置。
  9. 　前記半導体素子は、前記キャビティ基板に実装するための接続端子を有し、
    　前記接続端子は、銅または銅を含む合金により形成された金属層部と、前記金属層部に対して前記接続端子の先端側に設けられはんだにより形成されたはんだ層部と、を含む
    　請求項１に記載の半導体装置。
  10. 前記キャビティ基板の前記裏面と反対側の面に実装された能動部品を備えた
    　請求項１に記載の半導体装置。
  11. 　主基板と、
    　前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、
    　前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた
    　半導体装置を有する
    　電子機器。
PCT/JP2022/000687 2021-02-09 2022-01-12 半導体装置および電子機器 WO2022172673A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022581260A JPWO2022172673A1 (ja) 2021-02-09 2022-01-12

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-019125 2021-02-09
JP2021019125 2021-02-09

Publications (1)

Publication Number Publication Date
WO2022172673A1 true WO2022172673A1 (ja) 2022-08-18

Family

ID=82837782

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/000687 WO2022172673A1 (ja) 2021-02-09 2022-01-12 半導体装置および電子機器

Country Status (2)

Country Link
JP (1) JPWO2022172673A1 (ja)
WO (1) WO2022172673A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050926A (ja) * 1996-07-31 1998-02-20 Taiyo Yuden Co Ltd ハイブリッドモジュール
JPH1140608A (ja) * 1997-07-23 1999-02-12 Hitachi Ltd 半導体装置およびその実装方法
JP2005260385A (ja) * 2004-03-10 2005-09-22 Alps Electric Co Ltd 電子部品及びその製造方法
JP2007157784A (ja) * 2005-11-30 2007-06-21 Kyocera Kinseki Corp 電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050926A (ja) * 1996-07-31 1998-02-20 Taiyo Yuden Co Ltd ハイブリッドモジュール
JPH1140608A (ja) * 1997-07-23 1999-02-12 Hitachi Ltd 半導体装置およびその実装方法
JP2005260385A (ja) * 2004-03-10 2005-09-22 Alps Electric Co Ltd 電子部品及びその製造方法
JP2007157784A (ja) * 2005-11-30 2007-06-21 Kyocera Kinseki Corp 電子部品

Also Published As

Publication number Publication date
JPWO2022172673A1 (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
JP6401468B2 (ja) パワーオーバーレイ構造およびその製造方法
US9253922B2 (en) Electronic component and electronic apparatus
US8890304B2 (en) Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US8791536B2 (en) Stacked sensor packaging structure and method
TWI485817B (zh) 微電子封裝及其散熱方法
US20080211079A1 (en) Heat dissipation methods and structures for semiconductor device
TW201501248A (zh) 功率覆蓋結構及其製造方法
JPH0964099A (ja) 半導体装置及びその実装構造
JP2003124435A (ja) 高周波半導体装置
JPS6373650A (ja) 半導体装置
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
US11482461B2 (en) Semiconductor package and method for making the same
EP1988574A1 (en) Semiconductor device
JP6939561B2 (ja) 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
JP2012074497A (ja) 回路基板
JP6079000B2 (ja) 半導体パッケージ
WO2022172673A1 (ja) 半導体装置および電子機器
JPS6084848A (ja) 半導体装置
JP4833678B2 (ja) 圧電発振器の製造方法
JP2006294983A (ja) 三次元成形回路部品及びその製造方法
JP2016219535A (ja) 電子回路装置
JP2016207956A (ja) 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子
WO2022202487A1 (ja) 半導体装置、半導体装置の製造方法及び電子機器
JPH0661368A (ja) フリップチップ型半導体装置
WO2024053466A1 (ja) 半導体装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22752506

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022581260

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22752506

Country of ref document: EP

Kind code of ref document: A1