JP6079000B2 - 半導体パッケージ - Google Patents

Description

この発明は、セラミック多層基板から構成され、半導体素子の放熱構造を有した半導体パッケージに関するものである。

セラミック多層基板から構成される半導体パッケージでは、半導体素子（被実装対象）をセラミック基板上に実装した場合、基板の熱抵抗が大きくなるため、搭載できる半導体素子の出力電力が限られる。この制限を超えた高出力半導体素子を搭載すると、素子のジャンクション温度が半導体の動作温度保障値よりも上昇し、場合によって半導体の寿命に影響を及ぼすもしくは素子上の配線が熱により断線するなどの、品質の低下に繋がる問題が生じることがある。

このため、高出力半導体素子を半導体パッケージに搭載する構造として、放熱用の金属ブロックを用いたものが知られている（例えば、特許文献１参照）。この種の半導体パッケージでは、セラミック多層基板が枠状に抜かれ、キャリアと呼ばれる半導体パッケージのベース上に置かれる。また、セラミック多層基板の枠状の穴の内側で、はんだやろう材、接着剤などを使って、放熱用の金属ブロック（ヒートスプレッダ）をキャリア上に接合または接着する。さらにその金属ブロックの上に、半導体素子を接着、はんだ付けなどを用いて搭載することで、半導体パッケージの熱抵抗を下げる。金属ブロックは、通常、銅タングステン合金が用いられる。

また、上記構造に比べると熱抵抗は上昇してしまうものの、半導体パッケージを構成するセラミック多層基板の上に、放熱用の金属板（ヒートスプレッダ）を設けたものが知られている（例えば、特許文献２参照）。この種の半導体パッケージでは、セラミック多層基板に半導体素子を搭載する凹形状の深いキャビティを形成し、そのキャビティ上に半導体素子の線膨張係数と近い放熱用の金属板を接着、はんだ付けなどの方法で搭載し、その上に半導体素子を接着、はんだ付けなどを用いて実装する。これにより、高出力半導体素子の発生熱を、金属板からセラミック多層基板に放熱する。金属板は、通常、銅タングステン合金が用いられる。

特開２００４−２８８６６２号公報 特開２００４−２７３９２７号公報

しかしながら、特許文献１のような構造では、セラミック多層基板に枠状の穴を開けるため、気密性の求められる半導体パッケージで気密を保つことが難しくなる。また、金属ブロックとセラミック多層基板が別個の部材になるので、金属ブロックを設けるための別個の価格を要する。さらには、金属ブロック自体をパッケージに搭載する手間がかかるという欠点がある。また、金属ブロックおよび半導体素子をセラミック多層基板に実装する際には、それぞれ接合層または接着層が介在し、この層がパッケージの熱抵抗を上げてしまい、熱抵抗の低減に大きな効果が得られないという問題点もある。

また、特許文献２のような構造では、金属板の接着、はんだ付けの手間と、金属板自体の価格が、半導体パッケージの生産費用に加算されるため、半導体パッケージの価格が高価になってしまう欠点がある。また、特許文献１の構造と同様、金属板および半導体素子の実装の際には、それぞれ接合層または接着層が介在し、この層がパッケージの熱抵抗を上げてしまい、熱抵抗の低減に大きな効果が得られないという問題点もある。

この発明は、係る課題を解決するためになされたものであり、放熱用の金属ブロックや金属板などの半導体素子を実装するための部品を、セラミック多層基板とは別個に設けることなく、半導体素子からの放熱性を確保することを目的とする。

この発明による半導体パッケージは、半導体素子の載置される接合層と、上記接合層の直下に設けられた複数の第１の導体柱と、上記第１の導体柱の下に接続され、上記第１の導体柱よりも径の小さい複数の第２の導体柱とからなる多層セラミック基板を備えたものである。

この発明によれば、金属ブロックや金属板のような別部品のヒートスプレッダを用いることなく、多層セラミック基板の内層導体による熱伝導、熱拡散作用により、半導体素子直下の放熱性を確保することができる。

実施の形態１による半導体パッケージの構成を示す断面図である。 実施の形態２による半導体パッケージの構成を示す断面図である。

実施の形態１．
図１は、この発明に係る実施の形態１による半導体パッケージの構成を示す図である。図１において、実施の形態１による半導体パッケージ２０は、セラミック多層基板１と、板状のキャリア２と、枠状のリング９から構成される。キャリア２は、鉄ニッケルコバルト合金のように、セラミック多層基板１と線膨張率が近い金属からなる。セラミック多層基板１は、キャリア２の上面に、ろう材により接合される。リング９は、鉄ニッケルコバルト合金のように、セラミック多層基板１と線膨張率が近い金属からなる。リング９は、セラミック多層基板１の上面に対し、ろう材やはんだにより接合される。セラミック多層基板１におけるリング９の外側には、パッケージ外側端子（図示せず）が設けられる。

セラミック多層基板１は、アルミナセラミックスを主成分とするＨＴＣＣ(High Temperature Co-fired Ceramic)や、ガラスセラミックスを主成分とするＬＴＣＣ(Low Temperature Co-fired Ceramic)のように、導体ペーストを印刷した基材シートを、多層積層した後、焼成されて、立体配線が生成される積層セラミック基板である。各基材シートは焼成後にセラミック誘電体層となる。セラミック多層基板１は、上層部１ａと下層部１ｂから構成される。セラミック多層基板１の上面には、凹形状のキャビティ１１が設けられている。キャビティ１１底面の全面には、接地用の導体パターン６が印刷されている。導体パターン６の表面は、Ｎｉめっき、Ａｕめっき処理などが施され、金属皮膜層が形成されている。導体パターン６は、導体ペーストの印刷により、キャビティ１１底面およびその延長上のセラミック多層基板１の内層に形成される。１つまたは複数の半導体素子３ａは、導体パターン６の上面に対して、はんだ付けもしくは導電性接着剤により接合され、その接合面には、はんだもしくは導電性接着剤による接合層５が形成される。半導体素子３ａは、その上面に、ＦＥＴ（Field effect transistor）からなる増幅器や終端器のような高発熱性の電気回路が形成される、高出力半導体素子である。半導体素子３ａの上面における高発熱性の電気回路は、発熱部１０となる。

セラミック多層基板１の上層部１ａは、導体パターン６より下方において、セラミック誘電体層に形成された穴に導体が充填され、導体柱をなす複数の大口径のＶＩＡ（ビア）７が配置される。大口径ＶＩＡ７は、セラミック多層基板１内層における通常の層間接続で使用されるＶＩＡよりも径が大きい。大口径ＶＩＡ７は、その中心軸の位置が半導体素子３ａの発熱部位の直下の範囲に来るように、多数配置される。キャビティ底面の導体パターン６は、それぞれの大口径ＶＩＡ７に接続される。セラミック多層基板１における大口径ＶＩＡ７の下部には、下層部１ｂが設けられる。この下層部１ｂのセラミック誘電体層内に穴が形成されており、当該穴に導体が充填されて複数のＶＩＡ８が形成される。ＶＩＡ８は熱伝導用のサーマルビアを構成する。大口径ＶＩＡ７は、その下層に設けられたセラミック多層基板１の内層導体パターン１２およびＶＩＡ８を通じて、セラミック多層基板１の裏面導体パターンおよびキャリア２の上面に、熱的に接続される。ＶＩＡ７の径はＶＩＡ８の径よりも２倍以上大きい。また、隣接するＶＩＡ７の外周面同士の間隙よりも、ＶＩＡ７の径は大きい。

大口径ＶＩＡ７およびＶＩＡ８に充填される導体ペーストは、Ａｇ（銀）粒子と溶剤から成る。導体ペーストは、基板を焼成する際に溶剤が消失し、Ａｇ導体となるときにほぼ純Ａｇに近い物質が得られる。このため、銅や銅合金を素材とする金属ブロックや金属板の上に半導体素子３ａを配置する場合に比べて、大口径ＶＩＡ７の上に半導体素子３ａを配置する方が、その熱伝導率が高くなる。例えば、金属ブロックや金属板の熱伝導率は２００[W/mK]程度であるのに対して、導体は３００[W/mK]程度となっており、より伝熱しやすいという特徴を持っている。

セラミック多層基板１は、それぞれ個別の基材シートに対して導体を印刷した後、位置を合わせて積層、プレスを実施し、仮固定した後、焼成することで得られる。このとき、まず先に下層部１ｂを構成する各基材シートを積層し、ＶＩＡ８の穴明け、および当該穴への導体の充填、導体パターンの印刷を行ってから、積層された下層部１ｂを一度プレスして仮固定する。その後、下層部１ｂの内層導体パターン１２上に上層部１ａを構成する基材シートを積み重ねた状態で、大口径ＶＩＡ７のための大きな穴を設けて、当該穴に対して大口径ＶＩＡ７を構成する導体を充填、導体パターンの印刷を行う。この際、導体の粘性で基材シート内に充填した導体ペーストが留まる範囲において、基材シートの各層を積み重ねて配置し、プレスしてから仮固定を行う。

このように、導体が抜け落ちないよう下層部１ｂ上に大口径ＶＩＡ７の導体を保持した上で、各基材シートの積層を続け、最終的に再度全体で、下層部１ａ、１ｂの積層体をプレスするという方法により、大口径のＶＩＡ７の設けられたセラミック多層基板１を得ることができる。かくして、導体の粘性による導体の抜け落ちを抑える力よりも、導体の重力により導体が抜け落ちる力の方が大きい場合であっても、下層部１ｂ上面の導体パターン１２の存在により、大口径ＶＩＡ７の導体の抜け落ちを防止することができる。焼成後に生成されたセラミック多層基板１は、ろう付けによりキャリア２に接合される。

以上によって得られた半導体パッケージ２０は、セラミック多層基板１のキャビティ１１底面の導体パターン６上に、半導体素子３ａをはんだ付けもしくは導電性接着剤により接合もしくは接着した後、半導体素子３ａの上面端子とセラミック多層基板１とをボンディングワイヤ４で接続することで、セラミック多層基板１のパッケージ外側端子と半導体素子３ａとの接続がなされる。また、窒素雰囲気下で、枠状のリング９の上面に対して、ＡｕＳｎ封止やシーム溶接により薄い金属でできた上蓋を接合し、半導体素子３ａを気密封止することで、気密化した半導体パッケージ２０を得る。

次に、半導体パッケージ２０の動作について説明する。
半導体素子３ａは、例えばＦＥＴの回路が形成される。このＦＥＴが動作する際に、そのソース端子とドレイン端子の間で熱を発生する。発生した熱は、半導体素子３ａの基材となるＧａＮ、ＳｉＣまたはＧａＡｓを伝わり、セラミック多層基板１との接合層５に熱を伝える。半導体素子３ａが接合層５を介して接合される導体パターン６の表面には、Ｎｉめっき、Ａｕめっきが施されているため、半導体素子３ａの熱は当該めっき層を通して、導体パターン６から大口径ＶＩＡ７に伝熱される。

熱抵抗の低い大口径ＶＩＡ７に伝わった熱は、垂直方向へはわずかな熱抵抗で、ＶＩＡ８に熱を伝える。また、水平方向には熱を拡散させて、放熱面積を拡大させることが可能となり、大口径ＶＩＡ７よりも下層の熱抵抗を下げることが可能となる。また、大口径ＶＩＡ７、ＶＩＡ８およびその間の導体パターン１２は、セラミック多層基板１のセラミックの焼成の際に、粒子レベルで結合するため、界面熱抵抗をほとんど考慮しなくてよい。

従来の半導体パッケージは、セラミック多層基板上の金属ブロックや金属板に高発熱性の半導体素子を実装していた。この場合、半導体素子で発生した局所的な熱を金属ブロックや金属板で拡散した後、セラミック多層基板に伝熱することで伝熱面積を稼ぐことにより、熱伝導率の劣るセラミック誘電体層での熱抵抗を下げることができる。しかし、従来の半導体パッケージは金属ブロックや金属板が必要となるので、その実装工程が増えるという問題があった。また、金属ブロックや金属板をセラミック多層基板に接合するための接合層が増えるため、そこで生じる界面の熱抵抗が大きく、熱抵抗の大幅な低減には至らなかった。

しかしながら、実施の形態１による半導体パッケージ２０は、セラミック多層基板１の内層に、大口径のＶＩＡ７を形成することにより、金属ブロックや金属板を実装するのと同等以上に熱を拡散することができる。また、ＶＩＡ内７に充填されるＡｇは、銅タングステン合金からなる金属ブロックや金属板よりも熱伝導率が高く、垂直方向の伝熱には熱抵抗が小さくなるほか、水平方向へは熱を拡散することができるので、セラミック多層基板１の下層に伝熱する際には伝熱面積を拡げ、セラミック部分での熱抵抗を小さくすることが可能となる。また、大口径ＶＩＡ７内の導体はセラミック多層基板１の焼結の際、上下の導体層と粒子レベルで結合しており、金属ブロックや金属板を実装する際に問題となる接合層の界面熱抵抗を、著しく小さくすることが可能となる。さらに、金属ブロックや金属板を用いることがないので、部品価格や実装工程の手間による生産費用の増分を抑えることが可能となる。

以上のように、実施の形態１による半導体パッケージ２０は、金属ブロックや金属板のような特別な部品（ヒートスプレッダ）を追加しなくても、多層セラミック基板１の内層導体（ＶＩＡ７、８）による熱伝導、熱拡散作用により、半導体パッケージ２０における半導体素子１ａ直下の適切な放熱性を確保することができる。

実施の形態２．
図２は、この発明に係る実施の形態２による半導体パッケージの構成を示す図である。実施の形態２による半導体パッケージ３０は、少なくとも２つの半導体素子３ａ、３ｂの間で、大口径ＶＩＡ７を意図的にずらして配置することにより、放熱経路を一意に決定することができ、特定部位のパッケージの温度上昇を抑制し、温度変化に弱い方の半導体素子３ｂを、高発熱性の半導体素子３ａによる発熱から保護することができる。

図２において、実施の形態１の図１と同一符号のものは同一の構成となる。セラミック多層基板１は、少なくとも２つの離隔したキャビティ１１に、半導体素子３ａと半導体素子３ｂが収容される。半導体素子３ａ、３ｂは、それぞれＦＥＴの回路が形成されている。半導体素子３ａは高出力信号を出力する増幅器として用いられる。半導体素子３ｂはＬＮＡ（ローノイズアンプ）として用いられる。図１と同様、半導体素子３ａの発熱部１０の直下に大口径ＶＩＡ７の中心軸がくるように、大口径ＶＩＡ７が配置される。図２では更に、意図的に大口径ＶＩＡ７の位置を半導体素子３ｂの直下からずらして配置することで、温度変化に弱い半導体素子３ｂの放熱経路を、半導体素子３ａの放熱経路から意図的にずらすことが可能になる。その他の特徴については、実施の形態１と同様である。

実施の形態２による半導体パッケージ３０は、半導体素子３ａのＦＥＴが動作する際に、ソース端子とドレイン端子間で熱を発生する。発生した熱は半導体素子３ａの基材であるＧａＮまたはＧａＡｓを伝わり、セラミック多層基板１と半導体素子３ａの接合面に熱を伝える。当該接合面は、セラミック多層基板１の導体の上にＮｉめっき、Ａｕめっきなどのめっき層が施されているため、半導体素子３ａの熱はめっき層を通して導体パターン６および大口径ＶＩＡ７に伝熱される。大口径ＶＩＡ７は、ＶＩＡ８を介してキャリア２に伝熱する。

高出力な半導体素子３ａと温度変化に弱い半導体３ｂを同じパッケージに実装する際、高出力な半導体で発生した熱を、温度変化に弱い半導体に伝熱しないようにするために、大口径ＶＩＡ７の配置を工夫する。大口径ＶＩＡ７を温度変化に弱い半導体から遠ざかる方向に、意図的にずらして配置することで、熱の拡散を一意に決定することが可能となる。

被実装対象が発熱すると、その熱が発熱部１０からチップ全体を通って、接合層５に伝わる。そして、この熱がキャビティ１１底面の導体パターン６のめっき層および導体パターン６を通じて、セラミック多層基板１の大口径ＶＩＡ７に垂直方向に伝熱する。セラミック多層基板１には、Ａｇ導体が充填された大口径ＶＩＡ７が存在し、セラミック多層基板１の大口径ＶＩＡ７の垂直方向に伝わる熱は、放熱面積のうちのＶＩＡ総断面積から決まる熱伝導率でセラミック多層基板内を伝熱されて、ＶＩＡ８に伝わる。Ａｇ導体が充填された大口径ＶＩＡ７は、平面方向への熱の拡散にも寄与し、セラミック多層基板１の熱伝導率を大幅に下げることができる。

また、上記大口径ＶＩＡ７を選択的に半導体素子３ａの発熱部の直下に配置する、もしくは放熱される熱量に応じて大口径ＶＩＡ７を複数配置することで、伝熱経路をある程度コントロールすることができる。これによって、温度の上昇に敏感なＬＮＡ（ローノイズアンプ）のような半導体素子３ｂに、ＨＰＡ（ハイパワーアンプ）のような高出力の半導体３ａの発熱の影響を与えないことも可能となる。これによって、放熱用に適用していた金属ブロック、金属板は不要となる。

以上のように、実施の形態２による半導体パッケージ３０は、金属ブロックや金属板のような特別な部品（ヒートスプレッダ）を追加しなくても、多層セラミック基板１の内層導体（ＶＩＡ７、８）による熱伝導、熱拡散作用により、半導体パッケージ３０における半導体素子１ａ直下の適切な放熱性を確保することができる。また、異なる半導体素子１ａ、１ｂ間の熱伝導を抑えることも可能となる。

１ 多層セラミック基板、２ キャリア、３a 半導体素子、３ｂ 半導体素子 ４ ボンディングワイヤ、５ 接合層、６ 導体パターン、７ ＶＩＡ、８ ＶＩＡ、９ リング、１０ 発熱部、１１ キャビティ、１２ 導体パターン、２０ 半導体パッケージ、３０ 半導体パッケージ。

Claims (1)

1. 高発熱性の第１の半導体素子と温度変化に弱い第２の半導体素子がそれぞれ接合層を介して異なる位置に載置される多層セラミック基板であって、
   上記多層セラミック基板の上層に形成された複数の穴にそれぞれ充填され、上記第１の半導体素子の発熱部の直下に配置される接合層の直下に設けられた複数のビアをなす第１の導体柱と、
   上記第１の導体柱の下に接続される上記多層セラミック基板内層の導体パターンと、
   上記第１の導体柱の下で上記導体パターンに接続され、上記多層基板の下層に形成された穴に充填される上記第１の導体柱よりも径の小さい複数の第２の導体柱を備え、
   上記第１の導体柱は上記第２の導体柱よりも径が２倍以上大きく、かつ上記第１の導体柱の径は隣接する他の第１の導体柱との間隙よりも大きく、上記複数の第２の導体柱の一部は上記第２の半導体素子の下に配置され、かつ上記第１の導体柱が上記第２の半導体素子の直下からずれて配置された多層セラミック基板
   を備えた半導体パッケージ。

Images