JP2004228543A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2004228543A
JP2004228543A JP2003047498A JP2003047498A JP2004228543A JP 2004228543 A JP2004228543 A JP 2004228543A JP 2003047498 A JP2003047498 A JP 2003047498A JP 2003047498 A JP2003047498 A JP 2003047498A JP 2004228543 A JP2004228543 A JP 2004228543A
Authority
JP
Japan
Prior art keywords
base
graphite sheet
semiconductor element
substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003047498A
Other languages
English (en)
Inventor
Kiyotaka Yokoi
清孝 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003047498A priority Critical patent/JP2004228543A/ja
Publication of JP2004228543A publication Critical patent/JP2004228543A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子収納用パッケージに収容される半導体素子が発する熱を効率よく放熱させて、半導体素子を長期にわたり正常かつ安定に作動させること。
【解決手段】半導体素子収納用パッケージは、上側主面に半導体素子4が載置される載置部1aが形成されるとともに四隅部にネジ止め部1bがそれぞれ形成された略四角形の金属製の基体1と、基体1の上側主面に載置部1aを囲繞するように接合され、側部に入出力端子3の取付部2aが形成された金属製の枠体2と、取付部2aに嵌着された、枠体2の内外を電気的に導通するメタライズ配線層3aを有する入出力端子3と、基体1の下側主面の略全面に密着された厚さ0.05乃至0.3mmのグラファイトシート6とを具備しており、グラファイトシート6は、ネジ止め部1bを外部基板Cに固定することにより2×10乃至6×10Paの圧力が加えられた状態で外部基板Cの主面に密着される。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージおよび半導体装置に関し、特に外部基板への実装構造を改良したものに関する。
【0002】
【従来の技術】
従来の半導体素子を収納する半導体素子収納用パッケージ(以下、半導体パッケージともいう)を図4および図5に示す。図4は半導体パッケージの平面図、図5は図4の半導体パッケージのB−B’面における断面図である。これらの図において、11は基体、12は枠体、13は入出力端子を示し、これらで内部空間に半導体素子14を収容する半導体パッケージが基本的に構成される。
【0003】
基体11は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等や銅(Cu)−タングステン(W)の焼結材等の金属から成り、その上側主面の略中央部には、FET(Field Effect Transistor)やMMIC(Monolithic Microwave Integrated Circuit)等の半導体素子14を載置するための載置部11aが設けられている。また、基体11の四隅部に、貫通孔11cが形成されて成るネジ止め部11bが設けられている。この基体11は、ネジ止め部11bの貫通孔11cにネジを挿入し放熱板等の外部基板Cにネジ止め固定される。
【0004】
基体11の上側主面には、載置部11aを囲繞するようにして接合され、側部に入出力端子13の取付部12aが形成された枠体12が立設されている。
【0005】
枠体12は基体11と同様に、Fe−Ni−Co合金やCu−Wの焼結材等から成り、基体11と一体成形される、または基体11に銀(Ag)ロウ等の材を介してロウ付けされる、または、シーム溶接法等の溶接法により接合されることによって、基体11の上側主面に立設される。
【0006】
入出力端子13は、アルミナ(Al)質焼結体,窒化アルミニウム(AlN)質焼結体,ムライト(3Al・2SiO)質焼結体等のセラミックスから成り、枠体12の取付部12aにロウ材を介して嵌着接合され、枠体12の内外を導通する複数のメタライズ配線層13aが被着形成されている。
【0007】
このような構成の半導体パッケージの載置部11aに半導体素子14を載置固定した後、半導体素子14の電極と入出力端子13の枠体12内面側のメタライズ配線層13aとをボンディングワイヤ(図示せず)で電気的に接続し、枠体12の上面にFe−Ni−Co合金等から成る蓋体15をシーム溶接法等の溶接法により接合して半導体素子14を気密に封止することによって、製品としての半導体装置となる。
【0008】
しかしながら、半導体素子14は作動により発熱し、特に作動周波数が高周波になるほど発熱量は大きく、半導体素子14が高温となって誤動作するという問題点を有していた。
【0009】
このような問題点を解決するために、半導体素子14を熱伝導率の高いグラファイトシートを介して基体11上に載置固定することにより半導体素子14が発する熱を基体11へ放熱させることが提案されている(例えば、下記の特許文献1参照)。
【0010】
この構成の半導体装置は、外部電気回路装置に設けた放熱板等の外部基板Cにネジ止め固定されることにより、外部電気回路装置の構成要素として機能することができる。
【0011】
【特許文献1】
特開2000−223629号公報
【0012】
【発明が解決しようとする課題】
しかしながら、特許文献1の半導体装置は、半導体素子14が作動する際に発する熱を基体11に効率よく放熱することができるが、基体11においては熱を外部基板Cに効率よく放熱することは困難であった。即ち、ネジ止め部11bの貫通孔11cにネジを挿入して外部基板Cにネジ止め固定する際において、ネジの締め付けによりネジ止め部11b周辺に大きな応力が加わることによって、基体11が変形して基体11の下側主面と外部基板Cとの間に隙間が生じ、基体11から外部基板Cへの放熱が効率よく行なわれなくなる。
【0013】
また、近年の高密度化が進んだ半導体素子14では、発熱量が従来のものに比べてきわめて大きくなってきており、基体11の半導体素子14の直下の部位が半導体素子14から伝わる熱のために急激に高温化する。そのため、基体11の半導体素子14の直下の部位が局部的に熱膨張して基体11が変形し、基体11の下側主面と外部基板Cとの間に隙間が生じて基体11から外部基板Cへの放熱が効率よく行なわれなくなる。
【0014】
このように基体11から外部基板Cへの放熱が困難となるため、半導体素子14から基体11への放熱の効率も低下して半導体素子14が高温となって誤動作したり、あるいは、基体11の変形がより大きくなって枠体12に嵌着させた入出力端子13に応力が加わり、入出力端子13にクラックが発生することにより、気密性が失われたりメタライズ配線層13aが断線したりするといった問題点を有していた。
【0015】
このような基体11と外部基板Cとの間の隙間による放熱効率の低下を改善するために、例えばシリコングリースなどの充填材料を基体11と外部基板Cとの間の隙間に介在させて基体11と外部基板Cとの密着不足を補うという方法がある。
【0016】
しかしながら、シリコングリースの熱伝導率が1W/m・K以下と小さく、例え基体11と外部基板Cとの間の隙間が小さくてシリコングリースの層が薄くなっているとしても熱伝導はシリコングリース層で妨げられ、基体11から外部基板Cへの放熱性は著しく低下するといった問題点を有していた。
【0017】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、FET,MMIC等の半導体素子が発する熱を効率よく外部に放熱して半導体素子の温度を所定の範囲内に維持し、また、基体における温度の偏りによる半導体パッケージの歪みを緩和して入出力端子に発生するクラックを抑制することにより、気密性の保持や入出力端子のメタライズ配線層の断線防止を行い、内部に収容する半導体素子を長期にわたり正常かつ安定に作動させ得る半導体素子収納用パッケージを提供することにある。
【0018】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成されるとともに四隅部にネジ止め部がそれぞれ形成された略四角形の金属製の基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通するメタライズ配線層を有するセラミック製の入出力端子と、前記基体の下側主面の略全面に密着された厚さ0.05乃至0.3mmのグラファイトシートとを具備しており、該グラファイトシートは、前記ネジ止め部を外部基板に固定することにより2×10乃至6×10Paの圧力が加えられた状態で前記外部基板の主面に密着されることを特徴とする。
【0019】
本発明の半導体素子収納用パッケージは、基体の下側主面の略全面に密着された厚さ0.05乃至0.3mmのグラファイトシートを具備したことから、半導体素子収納用パッケージの内部に収容した半導体素子から発生し基体に伝達された熱をきわめて速やかにグラファイトシートの面方向に伝達することができ、基体の半導体素子の接合部直下が局所的に高温になるのを有効に抑制することができる。また、グラファイトシートの厚さ方向においても1℃/W以下の小さい熱抵抗で熱を外部基板へ速やかに放熱することができ、半導体素子の高温化を有効に抑制することができる。
【0020】
また、基体の下側主面の略全面に密着されたグラファイトシートが、ネジ止め部を外部基板に固定することにより2×10乃至6×10Paの圧力が加えられた状態で外部基板の主面に密着されることから、ネジ止め部の貫通孔にネジを挿入して外部基板にネジ止め固定する際において、ネジの締め付けによりネジ止め部周辺に大きな応力が加わって基体が変形した場合や、基体の半導体素子の直下の部位が半導体素子から伝わる熱のために急激に高温化し、基体の半導体素子の直下の部位が局部的に熱膨張して基体が変形した場合に、基体がグラファイトシートから離れようとしても、グラファイトシートに加わっている圧力が若干開放されて圧縮されていたグラファイトシートの厚みが復元されて増すことにより基体とグラファイトシートの密着性を保つことができる。また、逆に基体がグラファイトシートを押し付けるように変形した場合でも、グラファイトシートがさらに圧縮されても破損されずに基体との密着性が保たれるとともに基体に加わる応力を緩和できる。
【0021】
これらの結果、半導体素子が発する熱を効率よく外部に放熱して半導体素子の温度を所定の範囲内に維持し、また、基体における温度の偏りによる半導体パッケージの歪みを緩和して入出力端子に発生するクラックを抑制することにより、気密性の保持や入出力端子のメタライズ配線層の断線防止を行い、内部に収容する半導体素子を長期にわたり正常かつ安定に作動させることができる。
【0022】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記グラファイトシートは、前記基体に密着される主面に金属めっき層およびロウ材層が順次被着されており、該ロウ材層が加熱溶融されることにより前記基体に密着されていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
【0023】
本発明の半導体素子収納用パッケージは、グラファイトシートの基体に密着される主面に金属めっき層およびロウ材層が順次被着されており、このロウ材層が加熱溶融されることにより基体に密着されていることから、基体をグラファイトシートを介して外部基板に固定する際、ロウ材を基体の下側主面の微細な凹凸や、グラファイトシートの表面の微細な凹凸に入り込ませることによってグラファイトシートと基体との間に存在する微細な隙間をほぼ完全に埋めることができ、その結果、半導体素子から発生した熱をさらに速やかに外部に伝達して半導体素子収納用パッケージ内部に収容する半導体素子をより長期にわたり正常かつ安定に作動させることができる。
【0024】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0025】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた放熱性、気密信頼性および導通信頼性の高いものとなる。
【0026】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置について以下に詳細に説明する。図1は本発明の半導体パッケージについて実施の形態の一例を示す斜視図である。また、図2は図1の半導体パッケージのA−A’面における断面図、である。これらの図において、1は基体、1aは載置部、1bはネジ止め部、2は枠体、2aは取付部、3は入出力端子、3aはメタライズ配線層、4は半導体素子、5は蓋体、6はグラファイトシートを示し、これら基体1、枠体2、入出力端子3、グラファイトシート6で、内部空間に半導体素子4を収容する半導体パッケージが基本的に構成される。また、半導体パッケージに半導体素子4を搭載し、枠体2の上面に蓋体5を接合することにより半導体装置と成る。
【0027】
本発明の基体1は平面視形状が略四角形であり、Fe−Ni−Co合金等やCu−Wの焼結材等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、射出成形と切削加工等を施すことによって所定形状に製作される。基体1の上側主面には、FET,MMIC等の半導体素子4を載置する載置部1aが設けられる。この基体1は、半導体素子4が作動時に発する熱を外部に放熱させる放熱板の役割をも果たし、基体1が放熱板等の外部基板Cにネジ止めされることにより半導体素子4で発生した熱を基体1を介して外部基板Cに放熱することができる。
【0028】
基体1表面には、酸化腐食の防止や半導体素子4のロウ付け等による載置固定を良好にするために、厚さ0.5〜9μmのNi層や厚さ0.5〜5μmの金(Au)層からなる金属層をめっき法等により被着させておくとよい。また、半導体素子4から発せられる熱を効率よく外部へ放熱させるために、半導体素子4がペルチェ素子等の熱電冷却素子(図示せず)に搭載された状態で載置部1aに載置固定されていてもよい。
【0029】
また、基体1の上側主面には、載置部1aを囲繞するようにして接合されるとともに、側部に入出力端子3の取付部2aが形成された枠体2が立設されており、枠体2は基体1とともにその内側に半導体素子4を収容する空所を形成する。
【0030】
枠体2は平面視形状が略四角形状の枠状体であり、入出力端子3を支持する作用をなす。また、基体1と同様にFe−Ni−Co合金等やCu−Wの焼結材等の金属から成り、基体1と一体成形される、または基体1にAgロウ等のロウ材を介してロウ付けされる、またはシーム溶接法等の溶接法により接合されることにより、基体1の上側主面に立設される。取付部2aは、枠体2の1乃至4つの側部を貫通するかまたは側部を切り欠いて成る。取付部2aが枠体2の側部を上面から切り欠いて成る場合、枠体2および取付部2aの上面に略四角形の枠状のシールリング(図示せず)が接合されていてもよく、その場合シールリングは、取付部2aに入出力端子3が嵌着接合される際、または嵌着接合された後にロウ付けによって接合される。
【0031】
本発明の入出力端子3は、アルミナ(Al)質焼結体,窒化アルミニウム(AlN)質焼結体,ムライト(3Al・2SiO)質焼結体等のセラミックスから成る断面が逆T字型(凸型)の部材であり、枠体2の取付部2aに嵌め込むとともに、入出力端子3と取付部2aとの隙間に溶融したAgロウ等のロウ材を毛細管現象により充填させることで枠体2に嵌着接合される。この入出力端子3には、枠体2の内外を導通するメタライズ配線層3aが被着形成される。また、入出力端子3は枠体2の一部となって枠体2の内外を気密に仕切るとともに、枠体2の内外を導通させる導電路としての機能を有する。
【0032】
また入出力端子3は、例えばアルミナ質焼結体から成る場合以下のようにして作製される。まず、Al,酸化珪素(SiO),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状となすことによって複数枚のセラミックグリーンシートを得る。しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工を施しメタライズ配線層3aとなる金属ペーストを印刷塗布して積層する。次いで所定の大きさに切断して個々の積層体となすとともに、得られた積層体が焼成後に枠体2と接合される面に、メタライズ層となる金属ペーストを印刷塗布し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
【0033】
なお、メタライズ配線層3aおよびメタライズ層となる金属ペーストは、W,Mo,Mn等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法を採用して印刷することにより、セラミックグリーンシートおよびその積層体に印刷塗布される。
【0034】
また、基体1の四隅部には貫通孔1cが形成されて成るネジ止め部1bが設けられている。このネジ止め部1bの貫通孔1cにネジを挿入し、外部基板Cにネジ止めすることにより半導体パッケージを固定することができる。このようなネジ止め部1bは基体1の四隅部に切欠きを形成することによって設けられてもよい。また、基体1の四隅部の各ネジ止め部1bを基体1からそれぞれ基体1の外側に延出して形成されてもよい。これにより、ネジ止め部1bを外部基板Cにネジ止めした際に加わる応力を延出したネジ止め部1bで吸収することができ、基体1の歪を小さくすることができる。
【0035】
本発明の基体1は、下側主面の略全面に厚さ0.05乃至0.3mmのグラファイトシート6が密着されている。これにより、半導体パッケージの内部に収容した半導体素子4から発生し基体1に伝達された熱をきわめて速やかにグラファイトシート6の面方向に伝達することができ、基体1の半導体素子4の接合部直下が局所的に高温になるのを有効に抑制することができる。また、グラファイトシート6の厚さ方向においても1℃/W以下の小さい熱抵抗で熱を外部基板Cへ速やかに放熱することができ、半導体素子4の高温化を有効に抑制することができる。
【0036】
グラファイトシート6は、ポリイミドフィルム等の高分子フィルムを、例えば不活性雰囲気下、2000℃以上の条件で加熱して得られるものであり、面方向に600W/m・K以上の熱伝導率を有し、また厚さ方向においても1℃/W以下の小さな熱抵抗を有するものが得られている。
【0037】
グラファイトシート6の厚さが0.05mm未満の場合、基体1をネジ止め固定した際、基体1や外部基板Cの反りなどの変形のために基体1と外部基板Cとの間をグラファイトシート6で隙間なく埋めることが困難になり易く、基体1からグラファイトシート6への熱伝導性が低下し易くなる。また、0.5mmを超えると、グラファイトシート6に加わる圧力にばらつきが生じ易くなり、圧力が小さい部分において基体1とグラファイトシート6との密着性および外部基板Cとグラファイトシート6との密着性が小さくなって放熱性が低下し易くなる。
【0038】
また、基体1の下側主面の略全面に密着されたグラファイトシート6は、ネジ止め部1bを外部基板Cに固定することにより2×10乃至6×10Paの圧力が加えられた状態で外部基板Cの主面に密着される。これにより、ネジ止め部1bの貫通孔1cにネジを挿入して外部基板Cにネジ止め固定する際において、ネジの締め付けによりネジ止め部1b周辺に大きな応力が加わって基体1が変形した場合や、基体1の半導体素子4の直下の部位が半導体素子4から伝わる熱のために急激に高温化し、基体1の半導体素子4の直下の部位が局部的に熱膨張して基体1が変形した場合に、基体1がグラファイトシート6から離れようとしても、グラファイトシート6に加わっている圧力が若干開放されて圧縮されていたグラファイトシート6の厚みが復元されて増すことにより基体1とグラファイトシート6の密着性を保つことができる。また、逆に基体1がグラファイトシート6を押し付けるように変形した場合でも、グラファイトシート6がさらに圧縮されても破損されずに基体との密着性が保たれるとともに基体に加わる応力を緩和できる。
【0039】
グラファイトシート6に加えられる圧力は、予めグラファイトシート6と外部基板Cとの間に感圧紙を挟んでおいてネジ止めを行ない、ネジのトルクあるいはネジ込み深さを測定することにより、ネジのトルクと圧力あるいはネジ込み深さと圧力との関係を間接的に計算上で求めることができる。
【0040】
グラファイトシート6に加えられる圧力が2×10Pa未満の場合、基体1とグラファイトシート6および外部基板Cとグラファイトシート6との密着力が弱くなり、基体1から外部基板Cへの熱伝導性が低下し易くなる。また、基体1が変形して基体1がグラファイトシート6から離れようとした場合に、グラファイトシート6に加わっている圧力が若干開放されることにより増加する圧縮されていたグラファイトシート6の復元による厚み変化は小さく、基体1とグラファイトシート6の密着性を保つことが困難になり易い。
【0041】
また、圧力が6×10Paを超えると、半導体パッケージをネジ止めする際や半導体素子4からの熱が基体1に伝達した際、基体1が変形して基体1がグラファイトシート6を押し付けようとした場合に、グラファイトシート6が収縮して応力を緩和することが困難となり易く、グラファイトシート6が破損し易い。
【0042】
さらに、図3に示すように、グラファイトシート6は、基体1に密着される主面に金属めっき層およびロウ材層が順次被着されており、このロウ材層が加熱溶融されることにより基体1に密着されているのが好ましい。これにより、基体1をグラファイトシート6を介して外部基板Cに固定する際、ロウ材を基体1の下側主面の微細な凹凸や、グラファイトシート6の表面の微細な凹凸に入り込ませることによってグラファイトシートと基体1との間に存在する微細な隙間をほぼ完全に埋めることができ、その結果、半導体素子4から発生した熱をさらに速やかに外部に伝達してパッケージ内部に収容する半導体素子4をより長期にわたり正常かつ安定に作動させることができる。
【0043】
このような金属めっき層は、グラファイトシート6とロウ材層との接着性を強固にするという観点から、例えば、下層がニッケル(Ni)等の金属めっき層で上層が金,白金等の金属めっき層から成る多層のものが好ましい。
【0044】
また、ロウ材層は金属めっき層と基体1とを強固に接合するという観点からは、金(Au)−錫(Sn)合金等から成るものが好ましい。
【0045】
このような金属めっき層およびロウ材層が順次被着されて成る金属層7は、例えば、グラファイトシート6に公知のめっき法にて金属めっき層を形成した後、箔状のロウ材層を介して基体1の下側主面とグラファイトシート6とを積層して加熱してロウ材層を溶融後、冷却して固化することにより、グラファイトシート6と基体1との間に形成される。
【0046】
上記構成の半導体パッケージの載置部1aに半導体素子4を載置固定した後、半導体素子4の電極と入出力端子3のメタライズ配線層3aの枠体2の内側の部位とをボンディングワイヤで電気的に接続し、枠体2の上面にFe−Ni−Co合金等から成る蓋体5をシームウエルド法等の溶接法やロウ付け法により接合し、半導体素子4を気密に封止することにより半導体装置となる。
【0047】
この半導体装置は、メタライズ配線層3aの枠体2外側の部位にリード線やリボン線(図示せず)をロウ付けまたは半田付けし、リード線やリボン線を外部電気回路基板の外部電気回路に接続することにより、半導体パッケージ内部に収納した半導体素子4が外部電気回路に電気的に接続され、半導体素子4が電気信号で作動することとなる。
【0048】
【実施例】
本発明の半導体素子収納用パッケージの実施例について以下に説明する。
【0049】
図1に示される本発明の半導体パッケージを以下のように作製した。先ず、縦20mm、横30mm、高さ1.5mmのCu−W合金からなる基体1に、縦20mm、横20mm、高さ5mm、枠部の幅1mmのFe−Ni−Co合金からなるとともに側部に幅3mm、高さ2mmの取付部2aを有する枠体2をAgロウ(BAg8:JIS Z 3261)でロウ付けした。そして、この取付部2aに入出力端子3を同じAgロウで嵌着接合させたサンプルを70個用意した。
【0050】
なお、このサンプルは、基体1の四隅部にそれぞれ貫通孔1cから成るネジ止め部1bをあらかじめ形成しておき、基体1および枠体2、メタライズ配線層3a上に厚さが3μmのNiめっきと厚さが1μmのAuめっきをこの順で被着した。
【0051】
このようにして得られたサンプルについて、基体1の裏面の形状に合わせた7種類の厚さのグラファイトシート6(表1参照)をそれぞれの厚さに対して各10枚の計70枚用意し、これを各サンプルの基体1とアルミニウムから成る放熱板としての外部基板Cとの間に配置し、ネジ止めのトルクを調整して計算上でグラファイトシート6に加えられる圧力が4×10Paとなるようにサンプルを外部基板Cにネジ止めした。
【0052】
このとき、グラファイトシート6と外部基板Cとの間に感圧紙(富士プレスケール(超低圧用):富士フィルム社製)を載置してグラファイトシート6の基体1および外部基板Cへの密着性をグラファイトシート6に作用した圧力で評価した。そして、基体1の下側主面全面に圧力が略均一に加わっているものを良とした。
【0053】
なお、感圧紙は発色剤を含むとともに所定の圧力で潰れるように加工されたきわめて小さいカプセルを表面に均一に分散させて塗布したシートと、顕色剤があらかじめ塗布されているシートとからなり、所定の圧力で壊れたカプセルから出てくる発色剤により、顕色剤が赤く発色し、発色した色の濃度で圧力を知ることができるというものである。
【0054】
また、放熱性の評価として、これらのサンプルに半導体素子4を搭載し、半導体素子4を強制加熱(常温から150℃まで10分で加熱)したときに半導体素子4が正常に作動するかどうかの作動性を調べた。全てのサンプルの半導体素子4が正常に作動した場合を良、正常に作動しないものが1個でも発生した場合を不良とした。その評価結果を表1に示す。
【0055】
【表1】
Figure 2004228543
【0056】
表1の結果より、グラファイトシート6の厚さは0.05乃至0.3mmであるとグラファイトシート6に略均一に圧力が加わることが判明した。また、放熱性においても、グラファイトシート6の厚さが0.05乃至0.3mmであると放熱性が良好であることが判明した。
【0057】
次いで、グラファイトシート6の厚さを0.2mmとし、ネジ止めのトルクを調整してグラファイトシート6にかかる圧力を計算上で8種類の圧力(表2参照)となるように各10個、計80個のサンプルを作製し、上記と同様に感圧紙を用いて、グラファイトシート6の密着性のバラツキ状態を評価した。また、放熱性の評価をこれらのサンプルについて表1の場合と同様に行なった。その評価結果を表2に示す。
【0058】
【表2】
Figure 2004228543
【0059】
表2の結果より、圧力が2×10Pa未満では基体1の反りに起因して発生する基体1と外部基板Cとの隙間をグラファイトシート6が埋め切らない場合があり、部分的に圧力が小さいところが発生するのを解消することができなかった。また、圧力が6×10Paを超えるとネジ止め部1bの周囲のグラファイトシート6が横方向に破断するとともに、ネジ止め部1b付近のグラファイトシート6が実質的に潰れた状態となり、その結果基体1に上方向に凸の反りが発生し、これにより基体1の中央部でグラファイトシート6の密着性が低下し易くなってしまうことが判明した。
【0060】
また、放熱性においても圧力が2×10Pa未満および6×10Paを超える場合は放熱性が小さく、半導体素子4が熱のために正常に作動しなくなるものがあった。
【0061】
これらに対し、グラファイトシート6に加わる圧力が2×10乃至6×10Paのものは圧力が略均一に加わっているとともに、放熱性においても良いことが判明した。
【0062】
次いで、図3に示すようにグラファイトシート6の厚さを0.2mmとし、その片面に3μmのNiめっき層および2μmのAuめっき層が順次被着されて成る金属めっき層を形成し、次いでロウ材層としてAu−Sn合金からなる厚さが8μmの箔状ロウ材を介して最高温度が320℃のブレージング炉を用いて基体1の下側主面に取着した。
【0063】
このようにして得られた基体1のサンプルの載置部1aにFETを搭載し、次いで別体の外部基板Cにネジ止めのトルクを調整してグラファイトシート6にかかる圧力が計算上で5×10Paとなるように固定したテスト用サンプルを10個用意し、このテスト用サンプルに2.5GHz、10Vの電気信号を入力し、このときのFETの表面温度を周知の非接触型温度センサーを使用する赤外線温度計を用いて25℃に設定された測定室内で評価した。
【0064】
また、金属めっき層およびロウ材層を有していないグラファイトシート6を直接基体1の下側主面に接するようにして外部基板Cに固定した比較用サンプルを10個用意し、同様にFETを取着し、同様の方法でFETの表面温度を評価した。これらの評価結果を表3に示す。
【0065】
【表3】
Figure 2004228543
【0066】
表3の結果より、グラファイトシート6の基体1との接合面に金属めっき層およびAu−Sn合金ロウ材層を順次被着させたテスト用サンプルでは、FETの表面温度を1.5℃程度下げることができることが判明した。この1.5℃の温度低下は、これにより半導体素子が正常かつ安定して作動する寿命をさらに大きく延ばすことができるという点できわめて有効なものである。
【0067】
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。例えば、メタライズ配線層3aがCu等の電気抵抗の低い金属から成っていてもよく、この場合メタライズ配線層3aにおいて電気信号の抵抗損失を低減でき、半導体素子4をより正常に作動させることができる。
【0068】
【発明の効果】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成されるとともに四隅部にネジ止め部がそれぞれ形成された略四角形の金属製の基体と、基体の上側主面に載置部を囲繞するように接合され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された金属製の枠体と、取付部に嵌着された、枠体の内外を電気的に導通するメタライズ配線層を有するセラミック製の入出力端子と、基体の下側主面の略全面に密着された厚さ0.05乃至0.3mmのグラファイトシートとを具備したことから、半導体素子収納用パッケージの内部に収容した半導体素子から発生し基体に伝達された熱をきわめて速やかにグラファイトシートの面方向に伝達することができ、基体の半導体素子の接合部直下が局所的に高温になるのを有効に抑制することができる。また、グラファイトシートの厚さ方向においても1℃/W以下の小さい熱抵抗で熱を外部基板へ速やかに放熱することができ、半導体素子の高温化を有効に抑制することができる。
【0069】
また、基体の下側主面の略全面に密着されたグラファイトシートが、ネジ止め部を外部基板に固定することにより2×10乃至6×10Paの圧力が加えられた状態で外部基板の主面に密着されることから、ネジ止め部の貫通孔にネジを挿入して外部基板にネジ止め固定する際において、ネジの締め付けによりネジ止め部周辺に大きな応力が加わって基体が変形した場合や、基体の半導体素子の直下の部位が半導体素子から伝わる熱のために急激に高温化し、基体の半導体素子の直下の部位が局部的に熱膨張して基体が変形した場合、すなわち基体がグラファイトシートから離れるように変形しても、グラファイトシートに加わっている圧力が若干開放されて圧縮されていたグラファイトシートの厚みが復元されて増すことにより基体とグラファイトシートの密着性を保つことができる。また、逆に基体がグラファイトシートを押し付けるように変形した場合でも、グラファイトシートがさらに圧縮されても破損されずに基体との密着性が保たれるとともに基体に加わる応力を緩和できる。
【0070】
これらの結果、半導体素子が発生する熱を効率よく外部に放熱して半導体素子の温度を所定の範囲内に維持し、また、基体における温度の偏りによる半導体素子収納用パッケージの歪みを緩和して入出力端子に発生するクラックを抑制することにより、気密性の保持や入出力端子のメタライズ配線層の断線防止を行い、内部に収容する半導体素子を長期にわたり正常かつ安定に作動させることができる。
【0071】
本発明の半導体素子収納用パッケージは、グラファイトシートの基体に密着される主面に金属めっき層およびロウ材層が順次被着されており、このロウ材層が加熱溶融されることにより基体に密着されていることから、基体をグラファイトシートを介して外部基板に固定する際、ロウ材を基体の下側主面の微細な凹凸や、グラファイトシートの表面の微細な凹凸に入り込ませることによってグラファイトシートと基体との間に存在する微細な隙間をほぼ完全に埋めることができ、その結果、半導体素子から発生した熱をさらに速やかに外部に伝達して半導体素子収納用パッケージ内部に収容する半導体素子をより長期にわたり正常かつ安定に作動させることができる。
【0072】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の半導体素子収納用パッケージを用いた気密信頼性および導通信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す斜視図である。
【図2】図1の半導体素子収納用パッケージのA−A’線における断面図である。
【図3】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図4】従来の半導体素子収納用パッケージの平面図である。
【図5】図4の半導体素子収納用パッケージのB−B’線における断面図である。
【符号の説明】
1:基体
1a:載置部
1b:ネジ止め部
1c:貫通孔
2:枠体
2a:取付部
3:入出力端子
3a:メタライズ配線層
4:半導体素子
5:蓋体
6:グラファイトシート
7:金属めっき層およびロウ材層が順次被着されて成る金属層
C:外部基板

Claims (3)

  1. 上側主面に半導体素子が載置される載置部が形成されるとともに四隅部にネジ止め部がそれぞれ形成された略四角形の金属製の基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された金属製の枠体と、前記取付部に嵌着された、前記枠体の内外を電気的に導通するメタライズ配線層を有するセラミック製の入出力端子と、前記基体の下側主面の略全面に密着された厚さ0.05乃至0.3mmのグラファイトシートとを具備しており、該グラファイトシートは、前記ネジ止め部を外部基板に固定することにより2×10乃至6×10Paの圧力が加えられた状態で前記外部基板の主面に密着されることを特徴とする半導体素子収納用パッケージ。
  2. 前記グラファイトシートは、前記基体に密着される主面に金属めっき層およびロウ材層が順次被着されており、該ロウ材層が加熱溶融されることにより前記基体に密着されていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 請求項1または請求項2記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
JP2003047498A 2002-11-26 2003-02-25 半導体素子収納用パッケージおよび半導体装置 Pending JP2004228543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003047498A JP2004228543A (ja) 2002-11-26 2003-02-25 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002342869 2002-11-26
JP2003047498A JP2004228543A (ja) 2002-11-26 2003-02-25 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004228543A true JP2004228543A (ja) 2004-08-12

Family

ID=32910876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003047498A Pending JP2004228543A (ja) 2002-11-26 2003-02-25 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2004228543A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150043A (ja) * 2005-11-29 2007-06-14 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
US7729129B2 (en) * 2002-11-12 2010-06-01 Fujitsu Limited Mounting device for high frequency microwave devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729129B2 (en) * 2002-11-12 2010-06-01 Fujitsu Limited Mounting device for high frequency microwave devices
JP2007150043A (ja) * 2005-11-29 2007-06-14 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Similar Documents

Publication Publication Date Title
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2007059875A (ja) 放熱部材およびこれを用いた電子部品収納用パッケージおよび電子装置
JP6079000B2 (ja) 半導体パッケージ
JP2004288949A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4969389B2 (ja) 放熱部材およびこれを用いた電子部品収納用パッケージならびに電子装置
JP2004228543A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2007115793A (ja) 高放熱型電子部品収納用パッケージ
JP2006060247A (ja) 放熱基体およびその製造方法
JP4459031B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
JP4377769B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3325477B2 (ja) 半導体素子収納用パッケージ
JP2000183253A (ja) 半導体素子収納用パッケージ
JP2006100410A (ja) 電子部品収納用パッケージおよび電子装置
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP4377748B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH07211822A (ja) 半導体素子収納用パッケージ
JP2003037204A (ja) 半導体素子収納用パッケージ
JP2006013356A (ja) 電子部品収納用パッケージおよび電子装置
JP3850312B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3872391B2 (ja) 半導体素子収納用パッケージ
JP2005340560A (ja) 電子部品収納用パッケージおよび電子装置
JP2001085581A (ja) 半導体モジュール用基板及びその製造方法
JP2006041287A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050712

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070724