JP2007150043A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2007150043A
JP2007150043A JP2005343619A JP2005343619A JP2007150043A JP 2007150043 A JP2007150043 A JP 2007150043A JP 2005343619 A JP2005343619 A JP 2005343619A JP 2005343619 A JP2005343619 A JP 2005343619A JP 2007150043 A JP2007150043 A JP 2007150043A
Authority
JP
Japan
Prior art keywords
semiconductor element
frame
input
output terminal
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005343619A
Other languages
English (en)
Other versions
JP4822820B2 (ja
Inventor
Takashi Ogawa
剛史 小川
Nobuyuki Tanaka
信幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005343619A priority Critical patent/JP4822820B2/ja
Publication of JP2007150043A publication Critical patent/JP2007150043A/ja
Application granted granted Critical
Publication of JP4822820B2 publication Critical patent/JP4822820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

【課題】半導体素子から発生する熱を外部に効率良く熱放散できるとともに、入出力端子の破損を防止でき、半導体素子を長期にわたって正常かつ安定に作動させ得る半導体素子収納用パッケージおよび半導体装置を提供すること。
【解決手段】パッケージは、上側主面に半導体素子5の載置部1aが形成された金属製の基体1と、基体1の上側主面に載置部1aを取り囲むように設けられ、下端部が枠体2の内外を貫通するように切り欠かれた金属製の枠体2と、枠体2の切り欠き部2aに嵌着され、枠体2の内外を電気的に導通する線路導体3aを有する入出力端子3とを具備し、入出力端子3は、その直下に設けられた、基体1の上側主面に突出した凸部1bの上面に載置された状態で取着され、入出力端子3と凸部1bの少なくとも一部が切り欠き部2aに嵌着されて成る。
【選択図】図1

Description

本発明は、半導体素子を収納する半導体素子収納用パッケージおよび半導体装置に関する。
従来の半導体素子収納用パッケージ(以下、単にパッケージともいう)および半導体装置を図4(a),図4(b)に示す。図4(a)は従来の半導体素子収納用パッケージおよび半導体装置を示す分解平面図、図4(b)は図4(a)の半導体素子収納用パッケージおよび半導体装置の断面A−A’における断面図である。なお、図4は光半導体素子を用いた光半導体素子収納用パッケージおよび光半導体装置の例を示す。
同図において、21は上面に光半導体素子25が載置される載置部21aを有する長方形の基体、22は載置部21aを囲繞するように基体21に接合され、基体21の長辺側側部に光半導体素子25と結合される光ファイバ29を固定する光ファイバ固定部材28および他の長辺側側部に光半導体素子25に信号を入出力する入出力端子23を設けた枠体である。
また、23は入出力端子であり、セラミックスから成りリード端子27およびリード端子27と光半導体素子25との接続用の線路導体23aが設けられている。25は半導体レーザ,フォトダイオード等の光半導体素子、26は線路導体23aと光半導体素子25の電極とを接続するボンディングワイヤ等の電気的接続手段、28は円筒状の光ファイバ固定部材である。さらに、30は光ファイバ12の端部を挿入固定する貫通孔が形成された環状の光ファイバ支持部材、31は基体21の各短辺の中央部に外側に突出するように設けられたネジ止め部、31aはネジ止め部31に形成されたネジ穴等の固定部である。
そして、同図に示す形態のパッケージは、上面に光半導体素子25が載置される載置部21aを有する長方形の基体21と、基体21に載置部21aを囲繞するように接合された長方形の枠体22とを具備し、基体21の両短辺にネジ止め部31を設けるとともに、枠体22の一方の長辺側側部に光半導体素子25と光学的に結合される光ファイバ29を固定する光ファイバ固定部材28を、他方の長辺側側部に光半導体素子25に駆動信号を入力する入出力端子23をそれぞれ配設して成る。
基体21は、例えば銅(Cu)−タングステン(W)等の熱伝導性が良好な材料からなり、光半導体素子25の接地電極および放熱板となるものである。ネジ止め部31は、光半導体装置を外部電気回路基板等の外部部材に固定するものであり、その一部には切り欠き,貫通孔,ネジ穴等の固定部31aが設けられ、固定部31aにネジを挿通してネジ止め部31を外部部材にネジ止めして、光半導体装置を外部部材に固定する。
枠体22は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属からなる平面形状が四角枠状の部材であり、銀(Ag)ロウ等のロウ材を用いて基体21の上面に固定されている。
そして、載置部21aに光半導体素子25をペルチェ素子等の基台21cを介して載置させて接着固定し、光半導体素子25の電極を入出力端子23に形成された線路導体23aにボンディングワイヤ等の電気的接続手段26を用いて接続する。さらに、光ファイバ固定部材28のパッケージの外側端部に、光ファイバ29の端部を貫通孔に挿入固定した光ファイバ支持部材30を接着剤や溶接等により接合することにより、光半導体素子25との光軸を合致させた状態で光ファイバ29を光学的に結合させて固定する。
しかる後、枠体22上に蓋体24をロウ付け法またはシーム溶接法等の溶接法により接合固定し、固定部31aにネジを挿通してネジ止め部31を外部部材にネジ止めして、光半導体装置を外部部材に固定することにより、内部が気密に封止された光半導体装置が完成する。これにより、電気信号を光信号に変換、または光信号を電気信号に変換するための光半導体装置となる(下記の特許文献1参照)。
特許第3457916号公報
しかしながら、図4に示した上記従来の構成においては、基体21が平板状であるため、基体21に枠体22との熱膨張差によって反り変形が発生してしまい易かった。基体21に反り変形が発生することにより、基体21の下側主面を外部部材に密着させることができなくなり、光半導体素子25の作動時に発生する熱を外部部材に効率良く熱放散させることができなくなって、光半導体素子25の作動性が低下するという問題点が発生していた。
また、固定部31aにネジを挿通してネジ止め部31を外部部材にネジ止めすることにより、基体21の反り変形が矯正されることとなるが、その時に発生する歪みにより、入出力端子23にクラック等の破損が生じてしまう場合があった。その結果、入出力端子23において気密が破れてパッケージ内部の気密性を保持できなくなるという問題点が発生したり、線路導体23aが断線し光半導体素子25に電気信号を入出力させることができなくなって光半導体素子25を作動させることができないという問題点が発生していた。
光ファイバ29および光ファイバ支持部材30が設けられていない半導体素子収納用パッケージにおいても、上記同様の問題点が発生していた。
したがって、本発明は上記問題点に鑑み発案されたものであり、その目的は、半導体素子から発生する熱を外部に効率良く熱放散できるとともに、入出力端子の破損を防止でき、半導体素子を長期にわたって正常かつ安定に作動させ得る半導体素子収納用パッケージおよび半導体装置を提供することにある。
本発明の半導体素子収納用パッケージは、上側主面に半導体素子の載置部が形成された金属製の基体と、該基体の上側主面に前記載置部を取り囲むように設けられ、下端部が前記枠体の内外を貫通するように切り欠かれた金属製の枠体と、該枠体の切り欠き部に嵌着され、前記枠体の内外を電気的に導通する線路導体を有する入出力端子とを具備した半導体素子収納用パッケージにおいて、前記入出力端子は、その直下に設けられた、前記基体の上側主面に突出した凸部の上面に載置された状態で取着され、前記入出力端子と前記凸部の少なくとも一部が前記切り欠き部に嵌着されて成ることを特徴とする。
また、本発明の半導体素子収納用パッケージにおいて、好ましくは、前記枠体の前記切り欠き部と対向する側面に設けられた前記枠体の内外を貫通する貫通孔とともに、該貫通孔に光ファイバが嵌着される取付部材を設けたことを特徴とする。
また、本発明の半導体素子収納用パッケージにおいて、好ましくは、前記基体の前記凸部を鋏んだ両側にネジ止め部が設けられていることを特徴とする。
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に基台を介して載置され、前記線路導体に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とする。
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に基台を介して載置され、発光部または受光部が前記貫通孔に対向するように配置されるとともに前記線路導体に電気的に接続された光半導体素子と、前記光ファイバ取付部材に前記光半導体素子の発光部または受光部と光結合するように取り付けられた光ファイバと、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とする。
本発明の半導体素子収納用パッケージは、上側主面に半導体素子の載置部が形成された金属製の基体と、基体の上側主面に載置部を取り囲むように設けられ、下端部が枠体の内外を貫通するように切り欠かれた金属製の枠体と、枠体の切り欠き部に嵌着され、枠体の内外を電気的に導通する線路導体を有する入出力端子とを具備し、入出力端子は、その直下に設けられた、基体の上側主面に突出した凸部の上面に載置された状態で取着され、入出力端子と凸部の少なくとも一部が切り欠き部に嵌着されて成ることから、載置部の上面と凸部の上面との間で段差が生ずる構成となり、枠体を基体に接合させる際に基体に生ずる反り変形が小さくなる。そして、半導体素子収納用パッケージとして完成されても基体が平坦となり、基体の下側主面を外部部材に密着させて、半導体素子の作動時に発生する熱を外部部材に効率良く熱放散させることができる。
また、特に凸部においては基体の剛性が増し、凸部の反り変形を極めて小さく抑えることができる。従って、凸部の上面に載置される入出力端子にクラック等の破損が生ずるのを有効に防止することができる。
以上の結果、内部に収納される半導体素子を長期にわたって正常かつ安定に作動させ得る半導体素子収納用パッケージとすることができる。
また、本発明の半導体素子収納用パッケージにおいて、好ましくは、枠体の切り欠き部と対向する側面に設けられた枠体の内外を貫通する貫通孔とともに、貫通孔に光ファイバが嵌着される取付部材を設けたことから、光半導体素子を搭載できる半導体素子収納用パッケージとすることができる。
好ましくは、本発明の半導体素子収納用パッケージにおいて、基体の凸部を挟んだ両側にネジ止め部が設けられていることから、反り変形の小さい凸部の両側にネジ止め部が設けられる構成となり、ネジ止め時に基体に歪みが加わるのを抑制し、入出力端子がクラック等によって破損するのを確実に防止できる。その結果、半導体素子収納用パッケージの気密信頼性をさらに向上させることができるとともに、線路導体の断線を防止することができ、内部に収納される半導体素子の動作信頼性に優れた半導体素子収納用パッケージとすることができる。
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に基台を介して載置され、線路導体に電気的に接続された半導体素子と、枠体の上面に枠体の内側を塞ぐように取着された蓋体とを具備していることから、内部に収容する半導体素子を長期にわたって正常かつ安定に作動させ得る半導体装置となる。
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に基台を介して載置され、発光部または受光部が貫通孔に対向するように配置されるとともに線路導体に電気的に接続された光半導体素子と、光ファイバ取付部材に光半導体素子の発光部または受光部と光結合するように取り付けられた光ファイバと、枠体の上面に枠体の内側を塞ぐように取着された蓋体とを具備していることから、上記本発明の半導体素子収納用パッケージを用いた、内部に収容する光半導体素子を長期にわたって常に正常かつ安定に作動させ得る半導体装置となる。
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1(a)は本発明の第1の実施の形態の半導体素子収納用パッケージおよび半導体装置の一例を示す断面図、図1(b)は図1(a)の半導体素子収納用パッケージおよび半導体装置の斜視図、図2は本発明の第1の実施の形態の半導体素子収納用パッケージおよび半導体装置の他の例を示す断面図、図3(a)は本発明の第2の実施の形態の半導体素子収納用パッケージおよび半導体装置の一例を示す断面図、図3(b)は図3(a)の半導体素子収納用パッケージおよび半導体装置の斜視図である。
これらの図において、1は基体、2は枠体、3は入出力端子を示し、これら基体1、枠体2および入出力端子3で、内部空間に半導体素子5を収納する半導体素子収納用パッケージが基本的に構成される。
以下、半導体素子収納用パッケージおよび半導体装置は、内部に半導体レーザ、フォトダイオード、LED、その他、外部と光信号を入出力する光半導体素子を搭載するものを例に説明する。電気信号を処理する半導体素子を搭載する半導体素子収納用パッケージおよび半導体装置に、以下の光ファイバ9やこれに係る光ファイバ取付部材8、貫通孔2bが設けられたものである。以下、半導体素子を光半導体素子ともいう。また、半導体素子収納用パッケージを光半導体素子収納用パッケージ、半導体装置を光半導体装置ともいう。
本発明の半導体素子収納用パッケージは、これらの図に示すように、基体1と、枠体2と、入出力端子3と、入出力端子3が嵌着される枠体2の切り欠き部2aと、枠体2に設けられた貫通孔2bに嵌着される光ファイバ9取付用の光ファイバ取付部材8とを具備する。基体1は、平面視における外周が四角形状、多角形状、円形状等の金属製であり、上側主面に光半導体素子5の載置部1aと入出力端子3の直下において上側主面に突出した凸部1bとが形成される。以下、図に示すように外周が四角形状のものとして説明する。
枠体2は、四角形状、多角形状、円形状等の枠状に形成された金属製の部材から成り、基体1の上側主面に載置部1aを取り囲むように設けられる。以下、枠体2は、図に示すように四角枠状のものとして説明する。枠体2には、その一側面の下端部が枠体2の内外を貫通するように切り欠かれた切り欠き部2aが形成される。また、切り欠き部2aが形成された一側面に対向する他側面であって、この切り欠き部2aに嵌着される入出力端子3の線路導体3aの延長方向に一致する場所に、光ファイバ9の取付部材8が嵌着される貫通孔2bが形成される。貫通孔2bには、その外側面側の周囲または内周面に光ファイバ取付部材8が取り付けられる。光ファイバ取付部材8は、金属製の円筒状ものであり、その外側面から内部に光ファイバ9を挿通させ、光ファイバ9を枠体2の側部に保持固定するためのものである。
入出力端子3は、絶縁体から成り、枠体2の内外を電気的に導通する線路導体3aを有する。そして、入出力端子3と凸部1bの少なくとも一部とが枠体2の切り欠き部2aに嵌着される。入出力端子3は、例えば、図に示すように四角形状の絶縁基板の上に棒状の絶縁基板が接合された側面が凸形状のものである。
本発明のパッケージは、図1に示すように上側主面に光半導体素子5の載置部1aが形成された長方形状の金属製の基体1と、基体1の上側主面に載置部1aを取り囲むように設けられ、下端部が枠体2の内外を貫通するように切り欠かれた四角枠状の金属製の枠体2と、枠体2の切り欠き部2aに嵌着され、枠体2の内外を電気的に導通する線路導体3aを有する絶縁体から成る入出力端子3と、切り欠き部2aが設けられた側面と対向する側面の上下中間部(入出力端子3の線路導体3aの線路方向を延長した線が側面と交わる部分)に枠体2の内外を貫通するようにして設けられた光ファイバ取付部材8の取付用の貫通孔2bと、貫通孔2bの外側面側の周囲または貫通孔2bの内面に嵌着されて取り付けられた光ファイバ取付部材8とを具備し、入出力端子3は、その直下に設けられた、基体1の上側主面に突出した凸部1bの上面に載置された状態で取着され、入出力端子3と凸部1bとの少なくとも一部が切り欠き部2aに嵌着されて成るものである。
本発明のパッケージは、好ましくは、基体1の凸部1bを鋏んだ両側または凸部1bの延出部にネジ止め部11が設けられている。
なお、凸部1bは基体1の一部を厚く加工することによって設けられるか、または、基体1の一部を曲げ加工して設けられるが、ここで、基体1の一部を厚くすることによって設けられる形態を第1の実施の形態とし、基体1の一部を曲げ加工して設けられる形態を第2の実施の形態とする。このようにして、凸部1bが設けられることによって、載置部1aの上面と凸部1bの上面との間で段差が生ずる構成となり、枠体2を基体1に接合させる際に基体1に生ずる反り変形が小さくなる。そして、パッケージとして完成されても基体1が反り変形の小さい平坦なものとなり、基体1の下側主面を外部部材に密着させて、光半導体素子5の作動時に発生する熱を外部部材に効率良く熱放散させることができる。
また、特に凸部1bにおいては基体1の剛性が増し、凸部1bの反り変形を極めて小さく抑えることができる。従って、凸部1bの上面に載置される入出力端子3にクラック等の破損が生ずるのを有効に防止することができる。
なお、第1の実施の形態において、基体1は、金属板に凸部1bとなる金属部材を接合させたものでもよい。また、金属板と凸部1bとなる金属部材のそれぞれの材質を、基体1の反り変形が小さくなるような熱膨張係数の異なる組み合わせとすると、これら金属板と凸部1bとなる金属部材の熱膨張差によって基体1を平坦に保ちやすくすることができる。
本発明のパッケージを構成する基体1は、無酸素Cu,Cu−W,Cu−Mo合金などのCu系材料やFe−Ni−Co合金、Fe−Ni合金などの金属から成る。特に、基体1の熱伝導性をよくして内部に収容する光半導体素子5から発生した熱を効率よく外部へ放散させるという観点からは、Cu系材料(Cu、Cuを主成分とする合金、またはCuを含浸した金属材料)が好ましい。
このような基体1は、それぞれ金属のインゴットに圧延加工または打ち抜き加工などの従来周知の金属加工法を施すことによって所定形状に製作される。そして、基体1の表面には、酸化腐食の防止および光半導体素子5のロウ付けなどによる載置固定をさらに良好にするために、電解めっき法または無電解めっき法によって厚さ0.5〜9μmのNi層および厚さ0.5〜5μmのAu層を被着させておくとよい。
また、基体1は入出力端子3の直下において上側主面に突出する凸部1bを有しているが、入出力端子3の下面の全面に基体1の凸部1bが設けられているのが好ましい。これによって、入出力端子3の下面全面が基体1によって支持され、近時のパッケージの小型化および高周波化によって薄型化する傾向にある入出力端子3を基体1で補強することができる。例えば、枠体2の外側の線路導体3aをボンディングワイヤ等によって外部電気回路基板等の外部部材の配線導体に接続する際に、入出力端子3の枠体2の外側に位置する部位に外力が加わった場合においても、入出力端子3を破損し難くすることができる。その結果、入出力端子3の線路導体3aを外部部材の配線導体に接続する際において、入出力端子3が破損することがなくなって、線路導体3aの電気導通性を維持することができ、光半導体素子5を長期にわたって正常かつ安定に作動させることができる。
また、これによって、入出力端子3の下面が全面にわたってロウ付け用に形成されたメタライズ層および金属から成る基体1で覆われるので、基体1が線路導体3aの全長にわたって接地導体として機能するようになる。その結果、線路導体3aを伝送する電気信号が高周波信号である場合に、線路導体3aおよび基体1をマイクロストリップ線路またはストリップ線路として動作させ、反射損失や透過損失等の伝送損失が少ない信号線路とすることができる。
基体1の上側主面にはFe−Ni−Co合金等から成る金属で形成された枠体2が載置部1aを囲繞するように設置され、AgロウまたはAg−Cuロウ等のロウ材または樹脂接着剤等によって接合固定される。
枠体2には、枠体2の一部が切り欠かれて成る入出力端子3と凸部1bの切り欠き部2aが形成されている。例えば、切り欠き部2aは枠体2を成す側壁の一辺に設けられたり、隣接する2つの角部間が切り欠かれ、すなわち3辺に亘って切り欠かれることで設けられたりする。好ましくは、切り欠き部2aのうち凸部1bに接合される部位は、枠体2の隣接する2つの角部間が切り欠かれた切り欠き部2aとされているのがよく、これにより、凸部1bを基体1の隣接する2つの角部間(基体1の対向する辺の間)にわたって設けることができ、基体1の枠体2との熱膨張差によって生ずる変形を十分抑制することができる。さらに好ましくは、切り欠き部2aの凸部1bおよび入出力端子3に接合される部位の双方ともに、枠体2の隣接する2つの角部間が切り欠かれた切り欠き部2aとされているのがよく、これにより、凸部1bを基体1の隣接する2つの角部間(基体1の対向する辺の間)にわたって設けることができ、基体1の枠体2との熱膨張差によって生ずる変形を抑制することができるとともに、入出力端子3を枠体2の隣接する2つの角部間にわたって、枠体2の幅と同じ長さで最大限長く設けることができ、入出力端子3に設けられる線路導体3aの本数を最大限多く設けることが可能となる。
また、凸部1bおよび入出力端子3の長さは枠体2の幅と同一(凸部1bと入出力端子3の端面が枠体2の端面と面一)の形態であっても、凸部1bおよび入出力端子3の長さが枠体2の幅よりも長い形態であっても、凸部1bおよび入出力端子3の長さが枠体2の幅よりも短い形態であっても構わない。すなわち、凸部1bおよび入出力端子3の両端面が枠体2の外側面と面一であってもよいし、枠体2の外側面よりも外側に位置してもよいし、または、枠体2の外側面よりも内側に位置していてもよい。
好ましくは、凸部1bおよび入出力端子3の長さは枠体2の幅と同一または短いのがよく、枠体2の切り欠き部2aから凸部1bおよび入出力端子3の側面が枠体2から突出することがなくなりパッケージの小型化集積化を実現でき、近時のパッケージの小型化に適応するものとなる。
この切り欠き部2aが設けられた部分に入出力端子3および凸部1bの一部がロウ付け等によって嵌着固定される。このように、枠体2,凸部1bおよび入出力端子3によって載置部1aが囲まれることによって光半導体素子5を収納するための空所が形成されている。
基体1の平面視における大きさは、枠体2の内面および入出力端子3の内面の平面視における大きさよりも大きければよく、これによって基体1と枠体2と入出力端子3とでパッケージとなる容器を形成することができる。そして、枠体2の内面の平面視における大きさよりも基体1が大きいので、枠体2全体が基体1によって拘束され、枠体2の変形を抑制することができる。例えば、図1に示すように、基体1の平面視における形状を枠体2と入出力端子3とを接合した状態の外周部の平面視形状と同一とする、または、図2に示すように、基体1の平面視における形状を枠体2の外周部の平面視形状と同一とすることによって、枠体2をその外周部が基体1の外周部に一致するように位置合わせさせて接合することができ、枠体2を基体1の所定の位置に正確かつ容易に接合させることも可能となる。
なお、本発明の第1の実施の形態においては、凸部1bが基体1の一部を厚くすることによって設けられることから、基体1の体積が増加することとなり、基体1の熱容量を増大させることができる。これによって、基体1の下側主面と外部部材との接する面の面積を確保し、基体1から外部部材への熱放散性を良好に保持することができるとともに、光半導体素子5が作動する際に発生する熱を速やかに光半導体素子5から凸部1bに逃がすことができる。その結果、光半導体素子5の温度が上昇するのを防止することができる。
また、本発明の第2の実施の形態においては、基体1の一部を曲げ加工して設けられることから、入出力端子3の下方において基体1の下側主面と外部部材との間に空間が生ずる。この空間によって、基体1を外部部材に固定する際の機械的な応力が基体1を介して基体1と入出力端子3との接合部に作用し難くなる。以上により、入出力端子3がクラック等によって破損してしまうのを有効に防止することができ、高い気密信頼性でパッケージ内部を気密に保持することができる。
本発明のパッケージにおいて、好ましくは、基体1の両側の、凸部1bを鋏んだ下側面、または、第2の実施形態において、凸部1b(曲げ加工部分)の側面を延出させた部分にネジ止め部11が設けられる。この構成により、反り変形の小さい凸部1bの両側にネジ止め部11が設けられる構成となり、反り変形の小さい基体1の下面が外部部材に当接するように固定されるので、ネジ止め時に基体1に歪みが加わるのを抑制し、入出力端子3がクラック等によって破損するのを確実に防止できる。その結果、パッケージの気密信頼性をさらに向上させることができるとともに、線路導体3aの断線を防止することができ、内部に収納される光半導体素子5の動作信頼性に優れたパッケージとすることができる。
基体1の下側面を延出させてネジ止め部11を設けた例を図1(b)に、および基体1の凸部側面を延出させてネジ止め部11を設けた例を図3(b)に示す。ネジ止め部11には、貫通孔やU字状の切り欠きからなる固定部11aが設けられており、固定部11aの上側からネジを挿通させネジ止めすることによって、パッケージが外部部材にネジ止め固定される。基体1または凸部1bの延出部にネジ止め部11を設ける場合、好ましくは、ネジ止め部11の厚みを基体1の載置部1aの厚みよりも薄くする、またはネジ止め部11の基体1側の付け根に基体1の載置部1aの厚みよりも薄い薄肉部を設けるのがよい。これより、ネジ止め部11をネジ止めした際に加わる力をネジ止め部11の変形によって吸収させて、基体1に作用し難くすることができ、ネジ止め時に基体1に歪みが生じにくくすることができる。
また、光半導体素子5から発生する熱量が大きい場合、ネジ止め部11の厚みを凸部1b部分の基体1の厚さと同じ厚さとしてもよい。この場合、ネジ止め部11とネジ止めされるネジとの接触面積が大きくなり、光半導体素子5から発生する熱を効率良く外部部材に熱放散させることができ、光半導体素子5の動作信頼性を良好なものとできる。
また、図示しないが、ネジ止め部11は、基体1から延出するように設けられたネジ止め部11に限ることはなく、例えば凸部1bの幅を枠体2の幅より小さいものとし、この凸部1bの両側の基体1に貫通孔またはU字状の切り欠きから成る固定部11aを設けてもよいし、入出力端子3の幅を枠体2の幅より小さいものとし、入出力端子3の両側の凸部1bの上面から基体1の下面にかけて貫通孔またはU字状の切り欠きから成る固定部11aを設けてもよい。この場合、ネジ止め部11が基体1から張り出すことがないため、パッケージを小型化することもできる。
さらに、図示しないが、凸部1bが設けられた基体1の下面からねじを切った穴を設けることによってネジ止め部11とし、外部部材の下面側からネジを挿通させ、ネジ止め部11にネジをねじ込むことで基体1を外部部材にネジ止め固定してもよい。
これらの構成は、光半導体素子5の載置部1aからネジ止め部11までの距離を近くすることができるので、光半導体素子5から発生する熱をネジを介して効率良く外部部材に熱放散させることができ、光半導体素子5の動作信頼性を良好なものとできる。
ここで、載置部1aには光半導体素子5として半導体レーザ(LD)および/またはフォトダイオード(PD)、発光ダイオード(LED)その他、光信号を入出力する光半導体素子等が載置固定される。図1〜図3に示すように、枠体2の一側面に光信号入出力用の貫通孔2bを設け、この貫通孔2bの外側面側の周囲に接合または貫通孔2bの内面に嵌着接合された円筒形状の光ファイバ取付部材8がロウ付け等により固定されている。貫通孔2bは、入出力端子3が嵌着された枠体2の側壁と対向する枠体2の側壁の、入出力端子3に対向する位置に設けられている。この構成によって、入出力端子3の線路導体3aと光半導体素子5と光ファイバ9とを一直線上に配置することができ、線路導体3aから光半導体素子5の発光部または受光部までの配線を直線化することができる。
すなわち、線路導体3aから光半導体素子5の電極までの配線に屈曲部がなくなり、屈曲部で配線を伝送する高周波信号に反射損失および透過損失等の伝送損失が発生するということがなくなる。その結果、高周波信号の伝送効率に優れたものとすることができる。
そして、光ファイバ取付部材8のパッケージ外側から、環状の光ファイバ支持部材10に支持固定された光ファイバ9の先端を挿入するとともに、光ファイバ9の先端を光半導体素子5の光入出力部と光結合するように位置合わせし、光ファイバ取付部材8のパッケージ外側面に光ファイバ支持部材10の端面を溶接接合またはロウ付け接合等することによって、光ファイバ9の先端が光半導体素子5の光入出力部に光結合された状態でパッケージに取着される。このように光ファイバ取付部材8を介して光ファイバ支持部材10をパッケージに溶接接合やロウ付け等によって接合することで、光ファイバ支持部材10のパッケージへの接合時にパッケージに加わる熱応力を光ファイバ取付部材8で吸収緩和させて、入出力端子3に熱応力が大きく作用するのを抑制し、入出力端子3にクラック等の破損が生ずるのを防止できる。
なお、図示しないが、光ファイバ支持部材10が設けられずに光ファイバ取付部材8の内面に直接光ファイバ9がロウ付け接合される形態であっても構わない。この場合は、光ファイバ取付部材8の光ファイバ9挿通用の貫通孔の直径を光ファイバ9の直径に合わせて小さくしておく必要がある。また、光ファイバ取付部材8が設けられず貫通孔2bの開口周囲に光ファイバ支持部材10が溶接接合やロウ付け等によって接合される形態や、光ファイバ取付部材8および光ファイバ支持部材10が設けられずに、貫通孔2bの内面に直接光ファイバ9がロウ付け接合される形態であっても構わない。
なお、光半導体素子5は、その光入出力部を光ファイバ9の先端と光結合させるために、無酸素Cu,Cu−W,Cu−Mo合金などのCu系材料やFe−Ni−Co合金、Fe−Ni合金などの金属やAl質焼結体,AlN質焼結体,3Al・2SiO質焼結体等のセラミックス、またはペルチェ素子等を用いた熱電変換冷却装置から成る基台1cに搭載された状態で載置されている。光半導体素子5を基台1cに搭載することにより、光半導体素子5を基体1の上側主面よりも高い位置に載置することができ、光ファイバ9の先端の位置と対向する位置に光半導体素子5を載置させやすくすることができる。
入出力端子3は、例えば、互いに対向する辺の間に線路導体3aを有する矩形状の平板部3bと、平板部3bの上側主面に線路導体3aを横切るようにして設けられ、線路導体3aと他の金属を絶縁し、かつパッケージを気密に封止するための立壁部3cとから構成される。平板部3bおよび立壁部3cは、ポリテトラフルオロエチレン,ポリエチレン,エポキシ,ポリフェニレンサルファイト,液晶ポリマー等の樹脂,ガラス,セラミックス等の絶縁材から成る。
入出力端子3の絶縁材がセラミックスから成る場合は、酸化アルミニウム(Al)質焼結体(アルミナセラミックス),窒化アルミニウム(AlN)質焼結体,ムライト(3Al・2SiO)質焼結体等のセラミックスから成る。例えばAl質焼結体から成る場合、以下のようにして作製される。アルミナ(Al),酸化珪素(SiO),酸化マグネシウム(MgO),酸化カルシウム(CaO)等の原料粉末に適当な有機バインダ,有機溶剤,可塑剤,分散剤等を添加混合してスラリー状となし、これを従来周知のドクターブレード法によってシート状となすことによって、複数枚のセラミックグリーンシートを得る。
次に、このセラミックグリーンシートに入出力端子3の平板部3bおよび立壁部3cとなるように適当な打抜き加工を施す。そして、W,Mo,Mn等の金属粉末に適当なバインダ,溶剤を混合してなる導体ペーストを、セラミックグリーンシートにスクリーン印刷法等によって所定パターンに印刷塗布することによって、光半導体素子5の電極と電気的に接続される線路導体3a等となる導体層を形成する。また、入出力端子3の基体1および枠体2に接合される面となるセラミックグリーンシートにはロウ付け用の導体層(メタライズ層)が形成される。
これらのセラミックグリーンシートを所定の順序で積層した後、所定の寸法に切断し約1600℃の温度で焼成し、その後、ダイシングソー、スライサー等のダイヤモンドと砥粒等を用いた切断刃にて所定の大きさに切断し、枠体2の切り欠き部2aに入出力端子3が精度良く嵌め込みできるよう立壁部3cの上面を所定の高さに研磨する。最後に立壁部3cの上面、平板部3bの枠体2に接合される側面および立壁部3cの枠体2に接合される側面にMo,Mn等の金属層3dを印刷塗布し約1300℃の温度で焼成する。これによって、線路導体3aなどの導体層を有した入出力端子3となる焼結体を作製することができる。入出力端子3の線路導体3a等の導体層の表面には、酸化腐食を防止するためやワイヤボンディング性を高めるため、さらに半田付け性を高めるために、表面に厚さ0.5〜9μmのNi層および厚さ0.5〜5μmのAu層等の金属層がめっき法によって被着されているのがよい。
なお、入出力端子3は、枠体2の切り欠き部2aを塞ぎ、枠体2内外を気密に封止するとともに、内部に載置される光半導体素子5と外部電気回路との間の電気信号を導通させる線路導体3aが枠体2の内外を接続するように設けられていればよい。したがって、上記形態に限ることはなく、例えば、全体が直方体形状であって、その内部に線路導体3aが一側面から他側面にかけて形成され、線路導体3aの両端が露出されているような形態のものであってもよい。
入出力端子3は、立壁部3cの平面視形状は棒状(直線状)であってもよいし、コ字型であってもよい。
また、入出力端子3の切り欠き部2aに沿った部位に金属層3dが被着されているが、入出力端子3に施される金属層3dは、少なくとも基体1および枠体2に沿って形成されていればよい。例えば、入出力端子3の上下面および両端面のほぼ全面に施される形態であってもよいし、入出力端子3の上下面および両端面の枠体2との接合部に沿った部分だけに施される形態であってもよい。
また、入出力端子3の上下面および両端面に被着された金属層3dは線路導体3aに対する接地電位として機能するようになり、線路導体3aに高周波信号を伝送させても、反射損失および透過損失等の伝送損失が生ずるのを抑制し、高周波信号を効率よく伝送させることができる。
線路導体3aは、入出力端子3の下面の基体1または導電性のメタライズ層との間でマイクロストリップ構造を形成し、線路導体3aの幅および入出力端子3の平板部3bの材質および厚みを適度なものにすることにより高周波伝送特性が向上する。また好ましくは、立壁部3cの枠体2の内外の線路導体3aの線幅および立壁部3cに挟まれる線路導体3aの線幅は、それぞれ異なるように形成される。
なお、枠体2の外側にある線路導体3aがFe−Ni−Co合金またはFe−Ni合金等の金属から成るリード端子と半田付けされたり、ボンディングワイヤが接続されたりすることによって、線路導体3aが外部部材に電気的に接続される。
好ましくは、図3(b)に示すように、入出力端子3の両端面のほぼ全面に金属層3dが被着されているのがよく、この構成によって、入出力端子3の金属層3dの面積を拡張でき、線路導体3aに対する接地電位をより強化することができる。そして、線路導体3aを伝送する信号が高周波のものとなっても、高周波信号に発生する伝送損失をさらに低減させることができ、高周波信号を極めて効率よく伝送させることができるようになる。
特に、入出力端子3の両端面が枠体2の外側面と面一、または、枠体2の外側面よりも内側に位置している場合は、入出力端子3の上面の金属層と両端面の金属層3dとが接続するように被着すれば、余分なロウ材を端面の金属層3dにも濡れ広がらせることができるとともに、枠体2と入出力端子3の両端面の金属層3dとの間で、枠体2と入出力端子3とを接合するためのロウ材のメニスカスを良好に形成させることができ、入出力端子3にクラック等の破損を生じさせることなく枠体2に強固にロウ付け接合できる。
本発明のパッケージにおいて、好ましくは、図2に示すように、入出力端子3は、枠体2の外側に露出する部位において、平板部3bの上面および下面に線路導体3aが形成されているのがよい。この構成によって、枠体2の内側における入出力端子3の平板部3bの上面に光半導体素子5と接続される線路導体3aを微細に多数設けた場合においても、枠体2の外側では入出力端子3の上面に形成された一部の線路導体3aを内部配線を介して下面に引き回し、入出力端子3の枠体2の外側の上面または下面にそれぞれ配置される線路導体3aの数を枠体2の内側の入出力端子3の上面に配置される線路導体3aの数に比べ減少させることができる。したがって、入出力端子3の枠体2の外側の線路導体3aの幅を広くすることができるとともに、隣り合う線路導体3a同士の間隔を広げることが可能となる。
このように、平板部3bの上面および下面に線路導体3aを形成させる場合、図2に示すように、入出力端子3の枠体2よりも外側に位置する部位の下方には基体1が設けられていないまたは基体1との間にリード端子を配置できる空間を設けた構成とする。または、平板部3bの下面にも立壁部3と同様の絶縁体を接合することによって、平板部3bの下面に形成された線路導体3aと基体1とが電気的短絡を生じないようにしてもよい。
そして、枠体2の外側では、隣り合う線路導体3a同士の間隔を広げることができるので、個々の線路導体3aにリード端子7をロウ材等の導電性接着剤を介して接合させた場合においても、線路導体3aとリード端子7との接合面積を十分なものとして、リード端子7を入出力端子3に強固に取着させることができる。
また、線路導体3aにリード端子7をロウ材等の導電性接着剤を介して接合させても、隣り合う線路導体3a間で溶融したロウ材等の導電性接着剤が表面張力によって結合してしまうのを防止でき、隣り合う線路導体3aが電気的に短絡するのを有効に防止することができる。
なお、図示していないが、平板部3bの上面の線路導体3aと下面の線路導体3aとの間に接地金属層を形成しておくと、上面の線路導体3aと下面の線路導体3aとの間の電気信号のクロストークを避けることができるとともに、この接地金属層がそれぞれの線路導体3aの接地導体層として作用し、それぞれの線路導体3aがマイクロストリップラインとして動作する。したがって、線路導体3aに高周波信号を良好に伝送させることができるようになる。
以上の結果、枠体2の内側における入出力端子3の上面に、光半導体素子5と接続される線路導体3aが微細に多数設けられ、小型化および集積化されたパッケージにおいても、入出力端子3の枠体2の外側では、外部部材との接続に十分な線路導体3aの幅を確保することができる。
さらに、入出力端子3の平板部3bの上面に形成された線路導体3aを外部部材の一主面に形成された配線導体にワイヤボンディング等を用いて電気的に接続するとともに、入出力端子3の下面に形成された線路導体3aを外部部材の一主面に形成された配線導体にハンダ付けによって電気的に接続することもでき、パッケージを外部部材に実装する際の作業性を改善することができる。また入出力端子3の上面および下面に形成された線路導体3aにそれぞれリード端子7を取着することで、上下のリード端子7間に外部部材を挟み込ませることができ、パッケージの外部部材の上下面に形成された配線導体への実装の作業性を極めて効率のよいものとすることができる。
以上の構成によって、本発明のパッケージが構成される。そして、上記構成のパッケージの基台1cにLD,PD等の光半導体素子5を鉛(Pb)−錫(Sn)またはAu−Sn等の半田によって載置固定した後、光半導体素子5の電極と線路導体3aの枠体2の内側の部位とをボンディングワイヤ等の電気的接続手段6で電気的に接続し、光ファイバ取付部材8のパッケージ外側から、光ファイバ9の先端を挿入するとともに、光ファイバ9の先端を光半導体素子5の光入出力部と光結合するように位置合わせして、光ファイバ取付部材8に光ファイバ9を保持固定し、枠体2の上面にFe−Ni−Co合金などの金属またはセラミックスなどから成る蓋体4を半田付け法または溶接法などにより枠体2の内側を塞ぐように取着し、光半導体素子5を気密に封止することで製品としての光半導体装置となる。
そして、枠体2の外側にある線路導体3aが外部部材に電気的に接続されることによって、外部部材と光半導体素子5とは、線路導体3aと電気的接続手段6を介して電気的に接続され、外部部材からの電気信号を受信または外部部材へ電気信号を送信することによって光半導体素子5が作動するようになる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
本発明の一実施形態例として、上述のように半導体素子5として光半導体素子5を搭載したパッケージおよび光半導体装置を例に説明したが、これに限ることはない。例えば、光ファイバ取付部材8を設ける代わりに、一側面と対向する他端面にも凸部1bの上面に載置された状態で取着された入出力端子3を設け、この入出力端子3および凸部1bの少なくとも一部が枠体2の他方の切り欠き部2aに嵌着されたものとしてもよい。
(a)は本発明の第1の実施の形態の半導体素子収納用パッケージおよび半導体装置の一例を示す断面図、(b)は(a)の半導体素子収納用パッケージおよび半導体装置の斜視図である。 本発明の第1の実施の形態の半導体素子収納用パッケージおよび半導体装置の他の例を示す断面図である。 (a)は本発明の第2の実施の形態の半導体素子収納用パッケージおよび半導体装置の一例を示す断面図、(b)は(a)の半導体素子収納用パッケージおよび半導体装置の斜視図である。 (a)は従来の半導体素子収納用パッケージおよび半導体装置を示す分解平面図、(b)は(a)の半導体素子収納用パッケージおよび半導体装置を示す断面図である。
符号の説明
1:基体
1a:載置部
1b:凸部
2:枠体
2a:切り欠き部
2b:貫通孔
3:入出力端子
3a:線路導体
3d:金属層
4:蓋体
5:半導体素子
8:光ファイバ取付部材
9:光ファイバ
11:ネジ止め部
11a:固定部

Claims (5)

  1. 上側主面に半導体素子の載置部が形成された金属製の基体と、該基体の上側主面に前記載置部を取り囲むように設けられ、下端部が前記枠体の内外を貫通するように切り欠かれた金属製の枠体と、該枠体の切り欠き部に嵌着され、前記枠体の内外を電気的に導通する線路導体を有する入出力端子とを具備した半導体素子収納用パッケージにおいて、前記入出力端子は、その直下に設けられた、前記基体の上側主面に突出した凸部の上面に載置された状態で取着され、前記入出力端子と前記凸部の少なくとも一部が前記切り欠き部に嵌着されて成ることを特徴とする半導体素子収納用パッケージ。
  2. 前記枠体の前記切り欠き部と対向する側面に設けられた前記枠体の内外を貫通する貫通孔とともに、該貫通孔に光ファイバが嵌着される取付部材を設けたことを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 前記基体の前記凸部を挟んだ両側にネジ止め部が設けられていることを特徴とする請求項1または請求項2記載の半導体素子収納用パッケージ。
  4. 請求項1乃至3のいずれかに記載の半導体素子収納用パッケージと、前記載置部に基台を介して載置され、前記線路導体に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とする半導体装置。
  5. 請求項2または請求項3記載の半導体素子収納用パッケージと、前記載置部に基台を介して載置され、発光部または受光部が前記貫通孔に対向するように配置されるとともに前記線路導体に電気的に接続された光半導体素子と、前記光ファイバ取付部材に前記光半導体素子の発光部または受光部と光結合するように取り付けられた光ファイバと、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とする半導体装置。
JP2005343619A 2005-11-29 2005-11-29 半導体素子収納用パッケージおよび半導体装置 Active JP4822820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005343619A JP4822820B2 (ja) 2005-11-29 2005-11-29 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005343619A JP4822820B2 (ja) 2005-11-29 2005-11-29 半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2007150043A true JP2007150043A (ja) 2007-06-14
JP4822820B2 JP4822820B2 (ja) 2011-11-24

Family

ID=38211070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005343619A Active JP4822820B2 (ja) 2005-11-29 2005-11-29 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP4822820B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2003777A1 (en) 2007-06-06 2008-12-17 Nissan Motor Co., Ltd. Drive circuit of voltage driven element
CN102473686A (zh) * 2009-09-29 2012-05-23 京瓷株式会社 元件收纳用封装及安装结构体
JP2012175011A (ja) * 2011-02-24 2012-09-10 Kyocera Corp 半導体素子収納用パッケージ、およびこれを備えた半導体装置
WO2013077199A1 (ja) * 2011-11-21 2013-05-30 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2013172064A (ja) * 2012-02-22 2013-09-02 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2014207387A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP2018164019A (ja) * 2017-03-27 2018-10-18 日本オクラロ株式会社 光サブアセンブリ、光モジュール、及び光伝送装置
CN113284916A (zh) * 2021-06-01 2021-08-20 合肥芯测半导体有限公司 一种cmos影像传感器芯片的封装结构
JP2022037163A (ja) * 2017-03-27 2022-03-08 日本ルメンタム株式会社 光サブアセンブリ、光モジュール、及び光伝送装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104245A (ja) * 1996-06-14 1998-01-06 Furukawa Electric Co Ltd:The 光半導体素子用パッケージ
JPH11238838A (ja) * 1998-02-19 1999-08-31 Kyocera Corp 混成集積回路装置
JP2001060735A (ja) * 1999-08-19 2001-03-06 Kyocera Corp 光半導体素子収納用パッケージ
JP2004228543A (ja) * 2002-11-26 2004-08-12 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104245A (ja) * 1996-06-14 1998-01-06 Furukawa Electric Co Ltd:The 光半導体素子用パッケージ
JPH11238838A (ja) * 1998-02-19 1999-08-31 Kyocera Corp 混成集積回路装置
JP2001060735A (ja) * 1999-08-19 2001-03-06 Kyocera Corp 光半導体素子収納用パッケージ
JP2004228543A (ja) * 2002-11-26 2004-08-12 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2003777A1 (en) 2007-06-06 2008-12-17 Nissan Motor Co., Ltd. Drive circuit of voltage driven element
US8653649B2 (en) 2009-09-29 2014-02-18 Kyocera Corporation Device housing package and mounting structure
CN102473686A (zh) * 2009-09-29 2012-05-23 京瓷株式会社 元件收纳用封装及安装结构体
CN102473686B (zh) * 2009-09-29 2014-07-30 京瓷株式会社 元件收纳用封装及安装结构体
JP2012175011A (ja) * 2011-02-24 2012-09-10 Kyocera Corp 半導体素子収納用パッケージ、およびこれを備えた半導体装置
WO2013077199A1 (ja) * 2011-11-21 2013-05-30 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2013172064A (ja) * 2012-02-22 2013-09-02 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2014207387A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP2018164019A (ja) * 2017-03-27 2018-10-18 日本オクラロ株式会社 光サブアセンブリ、光モジュール、及び光伝送装置
JP7030417B2 (ja) 2017-03-27 2022-03-07 日本ルメンタム株式会社 光サブアセンブリ、光モジュール、及び光伝送装置
JP2022037163A (ja) * 2017-03-27 2022-03-08 日本ルメンタム株式会社 光サブアセンブリ、光モジュール、及び光伝送装置
JP7241854B2 (ja) 2017-03-27 2023-03-17 日本ルメンタム株式会社 光サブアセンブリ、光モジュール、及び光伝送装置
CN113284916A (zh) * 2021-06-01 2021-08-20 合肥芯测半导体有限公司 一种cmos影像传感器芯片的封装结构

Also Published As

Publication number Publication date
JP4822820B2 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
US6992250B2 (en) Electronic component housing package and electronic apparatus
JP5902813B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4480598B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2007005636A (ja) 入出力端子および電子部品収納用パッケージならびに電子装置
JP4903470B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
WO2013077199A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2006210672A (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP5153682B2 (ja) 半導体素子収納用パッケージおよび光半導体装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2001028407A (ja) 光半導体素子収納用パッケージ
JP3623179B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6923474B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2017152557A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3914764B2 (ja) 光半導体装置
JP4594166B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2007150276A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004327685A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2006128267A (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2004221327A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004193428A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110906

R150 Certificate of patent or registration of utility model

Ref document number: 4822820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3