JP4903470B2 - 光半導体素子収納用パッケージおよび光半導体装置 - Google Patents

光半導体素子収納用パッケージおよび光半導体装置 Download PDF

Info

Publication number
JP4903470B2
JP4903470B2 JP2006090196A JP2006090196A JP4903470B2 JP 4903470 B2 JP4903470 B2 JP 4903470B2 JP 2006090196 A JP2006090196 A JP 2006090196A JP 2006090196 A JP2006090196 A JP 2006090196A JP 4903470 B2 JP4903470 B2 JP 4903470B2
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor element
hole
external connection
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006090196A
Other languages
English (en)
Other versions
JP2007043073A (ja
Inventor
信幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006090196A priority Critical patent/JP4903470B2/ja
Publication of JP2007043073A publication Critical patent/JP2007043073A/ja
Application granted granted Critical
Publication of JP4903470B2 publication Critical patent/JP4903470B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光通信等の分野に用いられる光半導体素子を収納するための光半導体素子収納用パッケージおよび光半導体装置に関する。
従来の光通信等の分野において高い周波数で作動する光半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子を気密封止して収納した光半導体装置の例を図6に断面図で示す。同図において、101は基体、102は光半導体素子、103は金属製の蓋体、104は透光性部材、105は配線基板、112は光ファイバであり、これら基体101および配線基板105で光半導体素子収納用パッケージが基本的に構成される。また、光半導体素子収納用パッケージに光半導体素子102を搭載し、透光性部材104が接合された蓋体103を接合することにより光半導体装置となる。
この光半導体装置は、平板状の金属製の基体101と、上端面103aの中央部に貫通孔103bが形成されているとともに下端103cが開かれた筒状であり、基体101の上側主面の外周部に下端103cが接合された金属製の蓋体103と、貫通孔103bの開口の周囲に接合された透光性部材104と、基体101の上下主面間を貫通するように形成された貫通穴101aを覆うようにして基体101の上側主面に接合された配線基板105と、配線基板105の上面に載置された光半導体素子102とを具備しており、配線基板105は、複数の絶縁層が積層されて成る絶縁基板の上面に配設された複数の第1の電極パッド106aおよび絶縁基板の下面に配設されて第1の電極パッド106aにそれぞれ内部導体108を介して電気的に接続された複数の第2の電極パッド107aを有している。そして、複数の第2の電極パッド107aのそれぞれには外部接続用ピン110が接合されている。
基体101は、円板状、長方形等の平板状であり、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金やFe−Ni合金、銅(Cu)−タングステン(W)合金等の金属から成る。この基体101には、外部接続用ピン110を挿通するために、基体101の上下主面間を貫通する貫通穴101aが設けられている。この貫通穴101aには、配線基板105がその下面の外周部に設けられた第2の同一面導体層107bを介して、貫通穴101aを覆うようにして配線基板105が銀(Ag)ろう等を用いたろう付けによって気密に接合される。
配線基板105は、酸化アルミニウム(Al)質セラミックス等のセラミックスから成り、従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートを得て、このセラミックグリーンシートに、Wやモリブデン(Mo)等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、第1の電極パッド106a,第2の電極パッド107a,第2の同一面導体層107b,内層導体層108bとなるメタライズ層を所定パターンに形成する。また、金型等によって打ち抜き加工することによって、各セラミックグリーンシートの所望の位置に貫通導体108aとなる貫通孔を形成し、この貫通孔にWやMo等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを充填する。その後、セラミックグリーンシートを複数枚積層し、これを還元雰囲気中、約1600℃の温度で焼成することにより製作される。
なお、内層導体層108bは、それぞれ上下のセラミックグリーンシートにおける貫通導体108a同士を確実に電気的に接続させるためのものであり、貫通導体108aと内層導体層108bとで第1の電極パッド106aと第2の電極パッド107aとを互いに電気的に接続するための内部導体108が構成される。この内部導体108は配線基板105の上下主面間を貫通する貫通導体108aだけから成る場合もある。
配線基板105の下面には、複数個の第2の電極パッド107aが配設されており、それぞれの第2の電極パッド107aに外部接続用ピン110が、Agろう等のろう材によって接続される。
蓋体103は、Fe−Ni−Co合金等の金属のインゴットに圧延加工や打ち抜き加工、絞り加工等の従来周知の金属加工法を施すことによって所定形状に製作される。この蓋体103は、筒状部と上端面103aが個々に製作され、それらをろう付け、半田付け、溶接等によって接合したものであってもよい。
蓋体103には、貫通孔103bを塞ぐように貫通孔103bの上端面103a側開口の周囲に、透光性部材104がガラス接合や半田付け等により気密に接合される。透光性部材104は、ガラスやサファイア等から成る円板状,レンズ状,球状または半球状等のものである。
また、光ファイバ112は、Fe−Ni−Co合金等の金属から成る円筒状の固定部材113の上端面に固定されており、固定部材113の下端面が蓋体103の外周面にレーザ溶接法等の溶接によって接合される。光ファイバ112が固定部材113を介して透光性部材104の上方に固定されることによって、製品としての光半導体装置となる。これにより、光ファイバ112を介して内部に収容する光半導体素子102と外部との光信号の授受が可能となる。
この光半導体装置は、例えば外部電気回路から供給される電気信号によって光半導体素子102にレーザ光等の光を励起させ、この光を透光性部材104、光ファイバ112の順に透過させ、光ファイバ112を介して外部に伝送することによって、高速光通信等に使用される光半導体装置として機能する(例えば、特許文献1参照)。
特開2004−221095号公報
しかしながら、上記従来の光半導体装置においては、基体101に配線基板105がろう付け接合される際に、基体101と配線基板105とが熱膨張した状態で接合され、その後冷却されると配線基板105と基体101との熱膨張差によって、配線基板105内に残留応力が作用し続ける状態となる。そしてその後、基体101の外周部に蓋体103を接合する際に基体101の外周部に熱が加えられ、基体101の外周部が熱膨張することによって基体101に応力が生じると、配線基板105にさらに応力が作用することとなり、配線基板105がクラック等によって破損してしまう場合があった。
近時においては、光半導体素子収納用パッケージおよび光半導体装置が小型集積化する傾向にあり、基体101の外周部から基体101の貫通穴101aの周縁部までの距離が近接したものとなってきた。そのため、基体101の外周部に蓋体103を接合させる際に、蓋体103の接合に伴う熱応力が配線基板105に大きく作用する傾向にある。また、光半導体素子収納用パッケージおよび光半導体装置の小型集積化により、配線基板105自体が薄型化し、配線基板105がクラック等によって破損し易い傾向にある。
以上のように、従来の光半導体装置においては、蓋体103を接合する際に配線基板105がクラック等によって破損し易く、その結果、光半導体装置の内部の気密信頼性を低下させてしまったり、第1の電極パッド106aと第2の電極パッド107aとの電気的接続の信頼性を低下させてしまったりして、内部に収納される光半導体素子102を正常かつ安定に作動させることができないという問題点を有していた。
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は配線基板が破損しにくく、よって気密信頼性に優れる光半導体素子収納用パッケージおよび光半導体装置を提供することにある。
本発明の光半導体素子収納用パッケージは、上下主面間を貫通する貫通穴が形成された平板状の金属製の基体と、上端面の中央部に貫通孔が形成されているとともに下端が開かれた筒状とされており、前記基体の上側主面の外周部に前記下端が接合される金属製の蓋体と、該蓋体の前記貫通孔の開口の周囲に接合された透光性部材と、前記貫通穴を覆って前記基体の上側主面に接合され、複数の絶縁層が積層されて成る絶縁基板の上面に配設された複数の第1の電極パッドおよび前記絶縁基板の下面に配設されて前記第1の電極パッドにそれぞれ内部導体を介して電気的に接続された複数の第2の電極パッドを有する配線基板と、複数の前記第2の電極パッドのそれぞれに接合された外部接続端子部材とを具備している光半導体素子収納用パッケージであって、前記基体は、前記貫通穴と間をあけた外周部に上下主面間を貫通する複数の切欠部を有しており、前記貫通穴の短辺側に設けられた第1切欠部が、前記貫通穴の長辺側に設けられた第2切欠部より大きく形成されていることを特徴とする。

本発明の光半導体素子収納用パッケージは、好ましくは、前記外部接続端子部材は、外部接続用ピンであることを特徴とする。
本発明の光半導体素子収納用パッケージは、好ましくは、前記外部接続端子部材は、外部接続用金属ボールであることを特徴とする。
本発明の光半導体装置は、上記本発明の光半導体素子収納用パッケージと、前記配線基板の上面に載置された光半導体素子と、前記透光性部材を前記光半導体素子の受光部または発光部に対向させて前記下端が前記基体の上側主面の外周部に接合された前記蓋体とを具備していることを特徴とする。
また、本発明の光半導体素子収納用パッケージは、上下主面間を貫通する長方形状の貫通穴が形成されているとともに、前記貫通穴と間をあけた外周部に上下主面間を貫通する複数の切欠部を有しており、前記切欠部は前記貫通穴の短辺側に設けられた第1切欠部が前記貫通穴の長辺側に設けられた第2切欠部より大きく形成されている平板状の金属製の基体と、上端面の中央部に貫通孔が形成されているとともに下端が開かれた筒状とされており、前記基体の上側主面の外周部に前記下端が接合される金属製の蓋体と、該蓋体の前記貫通孔の開口の周囲に接合された透光性部材と、前記貫通穴を覆って前記基体の上側主面に接合された入出力端子とを具備しており、該入出力端子は、前記上側主面の前記貫通穴をまたがって立設された誘電体から成る四角形状の第1の平板部と、該第1の平板部の一方の主面に前記基体側の一辺から対向する他辺にかけて形成された線路導体と、四角形状の誘電体から成り、前記基体側の一端面が前記第1の平板部と面一とされて前記第1の平板部の前記一方の主面に積層された第2の平板部と、前記第1の平板部よりも高い四角形状であり、前記基体側の一端面が前記第1の平板部と面一とされて前記第1の平板部の他方の主面に積層された金属板とを具備しているとともに、前記入出力端子の下面の前記貫通穴の内側の部位に前記線路導体に電気的に接続された外部接続端子部材が接合されていることを特徴とする。
本発明の光半導体素子収納用パッケージは、好ましくは、前記外部接続端子部材は、外部接続用ピンであることを特徴とする。
本発明の光半導体素子収納用パッケージは、好ましくは、前記外部接続端子部材は、外部接続用金属ボールであることを特徴とする。
本発明の光半導体装置は、上記本発明の光半導体素子収納用パッケージと、前記金属板の前記第1の平板部側の面の上端の露出部に取着されるとともに前記線路導体に電気的に接続された光半導体素子と、前記透光性部材を前記光半導体素子の受光部または発光部に対向させて前記基体の上側主面の外周部に下端が接合された前記蓋体とを具備していることを特徴とする。
本発明の光半導体素子収納用パッケージは、上下主面間を貫通する貫通穴が形成された平板状の金属製の基体と、上端面の中央部に貫通孔が形成されているとともに下端が開かれた筒状とされており、基体の上側主面の外周部に下端が接合される金属製の蓋体と、蓋体の貫通孔の開口の周囲に接合された透光性部材と、貫通穴を覆って基体の上側主面に接合され、複数の絶縁層が積層されて成る絶縁基板の上面に配設された複数の第1の電極パッドおよび絶縁基板の下面に配設されて第1の電極パッドにそれぞれ内部導体を介して電気的に接続された複数の第2の電極パッドを有する配線基板と、複数の第2の電極パッドのそれぞれに接合された外部接続端子部材とを具備しており、基体は、外周部に上下主面間を貫通する切欠部を有していることから、貫通穴が形成されている基体の外周部に蓋体を接合する際に、基体の外周部に熱応力が作用しても、基体の平面内で切欠部が開閉するように基体の外周部が変形して、熱応力を吸収することが可能となる。その結果、基体の外周部に蓋体を接合しても配線基板に応力が作用し難くなり、配線基板がクラック等によって破損し難くなる。
これによって、光半導体素子収納用パッケージの内部の気密信頼性を良好に保持できるとともに、第1の電極パッドと第2の電極パッドとの電気的接続の信頼性を良好に保持して、内部に収納される光半導体素子を正常かつ安定に作動させることができる。
本発明の光半導体素子収納用パッケージは、好ましくは、外部接続端子部材は、外部接続用ピンであることから、配線基板の第2の電極パッドと外部電気回路基板の電極とを接続することができる。
本発明の光半導体素子収納用パッケージは、好ましくは、外部接続端子部材は、外部接続用金属ボールであることから、従来のように光半導体装置の取り扱いの際に外部接続用の外部接続用ピンが曲がってしまうということがなくなり、外部接続用金属ボールを介して高周波信号を効率良くかつ安定的に光半導体素子収納用パッケージに入出力させることができる。即ち、外部接続用金属ボールにより外部接続用ピンに比べ外部電気回路との接続部の形状を安定なものとすることができ、接続部の形状起因による高周波電気特性のばらつきを小さくすることができ、その結果、接続部を伝送する高周波信号の伝送特性を向上させることができる。
また、外部接続用金属ボールにより光半導体素子収納用パッケージと外部電気回路との接続部の長さを短くすることができ、高周波信号が伝送する伝送線路長さを最小限に抑えて、接続部において発生する反射損失等の伝送損失が生じるのを最小限に抑えることができる。
本発明の光半導体装置は、上記本発明の光半導体素子収納用パッケージと、配線基板の上面に載置された光半導体素子と、透光性部材を光半導体素子の受光部または発光部に対向させて下端が基体の上側主面の外周部に下端が接合された蓋体とを具備していることにより、上記本発明の光半導体素子収納用パッケージを用いた内部の気密信頼性に優れ、光半導体素子の動作信頼性が高く、かつ小型化が可能なものとなる。
また、本発明の光半導体素子収納用パッケージは、上下主面間を貫通する貫通穴が形成されているとともに外周部に上下主面間を貫通する切欠部を有している平板状の金属製の基体と、上端面の中央部に貫通孔が形成されているとともに下端が開かれた筒状とされており、基体の上側主面の外周部に下端が接合される金属製の蓋体と、蓋体の貫通孔の開口の周囲に接合された透光性部材と、貫通穴を覆って基体の上側主面に接合された入出力端子とを具備しており、入出力端子は、上側主面の貫通穴をまたがって立設された誘電体から成る四角形状の第1の平板部と、第1の平板部の一方の主面に基体側の一辺から対向する他辺にかけて形成された線路導体と、四角形状の誘電体から成り、基体側の一端面が第1の平板部と面一とされて第1の平板部の一方の主面に積層された第2の平板部と、第1の平板部よりも高い四角形状であり、基体側の一端面が第1の平板部と面一とされて第1の平板部の他方の主面に積層された金属板とを具備しているとともに、入出力端子の下面の貫通穴の内側の部位に線路導体に電気的に接続された外部接続端子部材が接合されていることから、貫通穴が形成されている基体の外周部に蓋体を接合する際に、基体の外周部に熱応力が作用しても、基体の平面内で切欠部が開閉するように基体の外周部が変形して、熱応力を吸収することが可能となる。その結果、基体の外周部に蓋体を接合させても入出力端子に応力が作用し難くなり、入出力端子がクラック等によって破損し難くなる。これによって、光半導体素子収納用パッケージの内部の気密信頼性を良好に保持できるとともに、第1の電極パッドと第2の電極パッドとの電気的接続の信頼性を良好に保持して、内部に収納される光半導体素子を正常かつ安定に作動させることができる。
さらに、第1の平板部の他方の主面に積層された金属板を具備していることにより、光半導体素子が作動する際に発生する熱を、金属板を介して基体に伝えることができ、基体や蓋体から効率よく外部に放散させることができる。その結果、光半導体素子の温度上昇を抑制し、光半導体素子が誤作動等するのを防止し、光半導体素子を長期にわたり正常かつ安定に作動させ得るものとすることができる。
本発明の光半導体素子収納用パッケージは、好ましくは、外部接続端子部材は、外部接続用ピンであることから、配線基板の第2の電極パッドと外部電気回路基板の電極とを接続することができる。
本発明の光半導体素子収納用パッケージは、好ましくは、外部接続用端子部材は、外部接続用金属ボールであることから、従来のように光半導体装置の取り扱いの際に外部接続用の外部接続用ピンが曲がってしまうということがなくなり、外部接続用金属ボールを介して高周波信号を効率良くかつ安定的に光半導体素子収納用パッケージに入出力させることができる。即ち、外部接続用金属ボールにより外部接続用ピンに比べ外部電気回路との接続部の形状を安定なものとすることができ、接続部の形状起因による高周波電気特性のばらつきを小さくすることができ、その結果、接続部を伝送する高周波信号の伝送特性を向上させることができる。
また、外部接続用金属ボールにより光半導体素子収納用パッケージと外部電気回路との接続部の長さを短くすることができ、高周波信号が伝送する伝送線路長さを最小限に抑えて、接続部において発生する反射損失等の伝送損失が生じるのを最小限に抑えることができる。
本発明の光半導体装置は、上記本発明の光半導体素子収納用パッケージと、金属板の第1の平板部側の面の上端の露出部に取着されるとともに線路導体に電気的に接続された光半導体素子と、透光性部材を光半導体素子の受光部または発光部に対向させて基体の上側主面の外周部に下端が接合された蓋体とを具備していることにより、上記本発明の光半導体素子収納用パッケージを用いた内部の気密信頼性に優れ光半導体素子の動作信頼性が極めて高く、かつ小型化が可能なものとなる。
本発明の光半導体素子収納用パッケージおよび光半導体装置について以下に詳細に説明する。図1(a)は本発明の光半導体素子収納用パッケージおよび光半導体装置の実施の形態の一例を示す正面から見た断面図、図1(b)は図1(a)の光半導体素子収納用パッケージおよび光半導体装置の下面図であり、図2(a),図2(b),図2(c)はそれぞれ本発明の光半導体素子収納用パッケージおよび光半導体装置の実施の形態の他の例を示し、基体の種々の実施の形態の例を示す下面図であり、図3は本発明の光半導体素子収納用パッケージおよび光半導体装置の実施の形態の他の例を示す正面から見た断面図である。これらの図において、1は基体、2は光半導体素子、4は透光性部材、5は配線基板、12は光ファイバ、15は入出力端子、3は金属製の蓋体を示す。これら基体1および配線基板5、または基体1および入出力端子15で光半導体素子収納用パッケージが基本的に構成される。また、光半導体素子収納用パッケージに光半導体素子2を搭載し、透光性部材4が接合された蓋体3を接合することにより光半導体装置となる。
図1に示される本発明の光半導体素子収納用パッケージは、上下主面間を貫通する貫通穴1aが形成された平板状の金属製の基体1と、上端面3aの中央部に貫通孔3bが形成されているとともに下端3cが開かれた筒状とされており、基体1の上側主面の外周部に下端3cが接合される金属製の蓋体3と、貫通孔3bの開口の周囲に接合された透光性部材4と、貫通穴1aを覆って基体1の上側主面に接合され、複数の絶縁層が積層されて成る絶縁基板の上面に配設された複数の第1の電極パッド6aおよび絶縁基板の下面に配設されて第1の電極パッド6aにそれぞれ内部導体8を介して電気的に接続された複数の第2の電極パッド7aとを有する配線基板5と、複数の第2の電極パッド7aのそれぞれに接合された外部接続端子部材としての外部接続用ピン10とを具備しており、基体1は、外周部に上下主面間を貫通する切欠部1bを有しているものである。
図3に示される本発明の光半導体素子収納用パッケージは、図1に示される光半導体素子収納用パッケージにおいて、外部接続用ピン10に代えて外部接続端子部材としての外部接続用金属ボール10aを具備しているものである。
図1に示される本発明の光半導体装置は、上記本発明の光半導体素子収納用パッケージと、配線基板5の上面に載置された光半導体素子2と、透光性部材4を光半導体素子2の受光部または発光部に対向させて基体1の上側主面の外周部に下端3cが接合された蓋体3とを具備しているものである。
また、図4に示される本発明の光半導体素子収納用パッケージは、上下主面間を貫通する貫通穴1aが形成されているとともに外周部に上下主面間を貫通する切欠部1bを有している平板状の金属製の基体1と、上端面3aの中央部に貫通孔3bが形成されているとともに下端3cが開かれた筒状とされており、基体1の上側主面の外周部に下端3cが接合される金属製の蓋体3と、蓋体3の貫通孔3bの開口の周囲に接合された透光性部材4と、貫通穴1aを覆って基体1の上側主面に接合された入出力端子15とを具備しており、入出力端子15は、上側主面の貫通穴1aをまたがって立設された誘電体から成る四角形状の第1の平板部15−1と、第1の平板部15−1の一方の主面に基体1側の一辺から対向する他辺にかけて形成された線路導体15aと、四角形状の誘電体から成り、基体1側の一端面が第1の平板部15−1と面一とされて第1の平板部15−1の一方の主面に積層された第2の平板部15−2と、第1の平板部15−1よりも高い四角形状であり、基体1側の一端面が第1の平板部15−1と面一とされて第1の平板部15−1の他方の主面に積層された金属板25とを具備しているとともに、入出力端子15の下面の貫通穴1aの内側の部位に線路導体15aに電気的に接続された外部接続端子部材としての外部接続用ピン10が接合されているものである。
図5に示される本発明の光半導体素子収納用パッケージは、図4に示される光半導体素子収納用パッケージにおいて、外部接続用ピン10に代えて外部接続端子部材としての外部接続用金属ボール10aを具備しているものである。
また、図4に示される本発明の光半導体装置は、上記本発明の光半導体素子収納用パッケージと、金属板25の第1の平板部15−1側の面の上端の露出部に取着されるとともに線路導体15aに電気的に接続された光半導体素子2と、透光性部材4を光半導体素子2の受光部または発光部に対向させて基体1の上側主面の外周部に下端3cが接合された蓋体3とを具備しているものである。
以下、図1および図3に示される光半導体素子収納用パッケージおよび光半導体装置を本発明の第1の実施の形態とし、図4および図5に示される光半導体素子収納用パッケージおよび光半導体装置を本発明の第2の実施の形態として詳細に説明する。
先ず本発明の光半導体素子収納用パッケージおよび光半導体装置の第1の実施の形態について説明する。以下の実施の形態の例においては、内部導体8が貫通導体8aと内層導体層8bとから成る場合について説明するが、内部導体8は貫通導体8aのみから成っていてもよい。なお、内層導体層8bは、上下のセラミックグリーンシートにおける貫通導体8a同士を確実に電気的に接続させるとともに、内層に配線を引きまわすためのものである。
本発明の光半導体素子収納用パッケージおよび光半導体装置の第1の実施の形態における基体1は、平面視形状が円板状、長方形状、多角形状等の平板状であり、Fe−Ni−Co合金やFe−Ni合金、Cu−W合金等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。この基体1には、外部接続用ピン10を挿通するために、基体1の上下主面間を貫通する貫通穴1aおよび外周部に切欠部1bが設けられている。そして、この貫通穴1aには、配線基板5が貫通穴1aを覆うようにして基体1の貫通穴1aの周囲に銀(Ag)ろう等のろう材によって気密に接合される。基体1にろう材を介して接合するために、配線基板5の下面外周部には第2の同一面導体層7bが形成されている。
配線基板5はアルミナ(Al)質焼結体,窒化アルミニウム(AlN)質焼結体,ムライト(3Al・2SiO)質焼結体等の誘電体から成り、以下のようにして作製される。例えば、Al質セラミックスから成る場合、先ずAl、酸化珪素(SiO)、酸化マグネシウム(MgO)および酸化カルシウム(CaO)等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートを得る。次に、このセラミックグリーンシートに、Wやモリブデン(Mo)等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、第1の電極パッド6a,第2の電極パッド7a,第2の同一面導体層7b,内層導体層8bとなるメタライズ層を所定パターンに形成する。また、金型等によって打ち抜き加工することによって、各セラミックグリーンシートの所望の位置に貫通導体8aとなる貫通孔を形成し、この貫通孔にWやMo等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを充填する。その後、セラミックグリーンシートを複数枚積層し、これを還元雰囲気中、約1600℃の温度で焼成することにより製作される。
本発明の光半導体素子収納用パッケージにおいて、図1(a),図1(b)に示すように、基体1は、中央部に貫通穴1aが形成されており、外周部に上下主面間を貫通する切欠部1bを有している。これにより、基体1の外周部に蓋体3を接合する際に基体1の外周部に周方向の熱応力が作用しても、基体1の平面内で切欠部1bが開閉するように容易に基体1の外周部が変形し、熱応力を吸収することが可能となる。その結果、基体1の外周部に蓋体3を接合しても、基体1の外周部に作用する熱応力が切欠部1bによって吸収緩和されるので、配線基板5に応力が作用し難くなり、配線基板5がクラック等によって破損し難くなる。切欠部1bが形成されていない場合、基体1の外周部に蓋体3を接合させる際に外周部に作用する熱応力が、中央部の貫通穴1aの周囲に作用し、配線基板5に作用してしまうこととなる。近時の小型集積化した光半導体素子収納用パッケージにおいては配線基板5が小型薄型化してきており、配線基板5が破損し易くなっているので、この構成は、近時の小型集積化した光半導体素子収納用パッケージにおいては特に有効である。
また、基体1の切欠部1bを目印として機能させ、配線基板5を所定の向きに正確に位置合わせして接合することができ、所定の形状を有する光半導体素子収納用パッケージとすることができる。
以上のように、蓋体3を接合する際に配線基板5がクラック等によって破損し難くなり、その結果、光半導体素子収納用パッケージの内部の気密信頼性を良好に保持できるとともに、第1の電極パッド6aと第2の電極パッド7aとの電気的接続の信頼性を良好に保持して、内部に収納される光半導体素子2を正常かつ安定に作動させることができる。
基体1に設けられる切欠部1bの個数および配置は、図1(b)に示されるような基体1の外周部の対称となる位置に2個配置する形態や、図2(a)に示されるような基体1の外周部に等間隔で4個配置する形態等、種々の形態とし得る。
また、図2(a)に示されるような円板状の基体1に長方形状の貫通穴1aを有する場合、貫通穴1aの外周から基体1の外周までの距離は均一にならないため、基体1の外周部に蓋体3を接合させる際に、基体1の外周部に発生する熱膨張の量も均一にはならない。そのような場合は、基体1の各部位の熱膨張量に応じて切欠部1bの大きさを変えてもよい。例えば、図2(a)においては、貫通穴1aの上下(長方形状の貫通穴1aの長辺方向)に設けられる切欠部1bよりも貫通穴1aの左右(長方形状の貫通穴1aの短辺方向)に設けられる切欠部1bの方が大きくなっているのがよい。
好ましくは、切欠部1bの個数は2個以上であるのがよく、この構成により、切欠部1bが基体1の平面内で開閉するように基体1の外周部を変形させ易くできる。切欠部1bの個数が1個だけであると、切欠部1bが開閉するように基体1の外周部が変形し難くなる。また、切欠部1bの個数は多いのが良く、外周部を変形させ易くすることができるとともに、基体1の外周部に蓋体3を溶接接合させる場合においては、基体1と蓋体3との溶接接合面積を大きくとることができ、基体1に蓋体3を強固に接合させることができる。
切欠部1bの平面視における形状は、図1(b),図2(a)に示されるようなV字形状の他に、図2(b)に示される円弧状や図2(c)に示される凹字状であってもよく種々の形状とし得る。好ましくは、図1(b),図2(a)に示されるようなV字形状であるのがよく、この構成により、切欠部1bが開閉する方向に基体1の外周部を変形させ易くできる。
配線基板5の下面には、図1(a),図1(b)に示すように、複数個の第2の電極パッド7aが配設されており、それぞれの第2の電極パッド7aに外部接続用ピン10が、Agろう等のろう材によって接続される。好ましくは、外部接続用ピン10は、第2の電極パッド7aとの接合部(上端)に、釘の頭部のように上面が平たく成形された鍔部が設けられているのがよく、外部接続用ピン10を電極パッド7aに強固に接合できる。
好ましくは、配線基板5の上面のほぼ全面に、第1の電極パッド6aの周囲に所定間隔をもって第1の同一面導体層6bを形成し、また配線基板5の下面の第2の電極パッド7aの周囲に所定間隔をもって配線基板5の下面の全面に第2の同一面導体層7bを形成するのがよい。この構成により、配線基板5の上下面においてシールド効果(電磁遮蔽効果)が得られ、高周波信号がノイズ等の影響により正常に入出力できなくなるのを防止するとともに、配線基板5の上下面での高周波信号の放射による損失を防止する。
また、基体1と配線基板5とをろう付け等によって接合する際に、接合用治具を用いるのだが、接合用治具の基体1の支持部には切欠部1bに係合する突起部を設けておけばよく、これにより基体1の回転ズレを確実に防止することができる。そして、貫通穴1aが、例えば、図2(a)に示すような長方形状であり、配線基板5がこの貫通穴1aの周囲に接合される長方形状のものであっても、貫通穴1aの各辺と配線基板5の各辺とが平行になるように正確に接合することができる。
さらに、配線基板5が円板状である場合においても、配線基板5の外周部に、周囲の円弧の一部を直線状に切り欠いた切り込み部やV字状の切り込みを設け、この切り込み部を配線基板5の接合用治具に係止させることで、基体1と配線基板5とを互いに所定の位置で接合させることができる。特に、配線基板5の第2の電極パッド7aの配置が、例えば、図1(b)の下面図に示されるような2列に配置されたものであり、基体1の貫通穴1aは、端に配置された第2の電極パッド7a(図1(b)において紙面上側の2列および下側の2列)の外周形状に沿うようにして円弧状に切り欠かれている形状(円の外周部に第2の電極パッド7aの形状に合わせた円弧状の延出部を有する形状)とされている場合であっても、基体1および配線基板5とを回転ズレさせずに正確に配置して接合することができる。
さらにまた、光半導体素子2を配線基板5に実装する際も、基体1の切欠部1bを目印として機能させることで、光半導体素子2を配線基板5の所定の位置に正確に実装でき、所定の性能を有する光半導体装置とさせることができる。
蓋体3は、Fe−Ni−Co合金等の金属のインゴットに圧延加工や打ち抜き加工、絞り加工等の従来周知の金属加工法を施すことによって所定形状に製作される。この蓋体3は、筒状部と上端面3aが個々に製作され、それらをろう付け、半田付け、溶接等によって接合したものであってもよい。
蓋体3には、貫通孔3bを塞ぐように貫通孔3bの上端面3a側開口の周囲に、透光性部材4がガラス接合や半田付け等により気密に接合される。透光性部材4は、ガラスやサファイア等から成る円板状,レンズ状,球状または半球状等のものであり、球状の場合周縁部で、円板状やレンズ状の場合一主面の外周部で、半球状の場合平面部の外周部で蓋体3に接合される。
そして、蓋体3の下端3cは、図1に示されるように鍔部とされ、鍔部の外周端は、基体1の外周端とほぼ同じ外径となるように、または、切欠部1bの先端と基体1の外周端との間の位置になるように形成される。そして、蓋体3を基体1の上側主面に載置し、蓋体3の下端3c(鍔部)と基体1の上側主面の外周部とが接合される。蓋体3の接合は、蓋体3の鍔部の外周端が切欠部1bの先端の位置になる場合は、蓋体3と基体1とをシーム溶接によって接合すればよい。換言すれば、シーム溶接部と切欠部1bとが交わらない場合は、シーム溶接のみで接合すればよい。蓋体3の鍔部の外周端が切欠部1bのある位置または基体1の外周端と同じ位置になり、シーム溶接部と切欠部1bとが交わる場合は、切欠部1bを埋める程度に金(Au)−錫(Sn)半田,Ag−Sn半田や鉛(Pb)−Sn半田等の低融点ロウ材のプリフォームを基体1と蓋体3との間に挿入し、シーム溶接によってこれら低融点ロウ材を溶かしつつ基体1と蓋体3とを溶接接合すればよい。シーム溶接と低融点ロウ材によって、基体1と蓋体3の下端3cとは気密に封止される。
また、光ファイバ12は、Fe−Ni−Co合金等の金属から成る円筒状の固定部材13の上端面に固定され、固定部材13の下端面が蓋体3の外周面にレーザ溶接法等の溶接によって接合されることによって光ファイバ12が固定部材13を介して透光性部材4の上方に固定され、製品としての光半導体装置となる。これにより、光ファイバ12を介して内部に収容する光半導体素子2と外部との光信号の授受が可能となる。
本発明の光半導体装置は、光半導体素子2の電極を配線基板5および外部接続用ピン10を介して外部電気回路に電気的に接続し、外部電気回路から供給される電気信号によって光半導体素子2にレーザ光等の光を励起させ、この光を透光性部材4、光ファイバ12の順に透過させ、光ファイバ12を介して外部に伝送することによって、高速光通信等に使用される光半導体装置として機能する。
図3に示される本発明の光半導体素子収納用パッケージは、図1に示される光半導体素子収納用パッケージにおいて、外部接続用ピン10に代えて外部接続用金属ボール10aを具備しているものである。
この構成により、従来のように光半導体装置の取り扱いの際に外部接続用の外部接続用ピン10が曲がってしまうということがなくなり、外部接続用金属ボール10aを介して高周波信号を効率良くかつ安定的に光半導体素子収納用パッケージに入出力させることができる。即ち、外部接続用金属ボール10aによって外部電気回路基板と光半導体装置とを接続するので、外部接続用ピン10を用いる場合に比べ、外部電気回路との接続位置を安定させることができ、接続部の形状起因による高周波電気特性のばらつきを小さくすることができる。その結果、接続部を伝送する高周波信号の伝送特性を向上させることができる。
また、配線基板5の下面に設けられた外部接続用金属ボール10aによって、光半導体素子収納用パッケージを外部電気回路に表面実装させることが可能となる。その結果、光半導体素子収納用パッケージの外部電気回路への実装作業を容易なものとすることができる。外部接続用ピン10が折れるということもなくなり、光半導体素子収納用パッケージと外部電気回路との電気的接続の信頼性を向上させることができる。
また、外部接続用金属ボール10aを用いることによって、光半導体素子収納用パッケージと外部電気回路との接続部の長さを短くすることができ、高周波信号が伝送する伝送線路長さを最小限に抑えて、接続部において発生する反射損失等の伝送損失が生じるのを最小限に抑えることができる。また、外部接続用金属ボール10aを用いるので、外部電気回路基板と配線基板5とが平行に接続されやすい。外部電気回路基板と配線基板5とを平行にすることによって、基体1が外部電気回路基板に接触し、外部電気回路が短絡してしまわない。
また、光半導体素子2の高出力化により、光半導体素子2から発生する熱量が増大しても、光半導体素子2から発生する熱を外部接続用金属ボール10aを介して外部電気回路基板に熱放散させやすくすることができる。これによって、光半導体素子2の温度上昇を防止して、光半導体素子2を正常かつ安定に作動させることができる。
さらに、外部接続用金属ボール10aにより接続するので、光半導体素子収納用パッケージが従来のものよりも小型化し、近時の光半導体素子収納用パッケージの小型化傾向に適合するものとなる。
次に本発明の光半導体素子収納用パッケージおよび光半導体装置の第2の実施の形態について説明する。
本発明の光半導体素子収納用パッケージおよび光半導体装置の第2の実施の形態における基体1は、第1の実施の形態における基体1と同様に、円板状、長方形状、多角形状等の平板状であり、Fe−Ni−Co合金やCu−W,Cu−Mo等の金属のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。また、基体1には、中央部の上下主面間に長方形状等の貫通穴1aが形成されており、外周部の上下主面間に切欠部1bが形成されている。そして、基体1の上側主面の貫通穴1a周囲に入出力端子15の下面に設けられたメタライズ層が、Agロウ等のロウ材によって接合されることにより、貫通穴1aを塞ぐようにして入出力端子15が気密に接合される。
本発明の光半導体素子収納用パッケージの第2の実施の形態においても、第1の実施の形態と同様に、基体1は、中央部に貫通穴1aが形成されており、外周部の上下主面間に切欠部1bが形成されているので、基体1の上側主面の外周部に蓋体3の下端が接合される際の熱応力によって、入出力端子15にクラック等の破損が生じるのを抑制することができる。なお、第1の実施の形態における切欠部1bの配置や形状等は、第2の実施の形態においても同じように用いることができ、第1の実施の形態と同じ作用効果を奏することができる。
本発明の入出力端子15は、図4に示すように、上側主面の貫通穴1aをまたがって立設された誘電体から成る四角形状の第1の平板部15−1と、この第1の平板部15−1の一方の主面に基体1側の一辺から対向する他辺にかけて形成された線路導体15aと、四角形状の誘電体から成り、基体1側の一端面が第1の平板部15−1と面一とされて第1の平板部15−1の一方の主面に積層された第2の平板部15−2と、第1の平板部15−1よりも高い四角形状であり、基体1側の一端面が第1の平板部15−1と面一とされて第1の平板部15−1の他方の主面に積層された金属板25とから構成されている。
なお、第1および第2の平板部15−1,15−2の側面には接地導体15bが形成されていてもよい。この構成によって、線路導体15aに高周波信号を伝送させても、反射損失等の伝送損失が発生するのを最小限に抑えることができるようになる。
また、第1の平板部15−1の線路導体15a側の主面と対向する面(裏面)に形成された接地導体15bは、金属板25を第1の平板部15−1にAgロウ等のロウ材によってロウ付けするための接合部ともなる。
第1および第2の平板部15−1,15−2は、Al質焼結体,AlN質焼結体,3Al・2SiO質焼結体等の誘電体から成り、また、線路導体15aは、WやMo等のメタライズ層から成る。
このような第1および第2の平板部15−1,15−2は以下のようにして作製される。例えば、第1および第2の平板部15−1,15−2がAl質焼結体から成る場合、先ずAl、酸化珪素(SiO)、酸化マグネシウム(MgO)および酸化カルシウム(CaO)等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートを得る。次に、このセラミックグリーンシートに、WやMo等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、線路導体15aとなるメタライズ層を所定パターンに形成する。また、入出力端子15をAgロウ等を介して基体1にロウ付けするために、第1および第2の平板部15−1,15−2の基体1との接合部にも、線路導体15aと同様にしてメタライズ層を所定パターンに形成する。しかる後、セラミックグリーンシートを複数枚積層し、これを還元雰囲気中、約1600℃の温度で焼成することにより製作される。
また、第1および第2の平板部15−1,15−2は、その貫通穴1a側の一端面に基体1との接合のためのメタライズ層を形成せずに焼成し、焼成後に第1および第2の平板部15−1,15−2積層体の表面をスライス切断加工あるいは研磨加工した後、そのスライス切断面あるいは研磨面にWやMo等を主成分とする金属ペーストをスクリーン印刷法等の厚膜形成技術により印刷塗布して、これを還元雰囲気中、約1300℃の温度で焼成することにより製作してもよい。これにより、第1および第2の平板部15−1,15−2積層体の表面を平坦にすることができ、基体1との接合をより良好にすることができる。
また、第1の平板部15−1の線路導体15a側の主面と対向する面には、Cu−W合金やCu−Mo合金等の金属から成る金属板25が接合される。この金属板25は入出力端子15の他端側において入出力端子15よりも突出した突出部25aを有しており、突出部25aの第1の平板部15−1側の露出面には光半導体素子2が載置される搭載部25bが設けられている。この構成により、光半導体素子2が作動する際に発生する熱を、金属板25から基体1と蓋体3を経由して効率よく外部に放散させることができ、光半導体素子2が蓄熱して温度が上昇するのを抑制し、光半導体素子2が誤作動等するのを防止し、光半導体素子2を長期にわたり正常かつ安定に作動させ得る光半導体素子収納用パッケージとすることができる。
金属板25は、長方形状で、Cu−W合金やCu−Mo合金等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。
このように第1の平板部15−1の他方の主面に積層された金属板25を具備していることにより、光半導体素子2が作動する際に発生する熱を金属板25を介して基体1に伝えることができ、基体1や蓋体3から効率よく外部に放散させることができる。その結果、光半導体素子2の温度上昇を抑制し、光半導体素子2が誤作動等するのを防止し、光半導体素子2を正常かつ安定に作動させ得るものとすることができる。
好ましくは、金属板25および基体1はCu−Mo合金から成るのがよく、この構成により、熱伝導性に優れるCu−Mo合金から成る金属板25および基体1を介して光半導体素子2から発生する熱をさらに効率よく外部に放散させることができる。その結果、光半導体素子2が蓄熱して温度が上昇するのを十分に抑制して、光半導体素子2が誤作動等するのを確実に防止し、光半導体素子2を長期にわたり正常かつ安定に作動させ得る光半導体素子収納用パッケージとすることができる。
また、Cu−Mo合金はCu−W合金に比べて軟らかく、金型を用いた打ち抜き加工に適している。従って、金属板25および基体1がCu−Mo合金から成ることによって、金属板25および基体1を打ち抜き加工で効率よく大量生産することができ、量産性に適したものとすることができる。
このような入出力端子15が基体1と垂直な方向に向けられた状態で基体1の上側主面の貫通穴1a周囲に下面が接合されることにより、光半導体素子2の側面において発光または受光する光半導体素子2を搭載する場合であっても、搭載部25bにキャリア等の基台を介さずに光半導体素子2をそのまま載置することができ、光ファイバ12と光結合させることが可能な光半導体素子2の実装が極めて容易なものとなる。
また、入出力端子15は、下面の貫通穴1aの内側の部位に、外部接続用ピン10を線路導体15aや接地導体に電気的に接続するためのWやMo等の高融点金属を主成分とするメタライズ層から成る接続用パッド15cが設けられる。そして、この接続用パッド15cにFe−Ni−Co合金等の金属から成る外部接続用ピン10が接合され、この外部接続用ピン10が外部電気回路基板等の外部電気回路に電気的に接続されることにより、光半導体素子2と外部電気回路との間で電気信号の入出力が行なわれる。なお、外部接続用ピン10はFe−Ni−Co合金等のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって棒状の所定形状に製作される。
また、基体1の上側主面の外周部には、図1に示される本発明の第1の実施の形態の光半導体素子収納用パッケージおよび光半導体装置と同様な蓋体3が設けられる。
このような光半導体素子収納用パッケージは、金属板25に設けられた光半導体素子2の搭載部25bに、光半導体素子2をSn−Pb半田等の低融点ロウ材で載置固定するとともに、線路導体15aと光半導体素子2の電極とをボンディングワイヤ等の電気的接続手段11で電気的に接続し、基体1の上側主面の外周部に蓋体3をシーム溶接等により接合することにより、光半導体装置となる。なお、第2の平板部15−2は、線路導体15aの端部を露出させて電気的接続手段11が良好に接続されるようにするため、第1の平板部15−1よりも低くなっているのがよい。
そして、光半導体装置の蓋体3の外周の鍔状部には、光ファイバ12が上端面に固定されたFe−Ni−Co合金等の金属から成る円筒状の固定部材13の下端面がレーザ溶接法等の溶接によって接合される。これにより、光ファイバ12が固定部材13を介して透光性部材4の上方に固定されることにより、光ファイバ12を介して内部に収容する光半導体素子2と外部との光信号の授受が可能となる。
本発明の光半導体装置は、光半導体素子2の電極が入出力端子15および外部接続用ピン10を介して外部電気回路に電気的に接続され、例えば外部電気回路から供給される電気信号によって光半導体素子2にレーザ光等の光を励起させ、この光を透光性部材4、光ファイバ12の順に透過させ、光ファイバ12を介して外部に伝送することによって、高速光通信等に使用される光半導体装置として機能する。
図5に示される本発明の光半導体素子収納用パッケージは、図4に示される光半導体素子収納用パッケージにおいて、外部接続用ピン10に代えて外部接続用金属ボール10aを具備しているものである。これによって、上記第1の実施の形態例において、外部接続用金属ボール10aを用いて配線基板5を外部電気回路基板に接続した場合と同様の作用効果を奏させることができる。
すなわち、この構成により、従来のように光半導体装置の取り扱いの際に外部接続用の外部接続用ピン10が曲がってしまうということがなくなり、外部接続用金属ボール10aを介して高周波信号を効率良くかつ安定的に光半導体素子収納用パッケージに入出力させることができる。即ち、外部接続用金属ボール10aによって外部電気回路基板と光半導体装置とを接続するので、外部接続用ピン10を用いる場合に比べ、外部電気回路との接続位置を安定させることができ、接続部の形状起因による高周波電気特性のばらつきを小さくすることができる。その結果、接続部を伝送する高周波信号の伝送特性を向上させることができる。
また、配線基板5の下面に設けられた外部接続用金属ボール10aによって、光半導体素子収納用パッケージを外部電気回路に表面実装させることが可能となる。その結果、光半導体素子収納用パッケージの外部電気回路への実装作業を容易なものとすることができる。外部接続用ピン10が折れるということもなくなり、光半導体素子収納用パッケージと外部電気回路との電気的接続の信頼性を向上させることができる。
また、外部接続用金属ボール10aを用いることによって、光半導体素子収納用パッケージと外部電気回路との接続部の長さを短くすることができ、高周波信号が伝送する伝送線路長さを最小限に抑えて、接続部において発生する反射損失等の伝送損失が生じるのを最小限に抑えることができる。また、外部接続用金属ボール10aを用いるので、外部電気回路基板と入出力端子15とが平行に接続されやすい。
また、光半導体素子2の高出力化により、光半導体素子2から発生する熱量が増大しても、光半導体素子2から発生する熱を外部接続用金属ボール10aを介して外部電気回路基板に熱放散させやすくすることができる。これによって、光半導体素子2の温度上昇を防止して、光半導体素子2を正常かつ安定に作動させることができる。
さらに、外部接続用金属ボール10aにより接続するので、光半導体素子収納用パッケージが従来のものよりも小型化し、近時の光半導体素子収納用パッケージの小型化傾向に適合するものとなる。
なお、本発明は上記実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。例えば、光ファイバ12はセラミックスから成るフェルールを介して固定部材13に固定されていてもよい。
(a)は本発明の光半導体素子収納用パッケージおよび光半導体装置の実施の形態の一例を正面から見て示す断面図、(b)は(a)の下面図である。 (a),(b),(c)はそれぞれ本発明の光半導体素子収納用パッケージおよび光半導体装置の実施の形態の他の例における基体の実施の形態の例を示す下面図である。 本発明の光半導体素子収納用パッケージおよび光半導体装置の実施の形態の他の例を示す断面図である。 本発明の光半導体素子収納用パッケージおよび光半導体装置の実施の形態の他の例を示す断面図である。 本発明の光半導体素子収納用パッケージおよび光半導体装置の実施の形態の他の例を示す断面図である。 従来の光半導体素子収納用パッケージおよび光半導体装置の例を正面から見て示す断面図である。
符号の説明
1:基体
1a:貫通穴
1b:切欠部
2:光半導体素子
3:蓋体
3a:上端面
3b:貫通孔
3c:下端
4:透光性部材
5:配線基板
6a:第1の電極パッド
7a:第2の電極パッド
8:内部導体
10:外部接続用ピン
10a:外部接続用金属ボール
15:入出力端子
15−1:第1の平板部
15−2:第2の平板部
15a:線路導体
25:金属板

Claims (8)

  1. 上下主面間を貫通する長方形状の貫通穴が形成された平板状の金属製の基体と、
    上端面の中央部に貫通孔が形成されているとともに下端が開かれた筒状とされており、前記基体の上側主面の外周部に前記下端が接合される金属製の蓋体と、
    該蓋体の前記貫通孔の開口の周囲に接合された透光性部材と、
    前記貫通穴を覆って前記基体の上側主面に接合され、複数の絶縁層が積層されて成る絶縁基板の上面に配設された複数の第1の電極パッドおよび前記絶縁基板の下面に配設されて前記第1の電極パッドにそれぞれ内部導体を介して電気的に接続された複数の第2の電極パッドを有する配線基板と、
    複数の前記第2の電極パッドのそれぞれに接合された外部接続端子部材とを具備している光半導体素子収納用パッケージであって、
    前記基体は、前記貫通穴と間をあけた外周部に上下主面間を貫通する複数の切欠部を有しており、
    前記貫通穴の短辺側に設けられた第1切欠部が、前記貫通穴の長辺側に設けられた第2切欠部より大きく形成されていることを特徴とする光半導体素子収納用パッケージ。
  2. 前記外部接続端子部材は、外部接続用ピンであることを特徴とする請求項1記載の光半導体素子収納用パッケージ。
  3. 前記外部接続端子部材は、外部接続用金属ボールであることを特徴とする請求項1記載の光半導体素子収納用パッケージ。
  4. 請求項1乃至請求項3に記載の光半導体素子収納用パッケージと、前記配線基板の上面に載置された光半導体素子と、前記透光性部材を前記光半導体素子の受光部または発光部に対向させて前記下端が前記基体の上側主面の外周部に接合された前記蓋体とを具備していることを特徴とする光半導体装置。
  5. 上下主面間を貫通する長方形状の貫通穴が形成されているとともに、前記貫通穴と間をあけた外周部に上下主面間を貫通する複数の切欠部を有しており、前記切欠部は前記貫通穴の短辺側に設けられた第1切欠部が前記貫通穴の長辺側に設けられた第2切欠部より大きく形成されている平板状の金属製の基体と、
    上端面の中央部に貫通孔が形成されているとともに下端が開かれた筒状とされており、前記基体の上側主面の外周部に前記下端が接合される金属製の蓋体と、
    該蓋体の前記貫通孔の開口の周囲に接合された透光性部材と、
    前記貫通穴を覆って前記基体の上側主面に接合された入出力端子とを具備しており、該入出力端子は、前記上側主面の前記貫通穴をまたがって立設された誘電体から成る四角形状の第1の平板部と、
    該第1の平板部の一方の主面に前記基体側の一辺から対向する他辺にかけて形成された線路導体と、四角形状の誘電体から成り、前記基体側の一端面が前記第1の平板部と面一とされて前記第1の平板部の前記一方の主面に積層された第2の平板部と、
    前記第1の平板部よりも高い四角形状であり、前記基体側の一端面が前記第1の平板部と面一とされて前記第1の平板部の他方の主面に積層された金属板とを具備しているとともに、前記入出力端子の下面の前記貫通穴の内側の部位に前記線路導体に電気的に接続された外部接続端子部材が接合されていることを特徴とする光半導体素子収納用パッケージ。
  6. 前記外部接続端子部材は、外部接続用ピンであることを特徴とする請求項5記載の光半導体素子収納用パッケージ。
  7. 前記外部接続端子部材は、外部接続用金属ボールであることを特徴とする請求項5記載の光半導体素子収納用パッケージ。
  8. 請求項5乃至請求項7に記載の光半導体素子収納用パッケージと、前記金属板の前記第1の平板部側の面の上端の露出部に取着されるとともに前記線路導体に電気的に接続された光半導体素子と、前記透光性部材を前記光半導体素子の受光部または発光部に対向させて前記基体の上側主面の外周部に下端が接合された前記蓋体とを具備していることを特徴とする光半導体装置。
JP2006090196A 2005-06-28 2006-03-29 光半導体素子収納用パッケージおよび光半導体装置 Expired - Fee Related JP4903470B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006090196A JP4903470B2 (ja) 2005-06-28 2006-03-29 光半導体素子収納用パッケージおよび光半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005188975 2005-06-28
JP2005188975 2005-06-28
JP2006090196A JP4903470B2 (ja) 2005-06-28 2006-03-29 光半導体素子収納用パッケージおよび光半導体装置

Publications (2)

Publication Number Publication Date
JP2007043073A JP2007043073A (ja) 2007-02-15
JP4903470B2 true JP4903470B2 (ja) 2012-03-28

Family

ID=37800731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006090196A Expired - Fee Related JP4903470B2 (ja) 2005-06-28 2006-03-29 光半導体素子収納用パッケージおよび光半導体装置

Country Status (1)

Country Link
JP (1) JP4903470B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147245A (ja) * 2007-12-18 2009-07-02 Nec Corp Canタイプ光モジュール
JP2009182251A (ja) * 2008-01-31 2009-08-13 Fujitsu Ltd 光受信サブアセンブリおよび光受信モジュール
JP5625893B2 (ja) * 2010-12-24 2014-11-19 株式会社オートネットワーク技術研究所 光コネクタ
FR2985855B1 (fr) * 2012-01-17 2014-11-21 Soc Fr Detecteurs Infrarouges Sofradir Procede pour la realisation de traversees electriques etanches au travers d'un boitier d'encapsulation et boitier d'encapsulation muni d'au moins l'une de ces traversees electriques
CN104205529B (zh) * 2012-04-04 2016-11-09 三菱电机株式会社 半导体组件
JP2019186379A (ja) * 2018-04-10 2019-10-24 日本ルメンタム株式会社 光モジュール
JP7273741B2 (ja) * 2020-02-07 2023-05-15 株式会社東芝 光結合装置及び高周波装置
JP7216678B2 (ja) * 2020-02-10 2023-02-01 株式会社東芝 光結合装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069215B2 (ja) * 1984-08-06 1994-02-02 株式会社東芝 位置決め装置
JPS6271289A (ja) * 1985-09-25 1987-04-01 Hitachi Ltd 光電子装置
JPH04243181A (ja) * 1991-01-17 1992-08-31 Fujitsu Ltd 半導体レーザモジュール
JPH04278593A (ja) * 1991-03-07 1992-10-05 Hitachi Ltd 光電子装置およびその製造方法
JPH06268336A (ja) * 1993-03-16 1994-09-22 Hitachi Ltd 位置修正装置
JP2002289957A (ja) * 2001-03-23 2002-10-04 Kyocera Corp 光半導体素子収納用パッケージ
JP4057897B2 (ja) * 2002-01-30 2008-03-05 京セラ株式会社 光半導体装置
JP2004221505A (ja) * 2002-10-16 2004-08-05 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP2004349320A (ja) * 2003-05-20 2004-12-09 Shinko Electric Ind Co Ltd 光半導体素子用ステム及び光半導体装置
JP2004349565A (ja) * 2003-05-23 2004-12-09 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP2005159277A (ja) * 2003-10-30 2005-06-16 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置

Also Published As

Publication number Publication date
JP2007043073A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4903470B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4823155B2 (ja) 電子部品収納用パッケージならびに電子装置および光半導体装置
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004221095A (ja) 光半導体装置
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP2006210672A (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
WO2015012405A1 (ja) 素子収納用パッケージおよび実装構造体
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JPH0837247A (ja) 光半導体素子収納用パッケージ
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004349567A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3914764B2 (ja) 光半導体装置
JP2004349565A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2007150276A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2004179544A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2017152557A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004221505A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004327685A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2005012032A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3898571B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003318303A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees