JP2005347710A - 表面実装型電子部品、プリント配線板及び実装基板 - Google Patents
表面実装型電子部品、プリント配線板及び実装基板 Download PDFInfo
- Publication number
- JP2005347710A JP2005347710A JP2004168922A JP2004168922A JP2005347710A JP 2005347710 A JP2005347710 A JP 2005347710A JP 2004168922 A JP2004168922 A JP 2004168922A JP 2004168922 A JP2004168922 A JP 2004168922A JP 2005347710 A JP2005347710 A JP 2005347710A
- Authority
- JP
- Japan
- Prior art keywords
- reinforcing
- electrodes
- wiring board
- printed wiring
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】バンプによってプリント配線板に実装される電子部品の故障解析を迅速に行うことができるようにする。
【解決手段】ICパッケージ20(電子部品)の下面に信号入出力用の電極バンプと、この周りの領域の外側の四隅に導通パターン37a〜37cで直列接続された補強バンプ35a〜35dを設け、補強電極を開放状態とする。一方、プリント配線板40には、電極バンプと対応して電極ランド41,41,…、補強バンプ35a〜35dと対応して導通用のチェックランド45a〜45dを接続した補強ランド44a〜44dを形成する。そして、プリント配線板40にICパッケージ20を実装して電気的に接続するとともに固定し、ICパッケージ20にかかった応力により損傷した補強バンプが補強バンプ35a〜35dのいずれであるかを、4つのチェックランド45a〜45dを用いた導通チェックで容易に特定できるようにした。
【選択図】図4
【解決手段】ICパッケージ20(電子部品)の下面に信号入出力用の電極バンプと、この周りの領域の外側の四隅に導通パターン37a〜37cで直列接続された補強バンプ35a〜35dを設け、補強電極を開放状態とする。一方、プリント配線板40には、電極バンプと対応して電極ランド41,41,…、補強バンプ35a〜35dと対応して導通用のチェックランド45a〜45dを接続した補強ランド44a〜44dを形成する。そして、プリント配線板40にICパッケージ20を実装して電気的に接続するとともに固定し、ICパッケージ20にかかった応力により損傷した補強バンプが補強バンプ35a〜35dのいずれであるかを、4つのチェックランド45a〜45dを用いた導通チェックで容易に特定できるようにした。
【選択図】図4
Description
本発明は、表面実装型電子部品の故障解析の際に、故障箇所の特定を迅速に行うことができる表面実装型電子部品、プリント配線板及び実装基板に関し、例えばBGA(Ball Grid Array )やCSP(Chip Scale Package )のような一面に信号入出力用の複数の電極を有し、フェースダウンで実装されるIC(Integrated Circuit)パッケージ、このICパッケージが実装されるプリント配線板、さらにこの種のICパッケージがプリント配線板上に実装されてなる実装基板に適用して好適なものである。
近年、電子機器の軽薄短小の傾向が著しく、機器内に収納・実装される電子部品の高密度化が顕著となっており、例えば電子部品の一例である半導体素子では高集積化及び多電極化に伴い端子間の狭ピッチ化が進んでおり、例えばBGAやCSPなどの一面に設けられる多数のはんだボールを介して配線基板の表面に実装する形態によるICパッケージング法などが採用されている。
BGAパッケージ10は、図9Aに示すように、ICチップ12が配線基板11の表面11-1にダイボンディングされたあと、この表面11-1上の電極16(図9B参照)とICチップ12の図示しない接続パッドとの間でボンディングワイヤー17により電気的に接続されてから、ICチップ12が例えば図9Bに示すように、エポキシ樹脂等の封止樹脂13により封止される。
一方、BGAパッケージ10の配線基板11の裏面11-2側には、図9Cに示すように、円形の電極14,14,…が格子状に形成されるとともに、これら電極14,14,…上に金属ろう材のボールでなるバンプ(突起電極、図9B参照)15,15,…が設けられる。また、配線基板11の表面11-1に形成された電極16は、図9Bに示すように、配線基板11の裏面11-2に形成される電極14,14,…のそれぞれと内層やスルーホールを介して電気的に接続される。
そして、プリント配線板上でバンプ15,15,…の配置に対応して形成されている電極に、BGAパッケージ10をフェースダウン(電極14形成面を下に向けて)の状態で位置決めしマウントしたのち、電極14,14,…上に予め設けられるバンプ15,15,…を加熱融解し各バンプ15,15,…をプリント配線板の電極とそれぞれ接合させて実装する。
一方、BGAパッケージ10の配線基板11の裏面11-2側には、図9Cに示すように、円形の電極14,14,…が格子状に形成されるとともに、これら電極14,14,…上に金属ろう材のボールでなるバンプ(突起電極、図9B参照)15,15,…が設けられる。また、配線基板11の表面11-1に形成された電極16は、図9Bに示すように、配線基板11の裏面11-2に形成される電極14,14,…のそれぞれと内層やスルーホールを介して電気的に接続される。
そして、プリント配線板上でバンプ15,15,…の配置に対応して形成されている電極に、BGAパッケージ10をフェースダウン(電極14形成面を下に向けて)の状態で位置決めしマウントしたのち、電極14,14,…上に予め設けられるバンプ15,15,…を加熱融解し各バンプ15,15,…をプリント配線板の電極とそれぞれ接合させて実装する。
また、CSPによるパッケージングでは、ICチップとほぼ同じ大きさの配線基板又は金属箔をポリイミド等の絶縁フィルムを挟んで積層したシートを用い、配線基板又はシートの一面側にICチップを例えばフリップチップ法により実装し、他面側に複数のバンプを設けた電極を格子状に形成することにより、全体としてほぼICチップと同等の大きさのパッケージを実現する。このCSPによるパッケージも、BGAパッケージ10と同様、パッケージの一面にはんだなどの金属ろう材のボールによるバンプを設けて他の配線基板と接続するものである。
ところで、一般に、電子機器を販売した後にも電子機器の故障に伴う返品があったときには、故障原因の究明が行われ、この結果により部品設計あるいは実装設計などへのフィードバック、さらには製造工程上の処理プロセス条件の見直しなどが行われる。
また、図9に示すように、フリップチップ法などを初めとする金属ろう材のボールを用いたバンプによる実装形態では、電極がICパッケージの裏面側に形成されるためICパッケージ自体が電極とその上に設けられるバンプとの接合部を覆い隠すような形態となり、目視により接合部の状態を確認することが困難である。
また、図9に示すように、フリップチップ法などを初めとする金属ろう材のボールを用いたバンプによる実装形態では、電極がICパッケージの裏面側に形成されるためICパッケージ自体が電極とその上に設けられるバンプとの接合部を覆い隠すような形態となり、目視により接合部の状態を確認することが困難である。
このような状況であるため、従来は電子機器の筐体内に配されるフレキシブル配線板やプリント配線板などの配線基板に実装された電子部品が故障し返品されてきた場合、以下のような施策によっていた。
すなわち、実装されている多数の電子部品の中から故障箇所の特定のために、電気回路に信号を送り1つ1つのICの動作状態を確認したり、あるいはバンプで電気的に接続されるICパッケージでは、電気的接続部であるバンプと電子部品側の電極との接合界面、あるいはバンプと配線基板側の電極との接合界面に赤インクなどを塗布して含浸の有無を確認する試験(レッドチェック)を行ったり、配線基板に電子部品が実装された状態で側面からこれらの接合部を拡大して観察することが行われていた。
そして、特にバンプで配線基板と電気的に接続されるICパッケージの故障解析では、接合部にできるだけ余分な力が加わらないようにして故障箇所の特定を行わなければならず、解析の前段階である故障箇所の特定に細心の注意と時間を要し、作業そのものも煩雑となる問題があつた。
すなわち、実装されている多数の電子部品の中から故障箇所の特定のために、電気回路に信号を送り1つ1つのICの動作状態を確認したり、あるいはバンプで電気的に接続されるICパッケージでは、電気的接続部であるバンプと電子部品側の電極との接合界面、あるいはバンプと配線基板側の電極との接合界面に赤インクなどを塗布して含浸の有無を確認する試験(レッドチェック)を行ったり、配線基板に電子部品が実装された状態で側面からこれらの接合部を拡大して観察することが行われていた。
そして、特にバンプで配線基板と電気的に接続されるICパッケージの故障解析では、接合部にできるだけ余分な力が加わらないようにして故障箇所の特定を行わなければならず、解析の前段階である故障箇所の特定に細心の注意と時間を要し、作業そのものも煩雑となる問題があつた。
バンプが形成されたICパッケージが実装された配線基板の接合部の検査を簡便に行うための、従来の技術としては特許文献1及び特許文献2に開示されているものが知られている。
この特許文献1には、一面に多数の電極と複数の検査用バンプを設けるとともに、所定の検査用バンプ間をバンプ導通接続手段により接続した表面実装型電子部品と、表面実装型電子部品が実装されたとき、形成された2つのチェック用ランドのうちの一のチェック用ランドから、検査用ランド、電子部品の検査用バンプ、バンプ間の導通手段及び他の検査用ランドの順に接続し、他方のチェック用ランドまで一繋ぎの導通路を形成するようにした配線基板と、表面実装型電子部品が配線基板に実装された実装基板が開示されている。
この特許文献1には、一面に多数の電極と複数の検査用バンプを設けるとともに、所定の検査用バンプ間をバンプ導通接続手段により接続した表面実装型電子部品と、表面実装型電子部品が実装されたとき、形成された2つのチェック用ランドのうちの一のチェック用ランドから、検査用ランド、電子部品の検査用バンプ、バンプ間の導通手段及び他の検査用ランドの順に接続し、他方のチェック用ランドまで一繋ぎの導通路を形成するようにした配線基板と、表面実装型電子部品が配線基板に実装された実装基板が開示されている。
また、特許文献2には、一面に多数の電極と複数のダミー電極を形成するとともに、所定のダミー電極間を導通手段により接続し、かつ他面に一面側のダミー電極と接続された2つのチェック用電極を形成した表面実装型電子部品と、この表面実装型電子部品が実装されたとき、電子部品の一のチェック用電極からダミー電極、ダミー電極上のバンプ、配線基板のダミーランド、電子部品の配線ライン、配線基板の配線ライン及び他のダミー電極の順に接続し、他方のチェック用電極まで一繋ぎの導通路を形成するようにした配線基板と、表面実装型電子部品が配線基板に実装された実装基板が開示されている。
特開平9−246426号公報(2頁,図3,図4)
特開平10−335520号公報(2頁,図3,図4)
しかしながら、特許文献1及び特許文献2に開示されている実装基板においては、一繋ぎとされた導通路の両端にのみチェック用電極が形成されたものであるため、特許文献1の複数の検査用バンプ、あるいは特許文献2の複数のダミー電極上のバンプのどれかで破断したことは導通チェックにより確認し得るものの、どのバンプが破断しているかという損傷箇所の特定は行うことができず、結局故障解析の迅速化に資することはできない不都合があった。
本発明はかかる点に鑑み、表面実装型電子部品がプリント配線板に搭載された実装基板において、表面実装型電子部品の接合部の故障解析を迅速に行うことができるようにすることを目的とする。
本発明の表面実装型電子部品は、一面側に信号入出力用の多数の電極が形成された表面実装型電子部品において、一面側の多数の電極の配設領域の周りでこの配設領域を囲むように複数の補強電極を形成し、隣接する補強電極同士を補強電極の総数から1本少ない導通手段で直列接続したものである。
このように構成した表面実装型電子部品によれば、導通手段により隣り合う補強電極同士が電気的に接続され、導通路の両端に配される補強電極間で印加して補強電極と導通手段に通電することができる。
また、本発明のプリント配線板は、一面側に多数の電極とその多数の電極の配設領域の周りでこの配設領域を囲むように複数の補強電極を有する表面実装型電子部品を実装するプリント配線板において、複数の補強電極のそれぞれに対応させて実装面に形成された複数の補強ランドと、この複数の補強ランドの各々にこの複数の補強ランドと導通する複数のチェックランドとを形成したものである。
このように構成したプリント配線板によれば、表面実装型電子部品を実装したとき、プリント配線板上の2箇所のチェックランド間で印加して、プリント配線板の補強ランド、表面実装型電子部品とプリント配線板との間の電気的接続部、表面実装型電子部品の補強電極と導通手段に通電することができる。
さらに、本発明の実装基板は、プリント配線板の実装面に表面実装型電子部品が実装されてなる実装基板において、この表面実装型電子部品は、プリント配線板との対向面でなる一面側に多数の電極と、その多数の電極の配設領域の周りでこの配設領域を囲むように四隅に形成された補強電極と、その補強電極の隣同士を導通し直列接続する3本の導通手段とを具え、プリント配線板は、表面実装型電子部品の多数の電極と四隅の補強電極のそれぞれに対応させて実装面に形成された多数の電極ランドと四箇所の補強ランドと、表面実装型電子部品が実装されたときに補強電極と導通手段とを電気的に接続する補強ランドの各々に導通するチェックランドとを形成したものである。
このように構成した実装基板によれば、表面実装型電子部品の補強電極と配線基板の補強ランドとの間の電気的接続部が損傷を受けているとき、実装基板上の4箇所のチェックランドのうちの2箇所ずつ順次に導通テスタのプローブを当てていくことで、表面実装型電子部品と配線基板との間の電気的接続部の導通チェックを行い、どの電気的接続部に損傷があるのかを迅速に特定することができる。
表面実装型電子部品が実装されたプリント配線板に形成されたチェックランドを適宜導通チェックすることにより、補強電極と補強ランドとの間の電気的接続部を1箇所ごとに導通チェックすることができ、どの電気的接続部が損傷を受けているかを容易に特定することができ、故障解析の時間短縮につなげることができる。
以下、本発明の表面実装型電子部品、プリント配線板及び実装基板を実施するための最良の形態の例を図1〜図6を参照して説明する。
以下では、この図1〜図6を説明するに図9〜図11に対応する部分には同一の符号を付し示す。
以下では、この図1〜図6を説明するに図9〜図11に対応する部分には同一の符号を付し示す。
図1において、50は実装基板を示し、この実装基板50は、後述の金属ろう材によるボール状の突起であるバンプ25が一面に設けられた表面実装型電子部品の一例のICパッケージ20,20,…を、所定の配線パターンが形成されたプリント配線板40の上面に実装したものである。
ICパッケージ20,20,…は、それぞれ大きさは異なるものの、図2及び図3Bに示すように、ICチップ22を配線基板21の表面21-1側にダイボンディングしてからボンディングワイヤー27,27,…によりICチップ22の図示しない接続パッドと配線基板21の電極26,…とを接続し、ICチップ22がエポキシ樹脂等の封止樹脂23により封止して形成される。
ICパッケージ20,20,…は、それぞれ大きさは異なるものの、図2及び図3Bに示すように、ICチップ22を配線基板21の表面21-1側にダイボンディングしてからボンディングワイヤー27,27,…によりICチップ22の図示しない接続パッドと配線基板21の電極26,…とを接続し、ICチップ22がエポキシ樹脂等の封止樹脂23により封止して形成される。
また、配線基板21の裏面21-2側には、図3B及びCに示すように、電極24,24,…が周縁に沿って2列に矩形枠状に並べて形成され、この電極24,24,…のそれぞれに金属ろう材(はんだ)によるボール状の突起であるバンプ(以下、電極バンプと称する)25,25,…が設けられる。
そして、電極24,24,…の配設領域の周りには、図3Cに示すように、略矩形の頂点で電極24,24,…の領域を囲むように4つの補強電極34a〜34dが形成されたのち、補強電極34aと34bとの間、補強電極34bと34cとの間及び補強電極34cと34dとの間が、裏面21-2上に形成された導通パターン37a,37b,37cで電気的に接続される。このとき、補強電極34a〜34dは、他の電極24,24,…とは電気的に絶縁される。そして、この補強電極34a〜34dのそれぞれにも金属ろう材によるボール状の突起であるバンプ(以下、補強バンプと称する)35a〜35dが設けられる。なお、以下では補強電極34a,34b,34c,34d上に設けた補強バンプ35をそれぞれ補強バンプ35a,35b,35c,35dとして説明する。
そして、電極24,24,…の配設領域の周りには、図3Cに示すように、略矩形の頂点で電極24,24,…の領域を囲むように4つの補強電極34a〜34dが形成されたのち、補強電極34aと34bとの間、補強電極34bと34cとの間及び補強電極34cと34dとの間が、裏面21-2上に形成された導通パターン37a,37b,37cで電気的に接続される。このとき、補強電極34a〜34dは、他の電極24,24,…とは電気的に絶縁される。そして、この補強電極34a〜34dのそれぞれにも金属ろう材によるボール状の突起であるバンプ(以下、補強バンプと称する)35a〜35dが設けられる。なお、以下では補強電極34a,34b,34c,34d上に設けた補強バンプ35をそれぞれ補強バンプ35a,35b,35c,35dとして説明する。
プリント配線板40は、図4に示すように、その面40-1に電極ランド41,41,…、4つの補強ランド44a〜44d及び4つのチェックランド45a〜45dが形成される。
この電極ランド41,41,…は、図4に示すように、プリント配線板40に実装されるICパッケージ20の一面(図4に示す下側)に配設される電極24,24,…のそれぞれの位置に対応させて形成され、4つの補強ランド44a〜44dは、補強電極34a〜34dのそれぞれの位置に対応させて形成される。
そして、プリント配線板40の面40-1上には、さらにICパッケージ20が実装される領域の外側に4つの導通チェック用のチェックランド45a〜45dと配線パターン46a〜46dを形成し、補強ランド44aと導通チェック用のチェックランド45aとが配線パターン46aで接続され、同様に補強ランド44bと導通チェック用のチェックランド45bとが配線パターン46bで、補強ランド44cと導通チェック用のチェックランド45cとが配線パターン46cで、補強ランド44dと導通チェック用のチェックランド45dとが配線パターン46dで接続される。
この電極ランド41,41,…は、図4に示すように、プリント配線板40に実装されるICパッケージ20の一面(図4に示す下側)に配設される電極24,24,…のそれぞれの位置に対応させて形成され、4つの補強ランド44a〜44dは、補強電極34a〜34dのそれぞれの位置に対応させて形成される。
そして、プリント配線板40の面40-1上には、さらにICパッケージ20が実装される領域の外側に4つの導通チェック用のチェックランド45a〜45dと配線パターン46a〜46dを形成し、補強ランド44aと導通チェック用のチェックランド45aとが配線パターン46aで接続され、同様に補強ランド44bと導通チェック用のチェックランド45bとが配線パターン46bで、補強ランド44cと導通チェック用のチェックランド45cとが配線パターン46cで、補強ランド44dと導通チェック用のチェックランド45dとが配線パターン46dで接続される。
このように、電極バンプ25,25,…と補強バンプ35a〜35dが設けられたICパッケージ20の、電極ランド41,41,…と補強ランド44a〜44dが形成されたプリント配線板40への実装は、例えば次のように行われる。
すなわち、電極バンプ25,25,…によるICパッケージ20の電極24,24,…とプリント配線板40の電極ランド41,41,…との接合、及び補強バンプ35a〜35dによる補強電極34a〜34dと補強ランド44a〜44dとの接合は、電極ランド41,41,…及び補強ランド44a〜44dのそれぞれの上にはんだペーストを印刷などにより塗布し、これらの上に電極バンプ25,25,…と4つの補強バンプ35a〜35dを載置するようにICパッケージ20を搭載し、この状態でプリント配線板全体を加熱しはんだペーストと電極バンプ25,25,…と4つの補強バンプ35a〜35dとを融解させる。
すなわち、電極バンプ25,25,…によるICパッケージ20の電極24,24,…とプリント配線板40の電極ランド41,41,…との接合、及び補強バンプ35a〜35dによる補強電極34a〜34dと補強ランド44a〜44dとの接合は、電極ランド41,41,…及び補強ランド44a〜44dのそれぞれの上にはんだペーストを印刷などにより塗布し、これらの上に電極バンプ25,25,…と4つの補強バンプ35a〜35dを載置するようにICパッケージ20を搭載し、この状態でプリント配線板全体を加熱しはんだペーストと電極バンプ25,25,…と4つの補強バンプ35a〜35dとを融解させる。
そして、電極バンプ25,25,…及び補強バンプ35a〜35dの融解後の再固化により、ICパッケージ20,20,…の電極24,24,…とプリント配線板40の電極ランド41,41,…との接合、ICパッケージ20,20,…の補強電極34a〜34dとプリント配線板40の補強ランド44a〜44dとの接合が行われ、図5に示すように、プリント配線板40にICパッケージ20,20,…が電気的に接続されるとともに固定実装される。
このとき、実装基板50では、図5に示すように、ICパッケージ20とプリント配線板40との間に配設される補強バンプ35aにチェックランド45aが接続され、補強バンプ35bにチェックランド45bが接続され、補強バンプ35cにチェックランド45cが接続され、補強バンプ35dにチェックランド45dが接続された状態となる。
このとき、実装基板50では、図5に示すように、ICパッケージ20とプリント配線板40との間に配設される補強バンプ35aにチェックランド45aが接続され、補強バンプ35bにチェックランド45bが接続され、補強バンプ35cにチェックランド45cが接続され、補強バンプ35dにチェックランド45dが接続された状態となる。
図6は、実装基板50における、補強電極34a〜34d、導通パターン37a〜37c、補強バンプ35a〜35d、補強ランド44a〜44d、導通用のチェックランド45a〜45dについて、補強バンプ35a〜35dを電気抵抗とし、他のランドや電極を接続点とした等価回路であり、そのレイアウトを図5に示す本例の実装基板50と略対応するように示したものである。
この図6に示す等価回路は、ICパッケージ20の配線基板21の裏面21-2(図3C参照)に形成された4つの補強電極34a,34b,34c,34d間を導通パターン37a,37b,37cで一繋ぎの導電路によって導通接続され、導通パターン37a,37b,37cの接続点となる補強電極34a,34b,34c,34dのそれぞれに、補強バンプ35a,35b,35c,35dである電気抵抗の一端側を接続する。そして、補強バンプ35aである電気抵抗の他端側に補強ランド44aが接続され、さらに配線パターン46aを介して導通用のチェックランド45aに接続される。そして、他の補強バンプ35b〜35dも同様に、それぞれに導通用のチェックランド45b〜45dが接続される。
この図6に示す等価回路は、ICパッケージ20の配線基板21の裏面21-2(図3C参照)に形成された4つの補強電極34a,34b,34c,34d間を導通パターン37a,37b,37cで一繋ぎの導電路によって導通接続され、導通パターン37a,37b,37cの接続点となる補強電極34a,34b,34c,34dのそれぞれに、補強バンプ35a,35b,35c,35dである電気抵抗の一端側を接続する。そして、補強バンプ35aである電気抵抗の他端側に補強ランド44aが接続され、さらに配線パターン46aを介して導通用のチェックランド45aに接続される。そして、他の補強バンプ35b〜35dも同様に、それぞれに導通用のチェックランド45b〜45dが接続される。
以下、ICパッケージ20の最外周に配される補強バンプ35a〜35dの損傷の有無の確認手順について図6を参照して説明する。
図6の等価回路に示すように、ICパッケージ20の補強電極34a〜34dとプリント配線板40の対応する補強ランド44a〜44dとの間に配設される補強バンプ35a〜35dの損傷の有無は、導通用のチェックランド45a〜45dを用いて以下のように行う。
図6の等価回路に示すように、ICパッケージ20の補強電極34a〜34dとプリント配線板40の対応する補強ランド44a〜44dとの間に配設される補強バンプ35a〜35dの損傷の有無は、導通用のチェックランド45a〜45dを用いて以下のように行う。
先ず、図5及び図6に示すように、補強バンプ35a〜35dの何れも損傷がないことは、例えば導通チェック用のチェックランド45aと、他の3つのチェックランド45b〜45dのそれぞれとの「導通あり」を確認することで、確認することができる。
すなわち、チェックランド45a〜45dのうちのいずれか1つにテスタのプローブを当接したまま、もう一方のプローブを他の3つのチェックランドに順次接触させ、3つチェックランドとの間の全てで「導通あり」の確認ができればよい。
すなわち、チェックランド45a〜45dのうちのいずれか1つにテスタのプローブを当接したまま、もう一方のプローブを他の3つのチェックランドに順次接触させ、3つチェックランドとの間の全てで「導通あり」の確認ができればよい。
補強バンプ35a〜35dの内の何れが損傷したかを特定するためには、図6に示すように、補強バンプ35aの損傷は、例えばチェックランド45aとチェックランド45b間で「導通不良」を確認したとき、チェックランド45bに係る補強バンプ35bに異常がないことを確認するために、チェックランド45bとチェックランド45cとの間、あるいはチェックランド45bとチェックランド45dとの間で「導通あり」を確認することにより、確認することができる。
また、補強バンプ35bの損傷は、例えばチェックランド45aとチェックランド45b間、あるいはチェックランド45bとチェックランド45c間で「導通不良」を確認したとき、チェックランド45aとチェックランド45cとの間で「導通あり」を確認することにより、確認することができる。
また、補強バンプ35cの損傷は、例えばチェックランド45cとチェックランド45b間あるいはチェックランド45cとチェックランド45d間で「導通不良」を確認したとき、チェックランド45bとチェックランド45dとの間で導通ありを確認することにより、確認することができる。
さらに、補強バンプ35dの損傷は、例えばチェックランド45dとチェックランド45c間で「導通不良」を確認したとき、チェックランド45bとチェックランド45cとの間、あるいはチェックランド45bとチェックランド45dとの間で「導通あり」を確認することにより、確認することができる。
また、補強バンプ35bの損傷は、例えばチェックランド45aとチェックランド45b間、あるいはチェックランド45bとチェックランド45c間で「導通不良」を確認したとき、チェックランド45aとチェックランド45cとの間で「導通あり」を確認することにより、確認することができる。
また、補強バンプ35cの損傷は、例えばチェックランド45cとチェックランド45b間あるいはチェックランド45cとチェックランド45d間で「導通不良」を確認したとき、チェックランド45bとチェックランド45dとの間で導通ありを確認することにより、確認することができる。
さらに、補強バンプ35dの損傷は、例えばチェックランド45dとチェックランド45c間で「導通不良」を確認したとき、チェックランド45bとチェックランド45cとの間、あるいはチェックランド45bとチェックランド45dとの間で「導通あり」を確認することにより、確認することができる。
このように、導通用のチェックランド45a〜45dのうちの所定の2箇所にテスタのプローブを接触させて導通の有無の確認を行うことにより、補強バンプ35a〜35dの何れかが損傷しているときに、その損傷している補強バンプの特定を行うことができる。
ところで、本例のICパッケージ20のように、裏面20-2側に信号入出力用の複数の電極にバンプが設けられたICパッケージ(図3C参照)では、プリント配線板に実装されたとき、バンプによる接合部が破断する最も大きな要因として、ICチップの動作/停止に伴う熱サイクルの影響があることが周知となっている。これは、ICチップの動作のときの発熱、不動作のときの冷却に伴う熱サイクルによりICパッケージとプリント配線板のそれぞれが膨張収縮を繰返し、このときの両材料の線膨張係数の差から繰返し応力(歪み)がバンプとICパッケージの電極との接合部と、バンプとプリント配線板の電極ランドとの接合部とに加わりバンプが破壊に至るというものである。そして、熱膨張に伴う応力(歪み)は距離に比例するので、このとき最も大きな応力を受けるのはICパッケージの略中心から最も離れたバンプとなる。
このようなことから、本例のICパッケージ20では、この裏面20-2側に設けられた各電極バンプ25,25,…、補強バンプ35a〜35dのうち、最も隅部に配置された4箇所の補強バンプ35a〜35dに最も応力が集中し損傷を受けることとなる(図3C参照)。
そして、ICパッケージ20とプリント配線板40とを電極バンプ25,25,…及び補強バンプ35a〜35dで接合して、実装基板50を構成したとき、プリント配線板40の上面に配設される導通用のチェックランド45a〜45dの2つのチェックランド間を順次導通チェックすることにより補強バンプ(接合部)の損傷の有無と、損傷が生じているときその特定を行うことができる。
そして、ICパッケージ20とプリント配線板40とを電極バンプ25,25,…及び補強バンプ35a〜35dで接合して、実装基板50を構成したとき、プリント配線板40の上面に配設される導通用のチェックランド45a〜45dの2つのチェックランド間を順次導通チェックすることにより補強バンプ(接合部)の損傷の有無と、損傷が生じているときその特定を行うことができる。
以上のように構成した本例によれば、ICパッケージ20がプリント配線板40に実装された状態では、ICパッケージ20の補強電極34a,34b,34c,34d間が導通パターン37a,37b,37cで接続され、補強電極34aとプリント配線板40の補強ランド44aとが補強バンプ35aで接続され、同様に補強電極34bと補強ランド44bとが補強バンプ35bで、補強電極34cと補強ランド44cとが補強バンプ35cで、補強電極34dと補強ランド44dとが補強バンプ35dで接続される。そして、さらにプリント配線板40に配設される補強ランド44aに導通チェック用のチェックランド45aが接続され、補強ランド44bにチェックランド45bが接続され、補強ランド44cにチェックランド45cが接続され、補強ランド44dにチェックランド45dが接続される(図6参照)。
そして、上述のように電気的に接続された実装基板50とすることにより、表面実装型電子部品のICパッケージ20とプリント配線板40との間に配される接続部である補強バンプ35a〜35dにおける損傷の有無とどこが損傷を受けているのかを、チェックランド46a〜46dを適宜導通チェックすることにより容易に行うことができるため、この損傷している補強バンプと、この近傍に存在し電子機器を故障させた電極バンプの特定を迅速に行うことができ、故障解析の時間短縮につなげることができる。
そして、上述のように電気的に接続された実装基板50とすることにより、表面実装型電子部品のICパッケージ20とプリント配線板40との間に配される接続部である補強バンプ35a〜35dにおける損傷の有無とどこが損傷を受けているのかを、チェックランド46a〜46dを適宜導通チェックすることにより容易に行うことができるため、この損傷している補強バンプと、この近傍に存在し電子機器を故障させた電極バンプの特定を迅速に行うことができ、故障解析の時間短縮につなげることができる。
なお、上述図1〜図6例においては、一面に電極バンプ25,25,…が設けられたICパッケージ20がプリント配線板40上に実装された実装基板50に適用する例で説明したが、これに限らず一面に信号入出力用の複数の電極が形成され、この複数の電極を囲むように周りに複数の補強バンプを設け、この一面側をフェースダウンで実装するような電子部品であれば、この他の種々の表面実装型電子部品及びこの表面実装型電子部品がプリント配線板上に実装されて構成される実装基板に適用することができる。
また、補強電極34a〜34dを、ICパッケージ20の一面(配線基板21の裏面21-2)の四隅に矩形状に形成する例で説明したが、信号入出力用の複数の電極を囲むように配設されていれば、ICパッケージ20の裏面21-2の四隅以外の場所であっても良く、また補強電極の数としては4個以上であってもよい。
また、補強電極34a〜34dを、ICパッケージ20の一面(配線基板21の裏面21-2)の四隅に矩形状に形成する例で説明したが、信号入出力用の複数の電極を囲むように配設されていれば、ICパッケージ20の裏面21-2の四隅以外の場所であっても良く、また補強電極の数としては4個以上であってもよい。
また、上述図1〜図6例ではICパッケージ20の裏面21-2上に、補強電極34a〜34dとこれらの間を導通パターン37a〜37cで直列に導通接続した例で説明したが、上述の方法では損傷を受けた補強バンプの特定を行うことはできるものの、ICパッケージ20にかかった応力の方向まで知ることはできない。
短冊型のプリント配線板という限定された条件のもとであるが、ICパッケージにかかった応力の方向を以下のようにして知ることができる。
すなわち、ICパッケージ20は、図7に示すように、この裏面21-2の四隅の補強電極34a〜34dを、補強電極34aと34bを導通パターン37aで、また補強電極34cと34dを導通パターン37cで接続する。そして、ICパッケージ20を、図8に示すように、短冊型のプリント配線板49の長手方向(図8に示す矢印Bの左右方向)に対して導通パターン37a,37cが略直交する方向に実装する。
短冊型のプリント配線板という限定された条件のもとであるが、ICパッケージにかかった応力の方向を以下のようにして知ることができる。
すなわち、ICパッケージ20は、図7に示すように、この裏面21-2の四隅の補強電極34a〜34dを、補強電極34aと34bを導通パターン37aで、また補強電極34cと34dを導通パターン37cで接続する。そして、ICパッケージ20を、図8に示すように、短冊型のプリント配線板49の長手方向(図8に示す矢印Bの左右方向)に対して導通パターン37a,37cが略直交する方向に実装する。
このようにICパッケージ20を実装した図8に示す短冊型のプリント配線板49では、図に示す矢印Aの前後方向の応力が補強バンプ35a〜35dに及ぼす影響よりも、矢印Bの左右方向の応力が補強バンプ35a〜35dに及ぼす影響の方が大きくなる。このため、図8に示すICパッケージ20を実装したプリント配線板49の、図に示す左の導通用のチェックランド45a,45b間と、右側の導通用のチェックランド45c,45d間との導通チェックによって、左右の何れかで「導通なし」が確認されたとき、ICパッケージ20の「導通なし」の側から大きな応力が加わって補強バンプが損傷したことを知ることができる。
また、図1〜図6例では、ICパッケージ20の裏面21-2上に導通パターン37a〜37cを一体に形成した例で説明したが、これに限らず、例えばリード線等を用いるようにしても良い。また、プリント配線板40の上面に、補強ランド44a〜44dと導通チェック用のチェックランド45a〜45dとを形成し、これらの間を導通接続する配線パターン46a〜46dを一体に形成するように説明したが、これに限らず、例えばリード線等を用いるようにしても良い。
また、プリント配線板40上のチェックランド45a〜45dを、図示(図1及び図5参照)ではICパッケージ20の近くに配設する例で示したが、これに限らず、例えば複数のICパッケージ20,20,…が実装されるようなプリント配線板40では、各ICパッケージ20,20,…の導通チェック用の各チェックランド45a〜45dを配線パターン46a〜46dで延設しプリント配線板40の所定領域に集合して配設するようにしてもよい。この場合、チェック作業をより効率的に行うことができる。
また、プリント配線板40上のチェックランド45a〜45dを、図示(図1及び図5参照)ではICパッケージ20の近くに配設する例で示したが、これに限らず、例えば複数のICパッケージ20,20,…が実装されるようなプリント配線板40では、各ICパッケージ20,20,…の導通チェック用の各チェックランド45a〜45dを配線パターン46a〜46dで延設しプリント配線板40の所定領域に集合して配設するようにしてもよい。この場合、チェック作業をより効率的に行うことができる。
本発明の表面実装型電子部品,プリント配線板及び実装基板は、上述例に限ることなく本発明の要旨を逸脱することなく、その他種々の構成をとりうることは勿論である。
20…ICパッケージ、25…電極バンプ、34a,34b,34c,34d…補強電極、35a,35b,35c,35d…補強バンプ、37a,37b,37c…導通パターン、40…プリント配線板、41…電極ランド、44a,44b,44c,44d…補強ランド、45a,45b,45c,45d…チェックランド
Claims (3)
- 一面側に信号入出力用の多数の電極が形成された表面実装型電子部品において、
前記一面側の前記多数の電極の配設領域の周りで前記配設領域を囲むように複数の補強電極を形成し、隣接する前記補強電極同士を前記補強電極の総数から1本少ない導通手段で直列接続した
ことを特徴とする表面実装型電子部品。 - 一面側に多数の電極と該多数の電極の配設領域の周りで前記配設領域を囲むように複数の補強電極を有する表面実装型電子部品を実装するプリント配線板において、
前記複数の補強電極のそれぞれに対応させて実装面に形成された複数の補強ランドと、該複数の補強ランドの各々に前記複数の補強ランドと導通する複数のチェックランドとを形成した
ことを特徴とするプリント配線板。 - プリント配線板の実装面に表面実装型電子部品が実装されてなる実装基板において、
前記表面実装型電子部品は、前記プリント配線板との対向面でなる一面側に多数の電極と、該多数の電極の配設領域の周りで前記配設領域を囲むように四隅に形成された補強電極と、該補強電極の隣同士を導通し直列接続する3本の導通手段とを具え、
前記プリント配線板は、前記表面実装型電子部品の前記多数の電極と前記四隅の補強電極のそれぞれに対応させて前記実装面に形成された多数の電極ランドと四箇所の補強ランドと、前記表面実装型電子部品が実装されたときに前記補強電極と前記導通手段とを電気的に接続する前記補強ランドの各々に導通するチェックランドとを形成した
ことを特徴とする実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004168922A JP2005347710A (ja) | 2004-06-07 | 2004-06-07 | 表面実装型電子部品、プリント配線板及び実装基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004168922A JP2005347710A (ja) | 2004-06-07 | 2004-06-07 | 表面実装型電子部品、プリント配線板及び実装基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005347710A true JP2005347710A (ja) | 2005-12-15 |
Family
ID=35499759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004168922A Pending JP2005347710A (ja) | 2004-06-07 | 2004-06-07 | 表面実装型電子部品、プリント配線板及び実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005347710A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7531899B2 (en) | 2006-04-17 | 2009-05-12 | Agilent Technologies, Inc. | Ball grid array package |
JP2010205781A (ja) * | 2009-02-27 | 2010-09-16 | Toshiba Corp | プリント回路板及びプリント回路板を備えた電子機器 |
CN112074103A (zh) * | 2019-06-11 | 2020-12-11 | Oppo(重庆)智能科技有限公司 | 贴片组件、金属片以及贴片方法 |
WO2023140046A1 (ja) * | 2022-01-20 | 2023-07-27 | ローム株式会社 | 半導体装置 |
-
2004
- 2004-06-07 JP JP2004168922A patent/JP2005347710A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7531899B2 (en) | 2006-04-17 | 2009-05-12 | Agilent Technologies, Inc. | Ball grid array package |
JP2010205781A (ja) * | 2009-02-27 | 2010-09-16 | Toshiba Corp | プリント回路板及びプリント回路板を備えた電子機器 |
JP4621780B2 (ja) * | 2009-02-27 | 2011-01-26 | 株式会社東芝 | プリント回路板、電子機器 |
US7957157B2 (en) | 2009-02-27 | 2011-06-07 | Kabushiki Kaisha Toshiba | Printed circuit board |
CN112074103A (zh) * | 2019-06-11 | 2020-12-11 | Oppo(重庆)智能科技有限公司 | 贴片组件、金属片以及贴片方法 |
CN112074103B (zh) * | 2019-06-11 | 2022-04-01 | Oppo(重庆)智能科技有限公司 | 贴片组件、金属片以及贴片方法 |
WO2023140046A1 (ja) * | 2022-01-20 | 2023-07-27 | ローム株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6144090A (en) | Ball grid array package having electrodes on peripheral side surfaces of a package board | |
JPH08306743A (ja) | 半導体パッケージ及び半導体装置 | |
JP2010093109A (ja) | 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法 | |
JP2001339043A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
JP2000294720A (ja) | 半導体集積回路パッケージ | |
JP3459765B2 (ja) | 実装検査システム | |
US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
JP2011122924A (ja) | 半導体装置およびその製造方法 | |
JP2005129663A (ja) | 多層配線基板 | |
JPH05129366A (ja) | 集積回路用tab実装構造 | |
JP2000022039A (ja) | 半導体装置及びその製造方法 | |
JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
JP2001196534A (ja) | 半導体装置および半導体モジュール | |
JP2005347710A (ja) | 表面実装型電子部品、プリント配線板及び実装基板 | |
US7195935B2 (en) | Selective packaging of tested semiconductor devices | |
JP2006278374A (ja) | 半導体装置及びその実装構造 | |
JP3866777B2 (ja) | 半導体装置及びその製造方法 | |
JP3722325B2 (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
JP4179234B2 (ja) | 半導体装置 | |
US10064275B1 (en) | Extending the lifetime of a leadless SMT solder joint using pads comprising spring-shaped traces | |
JP2006165325A (ja) | Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
JP4191169B2 (ja) | 半導体装置及び実装体 | |
JP3592180B2 (ja) | 電子部品実装体 | |
JP2013258347A (ja) | 半導体装置 |