JP2011122924A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011122924A
JP2011122924A JP2009280469A JP2009280469A JP2011122924A JP 2011122924 A JP2011122924 A JP 2011122924A JP 2009280469 A JP2009280469 A JP 2009280469A JP 2009280469 A JP2009280469 A JP 2009280469A JP 2011122924 A JP2011122924 A JP 2011122924A
Authority
JP
Japan
Prior art keywords
land
wiring board
semiconductor device
contact pin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009280469A
Other languages
English (en)
Other versions
JP2011122924A5 (ja
JP5342422B2 (ja
Inventor
Kazuya Maruyama
一哉 丸山
Tomokazu Ishikawa
智和 石川
Jun Matsuhashi
潤 松橋
Taku Kikuchi
卓 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009280469A priority Critical patent/JP5342422B2/ja
Priority to US12/946,131 priority patent/US8404497B2/en
Publication of JP2011122924A publication Critical patent/JP2011122924A/ja
Publication of JP2011122924A5 publication Critical patent/JP2011122924A5/ja
Application granted granted Critical
Publication of JP5342422B2 publication Critical patent/JP5342422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体チップが搭載された配線基板の下面にテスト用ランドを備えた面実装型半導体装置において、配線基板を小型化した場合でも、テスト用ランドを使った電気特性検査を精度よく行うことができるようにする。
【解決手段】配線基板３０１の下面には、半田ボール３０５が接続された下面側ランド３１５と、半田ボール３０５が接続されないテスト用ランド３１５Ｌとが形成されている。テスト用ランド３１５Ｌは、プローブソケット１０に設けられたランド接続用コンタクトピン１３Ｌとの接触不良を抑制するため、その直径ＤＬが下面側ランド３１５の直径ＤＢよりも大きくなっている。
【選択図】図１９

Description

本発明は、半導体装置およびその製造技術に関し、特に、半導体チップが搭載された配線基板の下面にテスト用ランドを設けた面実装型の半導体装置およびその製造に適用して有効な技術に関するものである。
ＳｉＰ（システムインパッケージ）やＢＧＡ（ボールグリッドアレイ）のような面実装パッケージ形態を有する半導体装置は、パッケージ基板と呼ばれる配線基板の上面に搭載した１枚または複数枚の半導体チップ（以下、単にチップという）を樹脂で封止した構造を有している。
上記配線基板の上面には複数の配線が形成されており、これらの配線の一端（ボンディングリード）とチップとは、金属ワイヤあるいはバンプ電極を介して電気的に接続される。一方、配線基板の下面には、配線基板内のビアホールを通じて上記配線に電気的に接続された複数のランドが設けられる。これらのランドは、半導体装置の外部端子を構成しており、半導体装置は、これらのランドに接続された半田バンプを介して各種電子機器のマザーボード（実装基板）に実装される。
また、配線基板の下面には、上記した外部端子としてのランドの他に、半導体製造メーカがチップの電気特性検査を行うためのテスト用ランドが設けられる。この電気特性検査は、上記半田バンプおよびテスト用ランドのそれぞれの表面にプローブ針と呼ばれる金属製のコンタクトピンを接触させ、チップに形成された集積回路の良否や、チップから配線基板のランドに至る配線経路の導通・非導通などを判別する試験である。
例えば特許文献１（特開２００６−９３１８９号公報）には、配線基板の上面にマイコンチップとメモリチップとを２段に積み重ねて実装し、これらのチップをモールド樹脂で封止したＳｉＰ型の半導体装置において、配線基板の下面の周辺部に複数の電極（５ｃ）を外部端子として配置し、これらの電極５ｃの内側にメモリチップの評価、信頼度試験および不良解析などを行う複数の電極（５ｄ）を試験端子として配置する技術が開示されている。
上記ＳｉＰの外部端子を構成する電極５ｃには半田バンプが接続されるのに対し、試験端子を構成する電極５ｄには半田バンプが接続されず、平坦なＬＧＡ（Land Grid Array）構成となっている。また、互いに隣接する電極５ｄのピッチは、互いに隣接する電極５ｃのピッチと同じであるが、電極５ｄの直径は電極５ｃの直径よりも小さい。さらに、電極５ｄの表面は、電極５ｃに接続された半田バンプとの短絡ポテンシャルを低減させるために、ソルダレジストで被覆されている。メモリチップの試験時には、電極５ｄの表面を覆うソルダレジストを除去し、露出した電極５ｄにプローブ針を接触させる。
特許文献２（特開２００９−４９１７０号公報）は、ＳｉＰやＢＧＡのような面実装パッケージ形態を有する半導体装置において、外部端子に接続されるバンプを、径およびピッチが大きなバンプと小さなバンプとに分け、前者よりも後者を配線基板の中央寄りに配置する技術を開示している。
ここで、上記した大きなバンプの一部は半導体装置と実装基板との接続に用いられ、大きなバンプの他部は、実装基板との接続には用いないがスクリーニングテスタへの接続に用いられる。一方、小さなバンプは、実装基板との接続にもスクリーニングテスタとの接続にも用いられない。すなわち、小さなバンプは、半導体製造メーカが出荷前に電気特性検査を行うテスト用バンプである。
上記した構成によれば、大きなバンプを介して半導体装置を実装基板に実装したときに、小さなバンプの領域直下の実装基板上に配線パターンが配置されていても、この配線パターンとテスト用バンプとの不所望な短絡が回避される。これにより、実装基板に配線パターンを配置しない領域を設けなくとも済むので、テスト用バンプとの不所望な短絡を抑制するための実装基板側の制約が緩和される。
特開２００６−９３１８９号公報 特開２００９−４９１７０号公報
本発明者らは、第１の半導体パッケージの上に第２の半導体パッケージを積層し、それぞれの半導体パッケージに搭載されたチップ同士を電気的に接続してシステムを構成する、いわゆるパッケージ・オン・パッケージ(Package on Package：ＰＯＰ)型の半導体装置を開発している。
ＰＯＰ型半導体装置は、それぞれの半導体パッケージに搭載するチップの機能や記憶容量を個別に変更することができるので、前述したＳｉＰやＢＧＡに比べて、製品の用途に応じた種々のシステムを短期間で安価に実現することができる。また、積層前の第１および第２半導体パッケージをそれぞれテスト工程で選別し、良品のみを選別してから両者を組立てるので、完成品の製造歩留まりを改善できるという利点もある。
図２５は、本発明者らが開発しているＰＯＰ型半導体装置の全体構成を示す断面図である。図２５に示すように、このＰＯＰ型半導体装置は、第１半導体パッケージ１００と、その上部に積層された第２半導体パッケージ２００とで構成されている。
下段側の第１半導体パッケージ１００は、第１配線基板１０１と、この第１配線基板１０１の上面に搭載されたコントローラチップ１０２とを備えている。コントローラチップ１０２の主面には、複数の電極パッド１０３および図示しない集積回路が形成されている。この集積回路は、第２半導体パッケージ２００に搭載されたメモリチップ（ＤＲＡＭチップ２０２およびフラッシュメモリチップ２０３）を制御するための制御回路を含んでいる。コントローラチップ１０２は、その主面が第１配線基板１０１の上面と対向するように配置され、第１配線基板１０１の上面の中央部にフェイスダウン実装されている。
第１配線基板１０１の上面に形成された複数の配線１１０の一端はボンディングリード１１１を構成し、他端は上面側ランド１１２を構成している。ここで、この上面側ランド１１２は、後程詳細に説明する第２半導体パッケージ２００の半田ボール２０８が接続（形成）されるランドである。そして、複数のボンディングリード１１１のそれぞれと、これに対応するコントローラチップ１０２の電極パッド１０３は、導電性部材（ここでは、半田ボール）１０４を介して電気的に接続されている。また、第１配線基板１０１の上面とコントローラチップ１０２の主面との間には、コントローラチップ１０２の主面を保護するためのアンダーフィル樹脂１０７が充填されている。
第１配線基板１０１の下面（裏面）には、図示しないビア配線を介して上記配線１１０に電気的に接続された複数の下面側ランド１１５および複数のテスト用ランド１１５Ｌが形成されている。そして、下面側ランド１１５には、半導体装置と外部電子機器との間で信号および電源電位（又は基準電位）の入出力を行うための外部端子（伝導経路）と成り、かつ導電性部材から成る半田ボール１０５が接続（形成）される。すなわち、ＰＯＰ型半導体装置は、これらの下面側ランド１１５に接続された半田ボール１０５を介してディジタルカメラや携帯電話などの外部電子機器に実装される。一方、テスト用ランド１１５Ｌは、第１半導体パッケージ１００の完成後に行われる電気特性検査工程で使用されるテスト用端子を構成している。テスト用ランド１１５Ｌは、ＰＯＰ型半導体装置を外部電子機器に実装する顧客にとっては不要の端子であるため、半田ボール１０５は接続されない。
上記第１半導体パッケージ１００の完成後の電気特性検査工程では、テスト用ランド１１５Ｌにプローブ針を接触させ、コントローラチップ１０２からテスト用ランド１１５Ｌに至る配線経路の導通／非導通を検査する。また、このテスト工程では、下面側ランド１１５に接続された半田ボール１０５にもプローブ針を接触させ、コントローラチップ１０２に対するＡＣ／ＤＣテストや、コントローラチップ１０２から半田ボール１０５に至る配線経路の導通／非導通を検査する。すなわち、下面側ランド１１５は、外部端子だけでなく、テスト用端子としても機能する。
図２６は、上記第１半導体パッケージ１００の上部に積層された第２半導体パッケージ２００の第２配線基板２０１を示す平面図、図２７は、図２６のＣ−Ｃ線に沿った断面図である。
図２５、図２６および図２７に示すように、第１半導体パッケージ１００の上部に積層された第２半導体パッケージ２００は、第１半導体パッケージ１００の第１配線基板１０１とほぼ同一の外形寸法を有する第２配線基板２０１と、この第２配線基板２０１の上面の中央部に搭載されたＤＲＡＭチップ２０２と、このＤＲＡＭチップ２０２の上部に積層されたフラッシュメモリチップ２０３とを備えている。ＤＲＡＭチップ２０２は、その裏面が第２配線基板２０１の上面と対向するように、接着剤２２０によって第２配線基板２０１の上面の中央部に搭載される。また、フラッシュメモリチップ２０３は、接着剤２２０によってＤＲＡＭチップ２０２の上面に搭載されている。
上記ＤＲＡＭチップ２０２の主面には複数の電極パッド２０４が形成されている。これらの電極パッド２０４は、Ａｕワイヤ２０６を介して第２配線基板２０１のボンディングリード２１１に電気的に接続されている。また、フラッシュメモリチップ２０３の主面には、複数の電極パッド２０５が形成されている。これらの電極パッド２０５は、Ａｕワイヤ２０７を介して第２配線基板２０１のボンディングリード２１１に電気的に接続されている。ＤＲＡＭチップ２０２、フラッシュメモリチップ２０３、ボンディングリード２１１およびＡｕワイヤ２０６、２０７は、樹脂封止体２２１によって封止されている。なお、図２６は、樹脂封止体２２１の図示を省略している。
第２配線基板２０１の下面（裏面）には、ビア配線２１２を介して上記ボンディングリード２１１に電気的に接続された複数の下面側ランド２１３が形成されている。下面側ランド２１３の数は、前記第１半導体パッケージ１００の第１配線基板１０１の上面に形成された上面側ランド１１２の数と同じであり、第１半導体パッケージ１００の上に第２半導体パッケージ２００を積層した時に、第２半導体パッケージ２００の下面側ランド２１３とそれに対応する第１半導体パッケージ１００の上面側ランド１１２とが互いに対向するようになっている。
第２半導体パッケージ２００の外部端子を構成する上記複数の下面側ランド２１３の表面には、半田ボール２０８が接続されている。これらの半田ボール２０８は、第１半導体パッケージ１００の下面側ランド１１５に接続された半田ボール１０５よりも融点が高い半田材料からなる。そして、第２半導体パッケージ２００は、これらの半田ボール２０８を介して下段の第１半導体パッケージ１００に電気的に接続されている。
上記したＰＯＰ型半導体装置の組み立て前に行われる第１半導体パッケージ１００のテスト工程では、プローブカードが内蔵されたプローブソケットに第１半導体パッケージ１００を装着する。そして、プローブソケットに設けられた複数のプローブ針（以下、コンタクトピンということもある）を第１配線基板１０１の下面の半田ボールおよびテスト用ランドに接触させながら各種の電気特性検査を行う。
しかし、本発明者の検討によると、ＰＯＰ型半導体装置の小型化が進み、上記第１配線基板１０１の下面に形成されたランド（下面側ランド１１５およびテスト用ランド１１５Ｌ）の径やランド間ピッチが小さくなると、プローブ針とランドとの位置合わせ精度が低下し、最悪の場合、プローブ針とランドとが非接触となるために、正確な電気特性検査を行うことができなくなるという問題が生じる。
図２８は、第１配線基板１０１の下面に形成されたランド（下面側ランド１１５およびテスト用ランド１１５Ｌ）とプローブソケットに設けられたプローブ針（コンタクトピン）との接触部を示す概略断面図である。
プローブソケットのソケット本体１１には、複数個のボール接続用コンタクトピン１３Ｂと複数個のランド接続用コンタクトピン１３Ｌとが内蔵されている。図２８には、ボール接続用コンタクトピン１３Ｂおよびランド接続用コンタクトピン１３Ｌが１本ずつ示してある。ボール接続用コンタクトピン１３Ｂは、第１配線基板１０１の下面側ランド１１５に取り付けられた半田ボール１０５と接触するプローブ針であり、ランド接続用コンタクトピン１３Ｌは、テスト用ランド１１５Ｌと接触するプローブ針である。
ボール接続用コンタクトピン１３Ｂおよびランド接続用コンタクトピン１３Ｌのそれぞれは、ソケット本体１１に設けられたピンガイド１５内をコイルバネの弾性力によって上下動する構造になっている。ボール接続用コンタクトピン１３Ｂが挿入されるピンガイド１５の先端部近傍（ボールガイド１６）には半田ボール１０５が挿入されるので、その径はピンガイド１５の径よりも広くなっている。言い換えると、半田ボール１０５がピンガイド１５と繋がるボールガイド１６内に配置される。
図２８（ａ）は、ボール接続用コンタクトピン１３Ｂと半田ボール１０５、およびランド接続用コンタクトピン１３Ｌとテスト用ランド１１５Ｌがそれぞれ理想的な状態で接触した状態を示している。このとき、ボール接続用コンタクトピン１３Ｂの中心は半田ボール１０５の中心と一致し、ランド接続用コンタクトピン１３Ｌの中心はテスト用ランド１１５Ｌの中心と一致する。
一方、図２８（ｂ）は、ボール接続用コンタクトピン１３Ｂと半田ボール１０５との位置ずれ、およびランド接続用コンタクトピン１３Ｌとテスト用ランド１１５Ｌとの位置ずれがそれぞれ最大になった状態を示している。なお、ここでは、第１配線基板１０１がソケット本体１１に対して左方向（図の矢印方向）にずれた場合を示している。このとき、半田ボール１０５は、ボールガイド１６の内壁面（左側の内壁面）に接触した状態になる。また、ランド接続用コンタクトピン１３Ｌおよびボール接続用コンタクトピン１３Ｂは、それぞれピンガイド１５の内壁面（右側の内壁面）に接触した状態になる。
第１配線基板１０１は、上記のように、ボール接続用コンタクトピン１３Ｂと半田ボール１０５との位置ずれ、およびランド接続用コンタクトピン１３Ｌとテスト用ランド１１５Ｌとの位置ずれがそれぞれ最大になった場合でも、ボール接続用コンタクトピン１３Ｂと半田ボール１０５、およびランド接続用コンタクトピン１３Ｌとテスト用ランド１１５Ｌがそれぞれ非接触にならないように設計される。
ところが、実際には、第１配線基板１０１およびプローブソケット１０にそれぞれ加工ばらつきが存在する。また、第１配線基板１０１とその上面に搭載されたコントローラチップ１０２は、熱膨張係数が互いの異なる材料で構成されているので、コントローラチップ１０２の動作時に発生する熱などによって第１配線基板１０１に反りが発生する。そして、この反りは、第１配線基板１０１の中心部よりも周辺部でより大きくなるため、この反りに起因するランドとプローブ針の位置ずれは、第１配線基板１０１の周辺部に配置されたランドで顕著になる。また、それぞれのコンタクトピン１３Ｂ，１３Ｌは、それぞれのピンガイド１５内において上下動を可能とするために、ピンガイド１５の内壁面とコンタクトピン１３Ｂ，１３Ｌの表面との間に隙間が設けられている。言い換えると、コンタクトピンの径が、ガイドの径よりも小さい。さらに、配線基板の下面には複数の半田ボール１０５が形成されるが、半田ボール１０５が配置される下面側ランド１１５の位置が、加工ばらつきにより本来の位置からずれるおそれがある。そして、下面側ランド１１５がずれると、このずれた下面側ランド１１５に形成された半田ボール１０５の位置もずれる。そのため、半田ボール１０５がソケット本体１１に設けられたガイド（ボールガイド１６）内に確実に収納できるように、ボールガイド１６の径をピンガイド１５の径よりも大きく形成している。
その結果、第１配線基板１０１をプローブソケットのソケット本体１１に装着した時に、ボール接続用コンタクトピン１３Ｂと半田ボール１０５との位置ずれ量、またはランド接続用コンタクトピン１３Ｌとテスト用ランド１１５Ｌとの位置ずれ量が前記図２８（ｂ）に示した設計上の許容範囲を超えてしまうことがある。
このとき、第１配線基板１０１の下面に形成されたランド（下面側ランド１１５およびテスト用ランド１１５Ｌ）の径が十分に大きい場合には、両者が非接触状態になることはない。しかし、第１配線基板１０１の小型化が進み、これに伴ってランドの径やランド間ピッチが小さくなると、プローブ針とランドとの位置ずれ量が上記した許容範囲を超えたときに、ランド接続用コンタクトピン１３Ｌとテスト用ランド１１５Ｌとが非接触状態になるおそれがある。
すなわち、ランド接続用コンタクトピン１３Ｌとテスト用ランド１１５Ｌとの接触部に着目すると、ランド接続用コンタクトピン１３Ｌの先端部（上端部）の形状は、平坦なテスト用ランド１１５Ｌと一点で接触する、いわゆる一本針形状になっている。詳細に説明すると、ランド接続用コンタクトピン１３Ｌの先端部（上端部）の平面形状（図２８において、テスト用ランド１１５Ｌ側から見たコンタクトピン１３Ｌの平面形状）は円形から成り、針の頂点はこのランド接続用コンタクトピン１３Ｌの先端部（上端部）の中央部に配置されている。言い換えると、１つの突起がランド接続用コンタクトピン１３Ｌの先端部（上端部）の中央部に形成されている。そのため、ランド接続用コンタクトピン１３Ｌの開口半径（テスト用ランド１１５Ｌの周辺部を覆うソルダレジスト１０６から露出した部分の半径）が上記した許容範囲よりも小さくなると、図２９に示すように、両者が非接触状態になるおそれがある。
これに対し、下面側ランド１１５には、第１配線基板１０１の下面よりも下方に突出する半田ボール１０５が接続されている。また、ボール接続用コンタクトピン１３Ｂの先端部（上端部）の形状は、球状の半田ボール１０５と多点で接触する、いわゆるクラウン形状になっている。詳細に説明すると、ボール接続用コンタクトピン１３Ｂの先端部（上端部）の平面形状（図２８において、下面側ランド１１５側から見たコンタクトピン１３Ｂの平面形状）が円形から成り、複数の突起はこの先端部の周縁部に沿って配置（形成）されている。そのため、たとえ下面側ランド１１５や半田ボール１０５の半径が上記した許容範囲より小さくなった場合でも、半田ボール１０５とボール接続用コンタクトピン１３Ｂとの非接触は生じ難い。
このように、ＰＯＰ型半導体装置の小型化に伴って、第１配線基板１０１の下面に形成されるランド（下面側ランド１１５およびテスト用ランド１１５Ｌ）の径が小さくなると、特に、半田ボール１０５が接続されないテスト用ランド１１５Ｌとランド接続用コンタクトピン１３Ｌとの接触不良が発生し易くなり、テスト用ランド１１５Ｌを使った第１半導体パッケージ１００の電気特性検査を精度よく行うことができなくなる。
本発明の目的は、チップが搭載された配線基板の下面にテスト用ランドを備えた面実装型半導体装置において、配線基板を小型化した場合でも、テスト用ランドを使った電気特性検査を精度よく行う技術を提供することにある。
本発明の他の目的は、チップが搭載された配線基板の下面にテスト用ランドを備えた面実装型半導体装置の小型化を推進する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
（１）本発明の好ましい一実施形態である半導体装置の製造方法は、第１ランド、前記第１ランドの径よりも大きい径から成る第２ランド、および前記第１ランドに形成され、外部端子と成る導電性部材を有する配線基板と、前記配線基板の前記上面に搭載された半導体チップとを含む組立体を準備する工程と、前記組立体をプローブソケットに装着し、前記プローブソケットの第１コンタクトピンと前記導電性部材とを接触させ、前記プローブソケットの第２コンタクトピンと前記第２ランドとを接触させ、前記組立体の電気特性検査を行う工程とを含む半導体装置の製造方法であって、前記第２ランドには前記導電性部材が接続されず、かつ前記半導体装置の電気特性検査時にのみ使用される。
（２）本発明の好ましい一実施形態である半導体装置は、複数のランドを有する配線基板と、前記配線基板に搭載された半導体チップとを含む半導体装置であって、前記複数のランドは、前記半導体装置の外部端子となる導電性部材が接続された第１ランドと、前記導電性部材が接続されず、かつ前記半導体装置の電気特性検査時にのみ使用される第２ランドとを有し、前記第２ランドの径は、前記第１ランドの径よりも大きい。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
上記した本発明の好ましい一実施形態によれば、チップが搭載された配線基板の下面にテスト用ランドを備えた面実装型の半導体装置において、配線基板を小型化した場合でも、テスト用ランドを使った電気特性検査を精度よく行うことが可能となる。
本発明の実施の形態であるＰＯＰ型半導体装置の第１半導体パッケージを示す平面図である。 図１のＡ−Ａ線に沿った第１半導体パッケージの断面図である。 図１のＢ−Ｂ線に沿った第１半導体パッケージの要部拡大断面図である。 第１半導体パッケージの配線基板に形成された下面側ランドおよびテスト用ランドのレイアウトを示す平面図である。 図４の一部を拡大して示す平面図である。 第１半導体パッケージの製造に用いるマトリクス基板の上面を示す平面図である。 第１半導体パッケージの製造に用いるマトリクス基板の下面を示す平面図である。 図６の一部を拡大して示す平面図である。 第１半導体パッケージの製造方法を示すマトリクス基板の一部拡大平面図である。 第１半導体パッケージの製造方法を示すマトリクス基板の一部拡大断面図である。 第１半導体パッケージの製造方法を示すマトリクス基板の一部拡大平面図である。 第１半導体パッケージの製造方法を示すマトリクス基板の一部拡大断面図である。 第１半導体パッケージの電気特性検査に用いるプローブソケットの要部を示す概略断面図である。 図１３に示すプローブソケットに内蔵されたコンタクトピンの要部を示す概略断面図である。 第１半導体パッケージをプローブソケットに装着した状態を示す概略断面図である。 プローブソケットのキャップに設けられた凸部と配線基板のダムとの接触部を示す拡大断面図である。 第１半導体パッケージの配線基板上に設けられたダムの別例を示す平面図である。 プローブソケットのキャップに設けられた凸部と図１７に示すダムとの接触部を示す拡大断面図である。 配線基板の下面側ランドに接続された半田ボールとボール接続用コンタクトピンとの接触部およびテスト用ランドとランド接続用コンタクトピンとの接触部を示す概略断面図である。 ランド接続用コンタクトピンとテスト用ランドの位置ずれ量が最大になった状態を示す説明図である。 本発明の実施の形態であるＰＯＰ型半導体装置の全体構成を示す断面図である。 配線基板の下面に形成されるテスト用ランドの別例を示す平面図である。 第１半導体パッケージの別例を示す平面図である。 第１半導体パッケージの別例を示す要部拡大断面図である。 本発明者らが検討したＰＯＰ型半導体装置の全体構成を示す断面図である。 図２５に示すＰＯＰ型半導体装置の第２配線基板を示す平面図である。 図２６のＣ−Ｃ線に沿った断面図である。 （ａ）、（ｂ）は、図２５に示すＰＯＰ型半導体装置の第１配線基板に形成されたランドとプローブ針との接触部を示す概略断面図である。 図２５に示すＰＯＰ型半導体装置の第１配線基板に形成されたランド接続用コンタクトピンランドとプローブ針との接触不良状態を示す概略断面図である。 本発明の実施の形態の変形例であるＢＧＡ型半導体装置の全体構成を示す断面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、以下の実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。
本実施の形態は、コントローラ系チップが搭載された第１半導体パッケージ（第１半導体装置、下段側パッケージ）の上部に、メモリ系チップが搭載された第２半導体パッケージ（第２半導体装置、上段側パッケージ）を積層してシステムを構成するＰＯＰ型半導体装置に適用したものである。
＜第１半導体パッケージ（第１半導体装置）＞
図１は、ＰＯＰ型半導体装置の第１半導体パッケージを示す平面図、図２は、図１のＡ−Ａ線に沿った第１半導体パッケージの断面図、図３は、図１のＢ−Ｂ線に沿った第１半導体パッケージの要部拡大断面図である。
ＰＯＰ型半導体装置の下段側パッケージを構成する第１半導体パッケージ３００は、配線基板３０１と、この配線基板３０１の上面の中央部に搭載されたコントローラチップ（第１半導体チップ）３０２とを備えている。
配線基板３０１は、例えばガラスエポキシ樹脂のような汎用樹脂と配線層とを主体として構成された多層配線基板であり、その平面形状は、例えば四角形（正方形）である。配線基板３０１の上面（表面、主面）には複数の配線３１０が形成されており、これらの配線３１０のそれぞれの一端がボンディングリード（電極パッド）３１１を構成し、他端が上面側ランド（電極パッド）３１２を構成している。なお、図１は複数の配線３１０のそれぞれの他端（上面側ランド３１２）のみを図示している。
図３に示すように、配線基板３０１の上面は、複数の配線３１０のそれぞれの一端（ボンディングリード３１１）の表面および他端（上面側ランド３１２）の表面を除き、配線３１０を保護するための絶縁性樹脂被膜であるソルダレジスト３０６によって被覆されている。このソルダレジスト３０６から露出したボンディングリード３１１の表面および上面側ランド３１２の表面には、例えばニッケル（Ｎｉ）層の上にＡｕ層を積層した２層の金属膜からなるメッキ層（図示せず）が形成されている。
配線基板３０１の下面（裏面）には、複数の下面側ランド（ボール搭載用ランド）３１５および複数のテスト用ランド３１５Ｌが形成されている。下面側ランド３１５およびテスト用ランド３１５Ｌのそれぞれは、配線基板３０１の内部に形成された複数のビア配線３１３および複数層（例えば２層）の内部配線３１４を介して、配線基板３０１の上面の配線３１０に電気的に接続されている。すなわち、配線基板３０１は、その上面の配線３１０を第１配線層、下面側ランド３１５およびテスト用ランド３１５Ｌを第２配線層、２層の内部配線３１４を第３および第４配線層とする４層配線基板である。これら４層の配線（配線３１０、内部配線３１４、下面側ランド３１５、テスト用ランド３１５Ｌ）およびそれらを接続するビア配線３１３は、例えば銅（Ｃｕ）のような低抵抗金属からなる。また、配線基板３０１の下面は、下面側ランド３１５の表面およびテスト用ランド３１５Ｌの表面を除き、ソルダレジスト３０６によって被覆されている。
配線基板３０１の下面に形成された下面側ランド３１５には、半導体装置と外部電子機器との間で信号および電源電位（又は基準電位）の入出力を行うための外部端子（伝導経路）が接続（形成）されている。本実施の形態では、この外部端子は導電性部材から成り、例えば半田ボール（以後、半田ボール３０５と呼ぶ）である。ＰＯＰ型半導体装置は、これらの半田ボール３０５をマザーボード（実装基板）の電極パッドと接続し、この半田ボール３０５を介してディジタルカメラや携帯電話のような外部電子機器のマザーボード（実装基板）に実装される。半田ボール３０５は、例えば錫（Ｓｎ）単体、またはＳｎに少量のビスマス（Ｂｉ）、亜鉛（Ｚｎ）、銀（Ａｇ）、Ｃｕのいずれかを添加したＳｎ合金などからなる。
配線基板３０１の下面に形成されたテスト用ランド３１５Ｌは、第１半導体パッケージ（組立体）３００の完成後に行われる電気特性検査時にのみ使用される端子である。すなわち、テスト用ランド３１５Ｌは、ＰＯＰ型半導体装置を外部電子機器のマザーボードに実装する顧客が使用しない端子である。そのため、テスト用ランド３１５Ｌの表面には半田バンプが接続されておらず、平坦なＬＧＡ構成となっている。なお、テスト用ランド３１５Ｌを使用した第１半導体パッケージ３００の電気特性検査については後述する。
配線基板３０１の上面に搭載されたコントローラチップ３０２は、平面形状がほぼ正方形の単結晶シリコン基板からなる。このコントローラチップ３０２は、その主面（集積回路形成面）が配線基板３０１の上面と対向するように、配線基板３０１の上面の中央部にフェイスダウン実装されている。コントローラチップ３０２の主面の周辺部には複数の電極パッド３０３が形成されている。図示はしないが、これらの電極パッド３０３の内側のシリコン基板には、第１半導体パッケージ３００の上に積層される第２半導体パッケージのメモリチップを制御するための制御回路が形成されている。
コントローラチップ３０２の主面に形成された電極パッド３０３と、配線基板３０１の上面に形成された配線３１０の一端（ボンディングリード３１１）とは、半田ボール３０４を介して電気的に接続されている。すなわち、コントローラチップ３０２は、半田ボール３０４を介して配線基板３０１の上面にフリップチップ実装されている。半田ボール３０４は、配線基板３０１の下面側ランド３１５に接続された半田ボール３０５と同じく、Ｓｎに少量のＢｉ、Ｚｎ、Ａｇ、Ｃｕを添加したＳｎ合金などからなるが、その融点は半田ボール３０５のそれよりも高い。
配線基板３０１の上面とコントローラチップ３０２の主面との間には、コントローラチップ３０２の主面を保護するためのアンダーフィル樹脂３０７が充填されている。アンダーフィル樹脂３０７は、コントローラチップ３０２と配線基板３０１との熱膨張係数差に起因して両者の界面に加わる熱応力を緩和する機能も備えている。アンダーフィル樹脂３０７は、例えば一液型熱硬化性エポキシ樹脂からなる。
配線基板３０１の上面に搭載されたコントローラチップ３０２の外周近傍には、四角枠状の平面形状を有するダム３０８が設けられている。コントローラチップ３０２の周囲を囲むように配置されたこのダム３０８は、配線基板３０１の上面とコントローラチップ３０２の主面との間に液状のアンダーフィル樹脂３０７を供給した際、このアンダーフィル樹脂３０７が配線基板３０１の上面の周辺部に拡散し、配線３１０の端部（上面側ランド３１２）の表面を覆うのを防ぐために形成されている。ダム３０８は、配線基板３０１の上面を覆うソルダレジスト３０６と同じ材料（例えばエポキシ樹脂）からなる絶縁性樹脂被膜であり、図３に示すように、ソルダレジスト３０６の上面に接合されている。
図４は、配線基板３０１の下面に形成された下面側ランド３１５およびテスト用ランド３１５Ｌのレイアウトを示す平面図である。なお、下面側ランド３１５に接続されている半田ボール３０５の図示は省略する。また、下面側ランド３１５と区別するために、テスト用ランド３１５Ｌにはハッチングを付している。
図４に示すように、下面側ランド３１５およびテスト用ランド３１５Ｌは、配線基板３０１の下面にアレイ状に配置されている。このうち、下面側ランド３１５は、配線基板３０１の中央部から各辺に向かう方向、すなわち図のＸ方向（配線基板３０１の一辺に平行な方向）およびこれと直交するＹ方向に沿って、主として７列に配置されている。一方、テスト用ランド３１５Ｌは、主として配線基板３０１の中央部近傍（下面側ランド列の内側）と最外周部（下面側ランド列の外側）とに配置されている。
図示は省略するが、本実施の形態の第１半導体パッケージ３００の上に積層される第２半導体パッケージは、配線基板と、この配線基板の上面に搭載された２枚のメモリチップとを備えている。２枚のメモリチップの一方はＤＲＡＭが形成されたチップであり、もう一方はフラッシュメモリが形成されたチップである。
そして、配線基板３０１の下面に形成されたテスト用ランド３１５Ｌのうち、配線基板３０１の中央部近傍（下面側ランド列の内側）に配置されたテスト用ランド３１５Ｌは、主としてフラッシュメモリチップインタフェース用ランドを構成している。一方、配線基板３０１の最外周部（下面側ランド列の外側）に配置されたテスト用ランド３１５Ｌは、主としてＤＲＡＭチップインタフェース用ランドを構成している。また、配線基板３０１の内部に形成されたビア配線３１３のうち、配線基板３０１の中央部寄りに配置されたビア配線３１３は、主としてフラッシュメモリチップインタフェース用ビア配線を構成し、配線基板３０１の外周部寄りに配置された下面側ランド３１５は、主としてＤＲＡＭチップインタフェース用ビア配線を構成している。
一般に、ＤＲＡＭの駆動周波数は、フラッシュメモリの駆動周波数よりも高い。そのため、コントローラチップ３０２からＤＲＡＭチップインタフェース用ランドに至る経路の配線長が長くなると、その分、配線のインピーダンス成分が増加し、かつ配線が不要ノイズを拾う可能性も高くなるので、ＰＯＰ型半導体装置の信頼性（電気特性）が低下する恐れがある。これに対し、上記のように、ＤＲＡＭチップインタフェース用ランドを配線基板３０１の最外周部に配置し、かつＤＲＡＭチップインタフェース用のビア配線３１３を配線基板３０１の外周部寄りに配置した場合は、配線基板３０１の上面に搭載されたコントローラチップ３０２からＤＲＡＭチップインタフェース用のテスト用ランド３１５Ｌに至る経路の配線長が最短化されるので、上記した不具合が回避される。
図５は、図４の実線で囲んだ矩形の領域Ｌを拡大して示す平面図である。図５に示すように、下面側ランド３１５同士のピッチａ１、テスト用ランド３１５Ｌ同士のピッチａ２、下面側ランド３１５とテスト用ランド３１５Ｌとのピッチａ３は、いずれも同一（ａ１＝ａ２＝ａ３）であり、例えばそれぞれ０．４ｍｍである。すなわち、下面側ランド３１５およびテスト用ランド３１５Ｌのそれぞれは、Ｘ方向およびＹ方向に沿って、互いに等しいピッチで配置されている。
また、上記Ｘ方向およびＹ方向に沿った下面側ランド３１５同士の間隔ｂは、例えばそれぞれ０．１ｍｍである。これに対し、Ｘ方向およびＹ方向に沿ったテスト用ランド３１５Ｌ同士の間隔ｃは、例えばそれぞれ０．０７ｍｍである。すなわち、本実施の形態の配線基板３０１は、テスト用ランド３１５Ｌの直径ＤＬが、下面側ランド３１５（半田ボール３０５が接続される外部端子）の直径ＤＢよりも大きい。テスト用ランド３１５Ｌの直径ＤＬは、例えば０．３３ｍｍであり、下面側ランド３１５の直径ＤＢは、例えば０．３ｍｍである。テスト用ランド３１５Ｌの直径ＤＬを下面側ランド３１５の直径ＤＢよりも大きくした効果については、後述する。
＜第１半導体パッケージの製造方法＞
次に、上記のように構成された第１半導体パッケージ３００の製造方法について、図６〜図１２を参照しながら説明する。
図６は、第１半導体パッケージ３００の製造に用いるマトリクス基板（大型配線基板）３３０の上面（表面）を示す平面図、図７は、マトリクス基板３３０の下面（裏面）を示す平面図、図８は、図６の一部（配線基板２個分の領域）を拡大して示す平面図である。
マトリクス基板３３０は、前述した配線基板３０１の導体パターン（配線３１０、ボンディングリード３１１、上面側ランド３１２、ビア配線３１３、内部配線３１４、下面側ランド３１５、テスト用ランド３１５Ｌ）を繰り返し形成した構造を有している。マトリクス基板３３０は、第１半導体パッケージ３００の配線基板３０１の母体となる基板であり、これをダイシングすることにより、多数（例えば６個）の配線基板３０１が得られるようになっている。
第１半導体パッケージ３００を製造するには、まず、図９および図１０に示すように、マトリクス基板３３０の上面にコントローラチップ３０２を搭載し、あらかじめコントローラチップ３０２の電極パッド３０３に接続しておいた半田ボール（バンプ電極）３０４をボンディングリード３１１上に位置決めする。続いて、マトリクス基板３３０を加熱炉内で加熱し、半田ボール３０４をリフローさせることにより、半田ボール３０４と電極パッド３０３とを接続する。
次に、図１１および図１２に示すように、マトリクス基板３３０の上面とコントローラチップ３０２の主面との間に液状のアンダーフィル樹脂３０７を供給し、続いて、マトリクス基板３３０を加熱炉内で加熱してアンダーフィル樹脂３０７を硬化させる。
その後、マトリクス基板３３０の下面の下面側ランド３１５に半田ボール３０５を接続し、続いてマトリクス基板３３０を加熱炉内で加熱して半田ボール３０５をリフローさせた後、マトリクス基板３３０をダイシングすることにより、前記図１〜図３に示した第１半導体パッケージ３００が得られる。
＜第１半導体パッケージの電気特性検査＞
次に、上記のような方法で製造された第１半導体パッケージ（組立体）３００の電気特性検査を行う。図１３は、第１半導体パッケージ３００の電気特性検査に用いるプローブソケット１０の要部を示す概略断面図、図１４は、図１３に示すプローブソケット１０に内蔵されたコンタクトピン（ボール接続用コンタクトピン１３Ｂおよびランド接続用コンタクトピン１３Ｌ）の要部を示す概略断面図である。
図１３に示すように、プローブソケット１０は、ソケット本体１１と、このソケット本体１１に開閉可能に取り付けられたキャップ１２とを備えており、ソケット本体１１には、複数個のボール接続用コンタクトピン１３Ｂと複数個のランド接続用コンタクトピン１３Ｌとが内蔵されている。
ボール接続用コンタクトピン（第１コンタクトピン）１３Ｂは、第１半導体パッケージ３００の配線基板３０１の下面側ランド３１５に取り付けられた半田ボール３０５と接触するプローブ針であり、ランド接続用コンタクトピン１３Ｌは、テスト用ランド３１５Ｌと接触するプローブ針である。ボール接続用コンタクトピン１３Ｂの数は、配線基板３０１の下面に形成された下面側ランド３１５の数と同じであり、ランド接続用コンタクトピン（第２コンタクトピン）１３Ｌの数は、テスト用ランド３１５Ｌの数と同じである。
図１４に示すように、ボール接続用コンタクトピン１３Ｂとランド接続用コンタクトピン１３Ｌのそれぞれは、金属製の管の中に収納されたコイルバネ１４の弾性力によってピンガイド１５内を上下動するポゴピン（POGO pin）構造を有している。また、ボール接続用コンタクトピン１３Ｂとランド接続用コンタクトピン１３Ｌのそれぞれの下端部は、ソケット本体１１に内蔵された図示しないコンタクトプローブに接続されている。このとき、図１４に示すように、それぞれのコンタクトピン１３Ｂ，１３Ｌは、それぞれのピンガイド１５内において上下動を可能とするために、ピンガイド１５の内壁面とコンタクトピン１３Ｂ，１３Ｌの表面との間に隙間が設けられている。
ボール接続用コンタクトピン１３Ｂの先端部（上端部）の形状は、球状の半田ボール３０５と多点で接触する、いわゆるクラウン形状になっている。詳細に説明すると、ボール接続用コンタクトピン１３Ｂの先端部（上端部）の平面形状（図２８において、下面側ランド１１５側から見たコンタクトピン１３Ｂの平面形状）が円形から成り、複数の突起はこの先端部の周縁部に沿って配置（形成）されている。このように、ボール接続用コンタクトピン１３Ｂの先端部（上端部）の形状を、所謂、クラウン形状にすることで、球状の半田ボール（バンプ電極）３０５との接触点（接触面積）を増やすことができる。一方、ランド接続用コンタクトピン１３Ｌの先端部（上端部）の形状は、平坦なテスト用ランド３１５Ｌと一点で接触する、いわゆる一本針形状になっている。詳細に説明すると、ランド接続用コンタクトピン１３Ｌの先端部（上端部）の平面形状（図２８において、テスト用ランド１１５Ｌ側から見たコンタクトピン１３Ｌの平面形状）は円形から成り、針の頂点はこのランド接続用コンタクトピン１３Ｌの先端部（上端部）の中央部に配置されている。言い換えると、１つの突起がランド接続用コンタクトピン１３Ｌの先端部（上端部）の中央部に形成されている。なお、図に示したボール接続用コンタクトピン１３Ｂの先端部は、半田ボール３０５と２点で接触する形状になっているが、半田ボール３０５と３点以上で接触する形状であってもよいことは勿論である。
上記プローブソケット１０を使用して第１半導体パッケージ３００の電気特性検査を行う際は、図１５に示すように、第１半導体パッケージ３００をソケット本体１１の上面に位置決めし、配線基板３０１の上面を上方からキャップ１２で押さえ付けることによって、ソケット本体１１の上面に固定する。詳細に説明すると、図１５に示すように、ソケット本体１１の上面には、凹部（収納部）が形成されており、第１半導体パッケージ３００の下面がこのソケット本体１１の凹部における底面と対向するように、第１半導体パッケージ３００をこのソケット本体１１の凹部内に配置する。
このように、第１半導体パッケージ３００の電気特性検査を行う間、配線基板３０１の上面を上方からキャップ１２で押さえ付けておくことにより、配線基板３０１上に搭載されたコントローラチップ３０２の発熱などに起因する配線基板３０１の反りが抑制される。これにより、配線基板３０１の反りに起因するランド（下面側ランド３１５およびテスト用ランド３１５Ｌ）とプローブ針（ボール接続用コンタクトピン１３Ｂおよびランド接続用コンタクトピン１３Ｌ）との位置合わせ精度の低下を抑制することができる。
また、配線基板３０１の上面をキャップ１２で押さえ付ける際には、キャップ１２との接触による配線基板３０１の上面の損傷を防ぐために、キャップ１２の下面に平坦な底面を有する凸部１２ａを設け、この凸部１２ａの底面を配線基板３０１の上面に形成されたダム３０８と接触させる。図１５には示さないが、この凸部１２ａは、配線基板３０１の上面のダム３０８と同様、四角枠状の平面形状を有している。
図１６は、キャップ１２の凸部１２ａと配線基板３０１のダム３０８との接触部を示す拡大断面図である。図１６に示すように、ダム３０８の幅は、キャップ１２の下面に設けられた凸部１２ａとダム３０８とが接触する領域、すなわち凸部１２ａの底面の幅よりも広くすることが望ましい。このようにすると、凸部１２ａの底面全体がダム３０８の上面と接触するので、ダム３０８の上面に対して均等な押圧力を印加することができる。他方、ダム３０８の幅を凸部１２ａの幅よりも狭くした場合には、凸部１２ａの底面の一部がダム３０８の上面と非接触になり、ダム３０８の上面に印加される押圧力が不均等になることがある。
また、配線基板３０１の上面にダム３０８を設ける際には、配線基板３０１の上面において、配線基板３０１の中央部から一辺に向かう方向に沿って複数列に亘って配列された半田ボール列の中央部（中央近傍）と平面的に重なる位置にダム３０８を配置することが望ましい。図１６に示す例では、７列に配置された半田ボール列の中央に位置する半田ボール３０５の上方にダム３０８を配置している。これにより、キャップ１２の凸部１２ａおよび配線基板３０１を介して複数の半田ボール列のそれぞれに印加される押圧力をほぼ均等にすることができる。
前述したように、配線基板３０１の上面にダム３０８を設ける目的の一つは、配線基板３０１の上面とコントローラチップ３０２の主面との間に供給した液状のアンダーフィル樹脂３０７が配線基板３０１の周辺部に広がることを防止することにある。そのため、例えば図１７に示すように、アンダーフィル樹脂３０７の広がり防止効果を高める目的で、コントローラチップ３０２の周囲を２つのダム３０８ａ、３０８ｂで二重に囲む場合もある。この場合においても、図１８に示すように、２つのダム３０８ａ、３０８ｂの幅を凸部１２ａの幅をよりも広くし、凸部１２ａの底面全体をダム３０８ａ、３０８ｂの上面と接触させることにより、ダム３０８ａ、３０８ｂの上面に対して均等な押圧力を印加することができる。
なお、前述した第１半導体パッケージ３００の製造方法において、マトリクス基板３３０の上面とコントローラチップ３０２の主面との間に液状のアンダーフィル樹脂３０７を供給する工程（図１１、図１２参照）では、コントローラチップ３０２とその周囲を囲むダム３０８との狭い隙間にディスペンサノズルの先端を挿入し、コントローラチップ３０２の一辺または二辺に沿ってディスペンサノズルを移動させながらアンダーフィル樹脂３０７を供給する。そのため、ダム３０８の幅を前述した凸部１２ａの幅よりも広くすると、コントローラチップ３０２とダム３０８との隙間がさらに狭くなり、この隙間にディスペンサノズルの先端を挿入することができなくなる場合がある。このような場合は、コントローラチップ３０２を囲むダム３０８の四辺のうち、対向する二辺のみ幅を広くしてもよい。
また、ダム３０８の外側の領域には、配線３１０の一端を構成する複数の上面側ランド３１２が配置されているが、上面側ランド３１２の数によってはダム３０８の幅を広げることが困難が場合がある。このような場合も、コントローラチップ３０２を囲むダム３０８の四辺のうち、対向する二辺のみ幅を広くすればよい。
図１９は、配線基板３０１の下面側ランド３１５に接続された半田ボール３０５とボール接続用コンタクトピン１３Ｂとの接触部、およびテスト用ランド３１５Ｌとランド接続用コンタクトピン１３Ｌとの接触部を示す概略断面図である。
ここで、各部材の寸法の一例を示すと、下面側ランド３１５の直径ＤＢおよびテスト用ランド３１５Ｌの直径ＤＬは、前述したように、例えばＤＢ＝０．３ｍｍおよびＤＬ＝０．３３ｍｍである。また、テスト用ランド３１５Ｌおよび下面側ランド３１５のそれぞれの周辺部はソルダレジスト３０６で覆われているので、実際に配線基板３０１の下面に露出している領域の径を開口径と定義すると、下面側ランド３１５の開口径ＤＢＳは、例えば０．２３ｍｍであり、テスト用ランド３１５Ｌの開口径ＤＬＳは、例えば０．２７ｍｍである。
一方、ボール接続用コンタクトピン１３Ｂとランド接続用コンタクトピン１３Ｌのそれぞれの直径Ｄ１は、例えば０．１５ｍｍであり、ピンガイド１５の直径Ｄ２は、例えば０．１９ｍｍである。また、ボール接続用コンタクトピン１３Ｂが挿入されるピンガイド１５の先端部近傍（ボールガイド１６）の直径Ｄ３は、半田ボール３０５の径を例えば０．２５ｍｍとしたとき、例えば０．３５ｍｍである。
ここで、ボール接続用コンタクトピン１３Ｂと半田ボール３０５との位置ずれ量、およびランド接続用コンタクトピン１３Ｌとテスト用ランド３１５Ｌとの位置ずれ量がいずれも０である場合には、図１９に示すように、ボール接続用コンタクトピン１３Ｂの中心が半田ボール３０５の中心と一致し、ランド接続用コンタクトピン１３Ｌの中心がテスト用ランド３１５Ｌの中心と一致する。
しかし、実際の配線基板３０１の下面に形成された下面側ランド３１５の位置およびテスト用ランド３１５Ｌの位置は、配線基板３０１の加工ばらつきのために、設計上の位置からずれていることがある。同様に、実際のソケット本体１１に設けられたボール接続用コンタクトピン１３Ｂの位置およびランド接続用コンタクトピン１３Ｌの位置は、ソケット本体１１の加工ばらつきのために、設計上の位置からずれていることがある。さらに、第１半導体パッケージ３００をプローブソケット１０に装着して電気特性検査を行うと、配線基板３０１に搭載されたコントローラチップ３０２の発熱のために、配線基板３０１に反りが発生し、特に配線基板３０１の周辺部近傍において、ボール接続用コンタクトピン１３Ｂと半田ボール３０５との位置ずれ、およびランド接続用コンタクトピン１３Ｌとテスト用ランド３１５Ｌとの位置ずれが発生する。
そのため、ＰＯＰ型半導体装置の小型化に伴って配線基板３０１の外形寸法が小さくなり、配線基板３０１の下面に形成されるランド（下面側ランド３１５およびテスト用ランド３１５Ｌ）の径およびランド間ピッチが小さくなると、前述したように、特に、半田ボール３０５が接続されていないテスト用ランド３１５Ｌとランド接続用コンタクトピン１３Ｌとの間に接触不良が発生し易くなる。
そこで、本実施の形態の第１半導体パッケージ３００は、配線基板３０１の下面に形成されたテスト用ランド３１５Ｌの直径ＤＬを下面側ランド３１５の直径ＤＢより大きくしている。これにより、テスト用ランド３１５Ｌの開口径ＤＬＳも下面側ランド３１５の開口径ＤＢＳより大きくなるので、配線基板３０１の外形寸法が縮小され、ランド（下面側ランド３１５およびテスト用ランド３１５Ｌ）の径およびランド間ピッチが小さくなっても、テスト用ランド３１５Ｌとランド接続用コンタクトピン１３Ｌとの接触不良の発生を抑制することができる。
図２０は、上記した配線基板３０１およびソケット本体１１の加工ばらつきや、配線基板３０１に反りなどによって、ランド接続用コンタクトピン１３Ｌとテスト用ランド３１５Ｌの位置ずれ量が最大になった状態を示している。そこで、この状態におけるテスト用ランド３１５Ｌの中心からランド接続用コンタクトピン１３Ｌの先端までの距離を上記した位置ずれ量の最大値Ｓと定義すると、テスト用ランド３１５Ｌの開口部の半径（ＤＬＳ／２）を位置ずれ量の最大値Ｓよりも大きくすることにより、テスト用ランド３１５Ｌとランド接続用コンタクトピン１３Ｌとの非接触を確実に防止することができる。
なお、下面側ランド３１５に接続された半田ボール３０５は、配線基板３０１の下面よりも下方に突出しており、かつボール接続用コンタクトピン１３Ｂの先端部（上端部）の形状は、球状の半田ボール３０５と多点で接触する、いわゆるクラウン形状になっている。そのため、たとえ半田ボール３０５の開口部の半径（ＤＢＳ／２）が上記した位置ずれ量の最大値Ｓより小さくなった場合でも、両者が非接触状態になることはない。
次に、この状態で第１半導体パッケージ３００に対する各種の電気特性検査を行う。この電気特性検査は、例えば配線基板３０１上のコントローラチップ３０２からテスト用ランド３１５Ｌに至る配線経路の導通／非導通を確認する検査、コントローラチップ３０２に対するＡＣ／ＤＣテスト、コントローラチップ３０２から半田ボール３０５に至る配線経路の導通／非導通を確認する検査などを含んでいる。
本実施の形態によれば、ＰＯＰ型半導体装置の小型化に伴って配線基板３０１の外形寸法が小さくなった場合でも、テスト用ランド３１５Ｌを使った第１半導体パッケージ３００の電気特性検査を精度よく行うことができるので、ＰＯＰ型半導体装置の小型化を推進することができる。
このようにして、前記マトリクス基板３３０から取得した複数個の第１半導体パッケージ（組立体）３００のそれぞれに対して上記の電気特性検査を行い、良品の第１半導体パッケージ３００を選別した後、良品の第１半導体パッケージ３００上に、例えば前記図２５〜図２７に示した第２半導体パッケージ（組立体）２００を積層することによって、本実施の形態のＰＯＰ型半導体装置を取得することができる。
図２１は、組み立てが完了したＰＯＰ型半導体装置の全体構成を示す断面図である。ＰＯＰ型半導体装置の第１半導体パッケージ３００上に積層する第２半導体パッケージ２００の構成については前述したので、その繰り返しの説明は省略する。また、第２半導体パッケージ２００を第１半導体パッケージ３００上に積層する方法は、第２半導体パッケージ２００を前述した第１半導体パッケージ１００上に積層する方法と同じでよいので、その説明は省略する。
なお、上記ＰＯＰ型半導体装置の組み立て方法としては、半導体製造メーカが第１半導体パッケージ３００上に第２半導体パッケージ２００を積層し、完成品として出荷する方式と、半導体製造メーカから第１半導体パッケージ３００を購入した顧客が、電子機器製品の用途に応じて選定した第２パッケージ２００を第１半導体パッケージ３００上に積層する方式とがある。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、第１半導体パッケージ３００の配線基板３０１の上面に搭載されたコントローラチップ３０２は、導電性部材として、半田ボール（バンプ電極）３０４を介して配線基板３０１の電極パッドと電気的に接続したが、ワイヤを介して配線基板３０１の電極パッドと電気的に接続してもよい。なお、ワイヤの材料は、例えば金（Ａｕ）である。
また、図２２に示すように、配線基板３０１の下面に形成されるテスト用ランド３１５Ｌの平面形状を四角形にしてもよい。図２２には示さないが、この場合は、ソルダレジストで覆われていないテスト用ランド３１５Ｌの開口形状も四角形にする。例えばテスト用ランド３１５Ｌの平面形状を正方形にした場合は、この正方形の一辺と同じ長さの直径を有する円に比べて面積が約１．２７倍増加する（図２２の斜線を付した部分）ので、テスト用ランド３１５Ｌとランド接続用コンタクトピン１３Ｌとの接触不良の発生をさらに有効に抑制することができる。
また、前記実施の形態の第１半導体パッケージ３００は、配線基板３０１の上面にコントローラチップ３０２をフリップチップ実装したが、例えば図２３および図２４に示すように、配線基板３０１の上面に接着剤３２０を介してコントローラチップ３０２をフェイスアップ実装し、コントローラチップ３０２の主面の電極パッド３０３と配線基板３０１の上面のボンディングリード３１１をＡｕワイヤ３２１で電気的に接続してもよい。この場合は、コントローラチップ３０２、Ａｕワイヤ３２１およびボンディングリード３１１を樹脂封止体３２２で封止する。
前記実施の形態は、ＰＯＰ型半導体装置に適用したものであるが、本発明は、例えばＳｉＰ（システムインパッケージ）型の半導体装置に適用してもよい。さらには、図３０に示すように、配線基板３０１の上面には、配線基板３０１の上面に搭載されるチップ（例えばコントローラチップ３０２）の電極パッド（ボンディングパッド）３０３と電気的に接続される電極パッド（ボンディングリード３１１）しか形成されていない。言い換えると、配線基板３０１の上面に第２半導体パッケージ２００と電気的に接続される電極パッド（上面側ランド３１２）が形成されていない、所謂、ＢＧＡ（ボールグリッドアレイ）といった面実装パッケージ形態を有する他の半導体装置にも適用することができる。この理由として、本願発明は、上記したように、外部端子となる半田ボール３０５が接続される下面側ランド（第１ランド）３１５と、外部端子となる半田ボール３０５が接続されず、かつ半導体装置（組立体）の電気特性検査時にのみ使用されるテスト用ランド（第２ランド）３１５Ｌとを有する配線基板３０１を備えた組立体の電気特性検査を行う際に生じる課題について対策するものである。すなわち、前記実施の形態は、半導体装置の小型化が進み、各ランド（３１５、３１５Ｌ）の径が小さくなると、プローブ針とランドとの位置合わせ精度が低下し、最悪の場合、プローブ針とランドとが非接触となるために、正確な電気特性検査を行うことができなくなるという問題に着目したものであるため、ＰＯＰ型の半導体装置に限られるものではない。
本発明は、チップが搭載された配線基板の下面に設けたテスト用ランドを使用して電気特性検査を行う面実装パッケージ型の半導体装置に適用することができる。
１０ プローブソケット
１１ ソケット本体
１２ キャップ
１２ａ 凸部
１３Ｂ ボール接続用コンタクトピン（第１コンタクトピン）
１３Ｌ ランド接続用コンタクトピン（第２コンタクトピン）
１４ コイルバネ
１５ ピンガイド
１６ ボールガイド
１００ 第１半導体パッケージ
１０１ 第１配線基板
１０２ コントローラチップ
１０３ 電極パッド
１０４ 半田ボール
１０５ 半田ボール
１０６ ソルダレジスト
１０７ アンダーフィル樹脂
１１０ 配線
１１１ ボンディングリード（電極パッド）
１１２ 上面側ランド（電極パッド）
１１５ 下面側ランド（ボール搭載用ランド）
１１５Ｌ テスト用ランド
２００ 第２半導体パッケージ（組立体）
２０１ 第２配線基板
２０２ ＤＲＡＭチップ
２０３ フラッシュメモリチップ
２０４ 電極パッド
２０５ 電極パッド
２０６ Ａｕワイヤ
２０７ Ａｕワイヤ
２０８ 半田ボール（外部端子）
２１１ ボンディングリード
２１２ ビア配線
２１３ 下面側ランド
２２０ 接着剤
２２１ 樹脂封止体
３００ 第１半導体パッケージ（組立体、第１半導体装置、下段側パッケージ）
３０１ 配線基板
３０２ コントローラチップ
３０３ 電極パッド
３０４ 半田ボール（バンプ電極）
３０５ 半田ボール（外部端子）
３０６ ソルダレジスト
３０７ アンダーフィル樹脂
３０８、３０８ａ、３０８ｂ ダム
３１０ 配線
３１１ ボンディングリード
３１２ 上面側ランド
３１３ ビア配線
３１４ 内部配線
３１５ 下面側ランド
３１５Ｌ テスト用ランド
３２０ 接着剤
３２１ Ａｕワイヤ
３２２ 樹脂封止体
３３０ マトリクス基板（大型配線基板）

Claims (7)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）上面、前記上面に形成された第１電極パッド、前記上面に形成された第２電極パッド、前記上面とは反対側の下面、前記下面に形成され、かつ前記第１電極パッドと電気的に接続された第１ランド、前記下面に形成され、かつ前記第２電極パッドと電気的に接続され、かつ前記第１ランドの径よりも大きい径から成る第２ランド、および前記第１ランドに形成され、外部端子と成る導電性部材を有する配線基板と、前記配線基板の前記上面に搭載された半導体チップとを含む組立体を準備する工程；
    （ｂ）前記組立体をプローブソケットに装着し、前記プローブソケットの第１コンタクトピンと前記導電性部材とを接触させ、前記プローブソケットの第２コンタクトピンと前記第２ランドとを接触させ、前記組立体の電気特性検査を行う工程；
    ここで、
    前記第２ランドには前記導電性部材が接続されず、かつ前記半導体装置の電気特性検査時にのみ使用される。
  2. 前記第１コンタクトピンの先端部の平面形状は円形から成り、
    前記第１コンタクトピンの前記先端部の周縁部に沿って複数の突起が形成されており、
    前記第２コンタクトピンの先端部の平面形状は円形から成り、
    前記第２コンタクトピンの前記先端部の中央部に一つの突起が形成されていることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記プローブソケットは、第１ピンガイドと、前記第１ピンガイドと繋がるボールガイドと、前記第２ピンガイドとを備えたソケット本体を有しており、
    前記第１コンタクトピンは、前記第１ピンガイド内に配置されており、
    前記第２コンタクトピンは、前記第２ピンガイド内に配置されており、
    前記第１および第２コンタクトピンの表面と、前記第１および第２ピンガイドの内壁面との間には隙間が形成され、
    前記（ｂ）工程では、前記配線基板の前記下面が前記ソケット本体の凹部の底面と対向し、かつ前記導電性部材が前記ボールガイド内に位置するように、前記組立体を前記凹部内に収納することを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記配線基板の上面において、前記半導体チップの周囲にはダムが形成されており、
    前記配線基板の平面形状は四角形から成り、
    前記第１ランドは、前記配線基板の前記下面における中央部から、前記配線基板の前記下面における第１辺に向かう方向に沿って複数列に亘って配列されており、
    前記ダムは、前記配線基板の前記上面において、複数列に亘って配列された複数の第１ランド列の中央部と平面的に重なる位置に配置され、
    前記（ｂ）工程では、前記プローブソケットのキャップに設けられた凸部を前記ダムに押し付けることによって、前記プローブソケットの前記第１コンタクトピンと前記導電性部材とを接触させ、前記プローブソケットの第２コンタクトピンと前記第２ランドとを接触させ、前記組立体の電気特性検査を行うことを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記第２ランドの平面形状は四角形であることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 上面、前記上面に形成された複数の電極パッド、前記上面とは反対側の下面、および前記下面に形成され、前記複数の電極パッドと電気的に接続された複数のランドを有する配線基板と、前記配線基板の前記上面に搭載された半導体チップとを含む半導体装置であって、
    前記複数のランドは、前記半導体装置の外部端子となる導電性部材が接続された第１ランドと、前記導電性部材が接続されず、かつ前記半導体装置の電気特性検査時にのみ使用される第２ランドとを有し、
    前記第２ランドの径は、前記第１ランドの径よりも大きいことを特徴とする半導体装置。
  7. 前記第２ランドの平面形状が四角形であることを特徴とする請求項６記載の半導体装置。
JP2009280469A 2009-12-10 2009-12-10 半導体装置およびその製造方法 Active JP5342422B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009280469A JP5342422B2 (ja) 2009-12-10 2009-12-10 半導体装置およびその製造方法
US12/946,131 US8404497B2 (en) 2009-12-10 2010-11-15 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009280469A JP5342422B2 (ja) 2009-12-10 2009-12-10 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2011122924A true JP2011122924A (ja) 2011-06-23
JP2011122924A5 JP2011122924A5 (ja) 2012-10-11
JP5342422B2 JP5342422B2 (ja) 2013-11-13

Family

ID=44141913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009280469A Active JP5342422B2 (ja) 2009-12-10 2009-12-10 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8404497B2 (ja)
JP (1) JP5342422B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535179B1 (ko) * 2014-12-03 2015-07-08 재단법인 서울테크노파크 반도체소자 테스트 소켓용 컨택터 및 그 제조방법
JP2019015676A (ja) * 2017-07-10 2019-01-31 三菱電機株式会社 通電試験用ソケット及び通電試験方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2503594A1 (en) * 2011-03-21 2012-09-26 Dialog Semiconductor GmbH Signal routing optimized IC package ball/pad layout
CN102858096B (zh) * 2012-09-12 2015-04-08 梁锦贤 一种pop封装器件smt预加工装置
KR101474611B1 (ko) * 2012-10-30 2014-12-18 삼성전기주식회사 불량위치 분석 시스템 및 방법
US9362187B2 (en) * 2013-01-18 2016-06-07 Infineon Technologies Ag Chip package having terminal pads of different form factors
US8941224B2 (en) * 2013-03-29 2015-01-27 Kinsus Interconnect Technology Corp. Package structure of a chip and a substrate
US9263409B2 (en) * 2013-05-21 2016-02-16 Esilicon Corporation Mixed-sized pillars that are probeable and routable
KR20160119942A (ko) * 2015-04-06 2016-10-17 에스케이하이닉스 주식회사 소켓 플러그 접속 구조를 포함하는 반도체 패키지
US11201066B2 (en) * 2017-01-31 2021-12-14 Skyworks Solutions, Inc. Control of under-fill using a dam on a packaging substrate for a dual-sided ball grid array package
JP2018163087A (ja) * 2017-03-27 2018-10-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置の検査装置ならびに半導体装置
WO2020036878A1 (en) 2018-08-14 2020-02-20 Rambus Inc. Packaged integrated device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318119A (ja) * 2000-05-02 2001-11-16 Fujitsu Ltd Ｉｃパッケージの接続方法及びｉｃコンタクタ
JP2003068974A (ja) * 2001-08-28 2003-03-07 Fujitsu Ltd 半導体装置
JP2006093189A (ja) * 2004-09-21 2006-04-06 Renesas Technology Corp 半導体装置
JP2008070146A (ja) * 2006-09-12 2008-03-27 Yokowo Co Ltd 検査用ソケット
JP2009054969A (ja) * 2007-08-29 2009-03-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009200101A (ja) * 2008-02-19 2009-09-03 Liquid Design Systems:Kk 半導体チップ及び半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001116795A (ja) * 1999-10-18 2001-04-27 Mitsubishi Electric Corp テスト用ソケット、およびテスト用ソケットに用いる接続シート
JP5144170B2 (ja) 2007-08-20 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置の実装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318119A (ja) * 2000-05-02 2001-11-16 Fujitsu Ltd Ｉｃパッケージの接続方法及びｉｃコンタクタ
JP2003068974A (ja) * 2001-08-28 2003-03-07 Fujitsu Ltd 半導体装置
JP2006093189A (ja) * 2004-09-21 2006-04-06 Renesas Technology Corp 半導体装置
JP2008070146A (ja) * 2006-09-12 2008-03-27 Yokowo Co Ltd 検査用ソケット
JP2009054969A (ja) * 2007-08-29 2009-03-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009200101A (ja) * 2008-02-19 2009-09-03 Liquid Design Systems:Kk 半導体チップ及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535179B1 (ko) * 2014-12-03 2015-07-08 재단법인 서울테크노파크 반도체소자 테스트 소켓용 컨택터 및 그 제조방법
JP2019015676A (ja) * 2017-07-10 2019-01-31 三菱電機株式会社 通電試験用ソケット及び通電試験方法

Also Published As

Publication number Publication date
US20110140105A1 (en) 2011-06-16
JP5342422B2 (ja) 2013-11-13
US8404497B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
JP5342422B2 (ja) 半導体装置およびその製造方法
US8125792B2 (en) Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module
JP4473807B2 (ja) 積層半導体装置及び積層半導体装置の下層モジュール
US9129914B2 (en) Electronic device, test board, and semiconductor device manufacturing method
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
US20150123690A1 (en) Probe card
JP2010093109A (ja) 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
JPH10229142A (ja) ボールグリッドアレイパッケージ
US20090261465A1 (en) Semiconductor device and its manufacturing method
TW201705413A (zh) 半導體裝置
JP3692978B2 (ja) 配線基板の製造方法
US6507118B1 (en) Multi-metal layer circuit
KR20050030126A (ko) 반도체 집적 회로 장치 및 전자 기기
JP5666366B2 (ja) 半導体装置の製造方法
US7576551B2 (en) Test socket and test board for wafer level semiconductor testing
KR101169687B1 (ko) 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법
JP5489860B2 (ja) 積層型半導体モジュール
JP2010093106A (ja) 半導体装置およびその製造方法
JP6697999B2 (ja) 半導体装置の製造方法および半導体装置
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
JP2001223325A (ja) 半導体装置
JP4374251B2 (ja) 半導体装置
KR20240111855A (ko) 반도체 패키지
JP2010212537A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130814

R150 Certificate of patent or registration of utility model

Ref document number: 5342422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350