JP2018163087A - 半導体装置の製造方法および半導体装置の検査装置ならびに半導体装置 - Google Patents

Abstract

【課題】半導体装置の歩留まりを向上させる。
【解決手段】半導体装置の検査装置７が備えるテストボード１０上に搭載されたソケット８の複数のポゴピン８ｄを複数の半田ボール５のそれぞれに接触させ、かつソケット８に設けられたテストピン８ｅを複数の半田ボール５のうちの第１半田ボール５ａにおけるポゴピン８ｄの接触箇所と異なる箇所に接触させて、ポゴピン８ｄとテストピン８ｅとの間の抵抗値を測定する。これにより、ポゴピン８ｄと第１半田ボール５ａとの接続不良を検出して導通状態を検査する。
【選択図】図１

Description

本発明は、ソケットを用いて半導体装置の検査を行う半導体装置の製造方法および半導体装置の検査装置ならびに半導体装置に関する。

組立て後の半導体装置のテスト工程では、半導体装置の検査は、ＩＣソケット（以降、単にソケットとも言う）に装着して行われる。

例えば、ＢＧＡ（Ball Grid Array)型の半導体装置では、外部端子がボール電極であることから、ＢＧＡをソケットに押し込んでソケットに設けられたテスト用端子であるポゴピンにボール電極を接触させてテストを実施している。

なお、ＢＧＡパッケージをソケットに装着して検査を行う技術については、例えば特開２００５−２４１４２６号公報（特許文献１）に、はんだボールの表面の酸化膜を除去してから検査を実施する技術が開示されている。

特開２００５−２４１４２６号公報

上記ＢＧＡをソケットに装着して検査を実施する技術では、ＢＧＡに搭載された基板の下面には半田ボール（ボール電極）が実装されており、半田ボールをソケットの内側に設けられたコンタクト用のポゴピンと機械的に接触させることで、半田ボールとポゴピンとを電気的に接続し、種々のテストを実施している。

上述のポゴピンと半田ボールの機械的接触による電気的な接続の手法において、本願発明者は以下のような課題を見出した。

第一に、ＢＧＡの半田ボールとソケットのポゴピンとを接触させる手法では、この接触を繰り返すことで、ポゴピンにおいて半田による汚染が生じる。そして、この汚染によりポゴピンと半田ボールとの接触抵抗が変化し、特に半導体装置を高速で動作させるテストでは動作に悪影響を与え、実際とは異なる測定値が計測されることで擬似不良として判定されることになる。

第二に、上述の疑似不良を明確に検出する方法はなく量産工程や試作工程での不良発生の実績から、例えば挿抜回数を目安にソケットをメンテナンスするなどの対策を取っている。

また、半導体装置は、その高性能化に伴い製品コストが増加する傾向がある中、不良改善ひいてはロスコストの低減化は重要性が増している。そして、上述の方法の場合、条件（製品設計やプロセスなど）が変わると評価・調整に時間がかかり、ある程度不良が発生しないと検出できない（一般的に採用されている複数のソケットを搭載したテストボードではソケット個々の接触判断はできない）、また、そもそも不良率が高い製品では検出感度が低い（接触不良との切り分けが難しい）などの問題がある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態による半導体装置の製造方法は、（ａ）外部端子として複数のボール電極が設けられた配線基板を備える半導体装置を検査用のソケットに装着する工程を有する。さらに、（ｂ）上記ソケットに設けられた複数の第１端子を上記複数のボール電極のそれぞれに接触させ、かつ上記ソケットに設けられた第２端子を上記複数のボール電極のうちの第１ボール電極に接触させて、上記第１端子と上記第１ボール電極との導通状態を検査する工程を有する。さらに、上記（ｂ）工程で、上記第２端子を上記第１端子の上記第１ボール電極への接触方向と異なる方向から上記第１ボール電極に接触させて上記第１端子と上記第２端子との間の抵抗値を測定することにより、上記第１端子と上記第１ボール電極との接続不良を検出する。

また、一実施の形態による半導体装置の検査装置は、外部端子として複数のボール電極が設けられた配線基板を備える半導体装置を収容し、かつ上記複数のボール電極のそれぞれに対応して配置された複数の第１端子と、上記複数のボール電極のうちの第１ボール電極に接触可能な第２端子と、を備えたソケットが実装されたテストボードを有する。さらに、上記テストボードと電気的に接続され、上記複数の第１端子および上記複数のボール電極のそれぞれを介して上記半導体装置に検査用の信号を送信する測定器を有する。さらに、上記半導体装置を上記ソケットに装着した状態で、上記複数の第１端子を上記複数のボール電極のそれぞれに接触させ、かつ上記第２端子を、上記第１端子の上記第１ボール電極への接触方向と異なる方向から上記第１ボール電極に接触させて上記第１端子と上記第２端子との間の抵抗値を測定することにより、上記第１端子と上記第１ボール電極との接続不良の検出を行う。

また、一実施の形態による半導体装置は、半導体チップと、第１面と上記第１面と反対側に位置する第２面とを備え、上記第１面に上記半導体チップが搭載された配線基板と、上記配線基板の上記第２面に設けられた複数のボール電極と、を有する。さらに、上記配線基板は、上記第２面に、上記複数のボール電極のうちの第１ボール電極に隣接して設けられ、かつ上記第１ボール電極に電気的に接続されるとともに上記ボール電極が搭載されていない検査用端子を備えており、上記検査用端子は、上記複数のボール電極のうちの最外周に設けられた複数の第２ボール電極より内側に配置されている。

上記一実施の形態によれば、半導体装置の組立てにおける検査工程での擬似不良の低減化を図って半導体装置の歩留まりを向上させることができる。

実施の形態１の半導体装置の検査状態の一例を示す模式図である。 実施の形態１の半導体装置の製造方法の組立て手順の一例を示すフロー図である。 実施の形態１の半導体装置の検査工程における半導体装置のソケットへの装着方法を示す模式図である。 図１に示す半導体装置の検査状態を拡大して示す模式図である。 図１に示す半導体装置の検査状態におけるボール電極と第１端子と第２端子の位置関係を示す模式図である。 図５に示す構造を上方から見た模式図である。 実施の形態１の半導体装置の検査後のボール電極における圧痕の一例を示す部分側面図である。 図７に示すボール電極の裏面図である。 実施の形態２の半導体装置の検査状態の一例を示す模式図である。 図９に示す半導体装置の検査状態におけるボール電極と第１端子と第２端子の位置関係を示す模式図である。 図１０に示す構造を上方から見た模式図である。 実施の形態２の半導体装置の検査後のボール電極における圧痕の一例を示す部分側面図である。 図１２に示すボール電極の裏面図である。 実施の形態３の半導体装置の検査状態の一例を示す模式図である。 図１４に示すＡ部の構造を拡大して示す拡大部分断面図である。 実施の形態３の半導体装置における検査用端子の配列の一例を示す拡大裏面図である。 図１６に示す検査用端子とソケットの第１端子との接触位置の一例を示す裏面図、平面図および側面図である。 変形例の半導体装置の構造の一例を示す平面図である。 図１８に示すＤ−Ｄ線に沿って切断した構造を示す部分断面図である。

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。

また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

また、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

（実施の形態１）
＜半導体装置の構成＞
図１は実施の形態１の半導体装置の検査状態の一例を示す模式図である。

本実施の形態１で検査が行われる半導体装置の構造について説明する。

図１に示す半導体装置は、半導体チップ２がパッケージ基板（配線基板）１に搭載（接合、接続、実装）された基板タイプの半導体パッケージであり、さらに、パッケージ基板１の下面側に設けられた複数の外部端子は半田ボール（ボール電極）５である。すなわち、本実施の形態１の半導体装置は、ＢＧＡ（Ball Grid Array)３である。

ＢＧＡ３の構成について説明すると、半導体チップ２と、半導体チップ２を支持または搭載するパッケージ基板１と、半導体チップ２の主面（表面）２ａとパッケージ基板１の上面（第１面）１ａとの間に配置され、かつ半導体チップ２とパッケージ基板１とを電気的に接続する複数のバンプ４と、を備えている。

すなわち、半導体チップ２は、パッケージ基板１上にフリップチップ実装されている。また、ＢＧＡ３は、半導体チップ２とパッケージ基板１との隙間に充填された樹脂材であるアンダーフィル６を有しており、このアンダーフィル６によってフリップチップ接続部が保護されている。

そして、パッケージ基板１の上面１ａと反対側に位置する下面（第２面）１ｂには、ＢＧＡ３の外部端子として、後述する図１６に示すように、エリアアレイ配置（格子状配列）された複数の半田ボール５が設けられている。

さらに、詳細に説明すると、半導体チップ２は、平面の形状が正方形または長方形であり、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより上記半導体基板を各半導体チップ２に分離したものである。

また、半導体チップ２は、主面（半導体素子形成側の面）２ａと、主面２ａとは反対側に位置する裏面（半導体素子形成側の面とは逆側の面）２ｂとを有し、その主面２ａがパッケージ基板１の上面１ａと対向するように搭載（配置）されており、したがって、半導体チップ２の裏面２ｂは、上方を向いている。

また、配線基板であるパッケージ基板１は、ＢＧＡ基板などとも呼ばれ、例えば樹脂材と導体材からなる。さらに、パッケージ基板１は、半導体チップ２が搭載される上面１ａと、複数の半田ボール５が設けられる下面１ｂとを有しており、上面１ａ側の半導体チップ２と下面１ｂ側の半田ボール５とが、パッケージ基板１の表面や内部に形成された配線およびビアなど導体部によって電気的に接続されている。

そして、半田ボール５は、パッケージ基板１の下面１ｂ側にアレイ状（格子状）に配置されており、ＢＧＡ３の外部端子として機能する。

ここで、フリップチップ実装用のバンプ４は、例えば金バンプである。

また、アンダーフィル６は、例えば熱硬化性樹脂材料などの樹脂材料からなる。

＜半導体装置の検査装置について＞
図１に示すＢＧＡ３の検査に用いられる検査装置について説明する。ＢＧＡ（半導体装置）３の検査装置７は、ＢＧＡ３を収容可能なソケット８が実装されたテストボード１０と、テストボード１０と電気的に接続され、かつソケット８内に設けられた複数のポゴピン（第１端子）８ｄおよびＢＧＡ３の外部端子である複数の半田ボール（ボール電極）５のそれぞれを介してＢＧＡ３に所定の検査用の信号を送信するテスタである測定器９と、を備えている。

つまり、ＢＧＡ３を含む半導体装置の検査（テスト）は、測定器９から半導体装置に信号を入力し、この信号に対する半導体装置の応答を調べるものである。検査では、信号は測定器９で形成され、テストボード１０に形成された図示しない導通パターンを伝搬してポゴピン８ｄに到達し、さらに半田ボール５を介して半導体装置（ＢＧＡ３）に伝搬される。半導体装置側からの応答の信号は、これとは逆の順番に伝搬されて測定器９に戻る。そして、測定器９において応答結果と期待値との一致／不一致を判定する。

本実施の形態１のソケット８には、その内部に、ＢＧＡ３の複数の半田ボール５のそれぞれと接触する複数のポゴピン（第１端子）８ｄと、複数の半田ボール５のうちの第１半田ボール（第１ボール電極）５ａに接触可能なテストピン（第２端子）８ｅとが設けられている。テストピン８ｅは、リファレンスピンなどとも呼ばれる。

なお、ソケット８は、複数のポゴピン８ｄのそれぞれが配置される複数の孔部８ｃが形成された底部８ｂと、底部８ｂと接合され、かつ半導体装置を収容する空間を形成する側壁８ａと、を有している。

つまり、ソケット８の内部には、複数のポゴピン８ｄと、ポゴピン８ｄとは異なるテストピン８ｅが設けられている。

そして、本実施の形態１のＢＧＡ３の検査では、ＢＧＡ３をソケット８に装着した状態で、複数のポゴピン８ｄのそれぞれを複数の半田ボール５のそれぞれに接触させ、かつ第１半田ボール５ａにおけるポゴピン８ｄの接触箇所と異なる箇所にテストピン８ｅを接触させてポゴピン８ｄとテストピン８ｅとの間の抵抗値を測定する。この抵抗値の測定により、ポゴピン８ｄと第１半田ボール５ａとの接続不良の検出を行う。すなわち、ポゴピン８ｄと第１半田ボール５ａとの導通状態を検査する。

なお、第１半田ボール５ａは、格子状に配置された複数の半田ボール５のうち、例えば、角部に配置された半田ボール５か、もしくは何れかの列の端部に配置された半田ボール５であることが好ましい。導通検査を実施する半田ボール５として、角部や端部に配置された第１半田ボール５ａを採用することで、ソケット８内において、テストピン８ｅの配置を容易に行うことができる。

＜半導体装置の製造方法について＞
まず、本願発明者が検討した本願の課題の詳細について説明する。

ソケット８にＢＧＡ３を装着して電気的な検査を行う方法においては、ソケット８のポゴピン８ｄとＢＧＡ３の半田ボール５とを機械的に接触させる。その構造上、ポゴピン８ｄと半田ボール５との間に異物がはさまる余地が存在する。明確な異物でなくとも、ＢＧＡ３の半田ボール５とソケット８のポゴピン８ｄとが接触することで、半田ボール５の半田屑がポゴピン８ｄに付着する、またはポゴピン８ｄの表面の保護膜が剥がれる、さらには半田ボール搭載後にフラックス洗浄を行った際の薬液の残りなどがポゴピン８ｄに不着するといった汚染が生じる。

そして、上記汚染によりポゴピン８ｄと半田ボール５との接触抵抗が変化する。この接触抵抗の変化は不規則であり、測定器９から印加された信号に対して遅延やＳＮ比（信号とノイズの比率）の悪化といった影響を与える。

これは特に高速で動作するような半導体装置の機能を評価する際に実際の製品の性能より悪く判断されることがあり、その結果、不良として判定されることがある。このことを疑似不良と呼んでいる。上述の疑似不良は、他の不良と切り分ける（接触不良起因であると断定する）ことが困難であり、不良発生率などの推移を観測することで汚染の状況を推定し対策を取る程度に留まっている。

そこで、本実施の形態１の半導体装置の製造方法では、上記汚染による半田ボール５とポゴピン８ｄとの接触抵抗の悪化を検出する。その際、ポゴピン８ｄとは異なる位置に配置されたテストピン８ｅを任意のタイミングで半田ボール５と接触させる。そして、このテストピン８ｅとポゴピン８ｄとの間の抵抗値を測定することにより、ポゴピン８ｄと半田ボール５との間の抵抗値を測定することができる。さらに、上記汚染の状況をモニタリングすることにより、接触不良起因の不良を特定可能にすることができる。

次に、図２は実施の形態１の半導体装置の製造方法の組立て手順の一例を示すフロー図である。図２を用いて、本実施の形態１の半導体装置の検査を行うタイミングについて説明する。

まず、図２に示す工程（ステップ）に従って、半導体装置を組立てる。すなわち、前工程の実施により、ウェハを形成した後、ウェハテストを実施する。このウェハテストで不良（Ｆａｉｌ）は取り除かれる。また、ウェハテストを通過（Ｐａｓｓ）したウェハは、後工程に搬送され、半導体装置の組立てが実施される。

組立て完了後、半導体装置の製品テストを実施する。ここでは、ソケット８にＢＧＡ３を装着して複数の半田ボール５のそれぞれにポゴピン８ｄを接触させ、この状態で製品テスト（良品・不良品判定テスト）を実施する。そして、この製品テストを通過（Ｐａｓｓ）した半導体装置が製品となる。一方、製品テストでＦａｉｌ判定となった場合、次のステップにおいて、製品テストでＦａｉｌ判定された項目が擬似不良に該当する項目か否かを判定する。

例えば、ショート不良などの場合には、擬似不良項目に該当しない（ＮＯ）と判定して、その半導体装置は不良となる。

また、特性が不安定となっている場合などには、擬似不良に該当し（ＹＥＳ）、次のステップで接続テスト（本実施の形態１の半導体装置の検査）を実施する。この接続テストでＦａｉｌ判定となった場合には、その半導体装置は不良となる。一方、接続テストを通過（Ｐａｓｓ）した半導体装置（ＢＧＡ３）については、再度、製品テストを実施する。すなわち、接続テストを通過（Ｐａｓｓ）した半導体装置については、ソケット８にＢＧＡ３を装着して、少なくとも第１半田ボール５ａにポゴピン８ｄを接触させてＢＧＡ３の製品テスト（良品・不良品判定テスト）を実施する。

次に、本実施の形態１の半導体装置の検査（上記接続テスト）について説明する。

図３は実施の形態１の半導体装置の検査工程における半導体装置のソケットへの装着方法を示す模式図、図４は図１の半導体装置の検査状態を拡大して示す模式図である。

図２に示す接続テストにおいて、まず、図３に示すように、外部端子として複数の半田ボール５が設けられたパッケージ基板１を備えるＢＧＡ３を検査用のソケット８に装着する。

そして、図１に示すように、ソケット８に設けられた複数のポゴピン８ｄのそれぞれを複数の半田ボール５のそれぞれに接触させ、かつソケット８に設けられたテストピン８ｅを複数の半田ボール５のうちの第１半田ボール５ａに接触させて、ポゴピン８ｄと第１半田ボール５ａとの導通状態を検査する。

上記検査では、図４に示すように、電源１１と接続された測定器９で形成された検査用の信号を、ポゴピン８ｄを介してＢＧＡ３の第１半田ボール５ａに入力する。その際、第１半田ボール５ａにおけるポゴピン８ｄの接触箇所と異なる箇所にテストピン８ｅを接触させておき、ポゴピン８ｄと第１半田ボール５ａとの間の抵抗値を測定する。これにより、ポゴピン８ｄと第１半田ボール５ａとの接続不良を検出する。

ここで、図５は図１に示す半導体装置の検査状態におけるボール電極と第１端子と第２端子の位置関係を示す模式図、図６は図５に示す構造を上方から見た模式図である。すなわち、図５、６は、第１半田ボール５ａとポゴピン８ｄとテストピン８ｅの位置関係を示している。検査対象の半田ボール５である第１半田ボール５ａの下方にポゴピン８ｄが配置され、一方、第１半田ボール５ａの水平方向に沿ってテストピン８ｅが配置されている。

つまり、ソケット８内において、テストピン８ｅは、複数のポゴピン８ｄの配列とは異なる位置に配置されている。したがって、検査時には、テストピン８ｅを、ポゴピン８ｄの第１半田ボール５ａへの接触方向と異なる方向から第１半田ボール５ａに接触させることができる。例えば、図４〜図６に示すように、ポゴピン８ｄをパッケージ基板１の下方からＰ方向（ポゴピン８ｄが上下動する方向）に沿って第１半田ボール５ａに接触させ、一方、テストピン８ｅは、パッケージ基板１に水平な方向であるＱ方向に沿った方向から第１半田ボール５ａに接触させ、この状態で導通検査を実施する。言い換えると、テストピン８ｅを、パッケージ基板１の複数の半田ボール５が設けられた面（図１に示す下面１ｂ）に沿った方向から第１半田ボール５ａに接触させる。

このようにテストピン８ｅをポゴピン８ｄの第１半田ボール５ａへの接触方向と異なる方向から第１半田ボール５ａに接触させることで、ポゴピン８ｄとテストピン８ｅとが干渉することを防ぐことができる。

また、図５に示すように、検査時には、テストピン８ｅを、第１半田ボール５ａにおけるポゴピン８ｄの接触箇所よりパッケージ基板１側の位置に接触させる。つまり、テストピン８ｅを第１半田ボール５ａにおけるポゴピン８ｄの接触箇所より上方の位置に接触させる。

ここで、図７は実施の形態１の半導体装置の検査後のボール電極における圧痕の一例を示す部分側面図、図８は図７に示すボール電極の裏面図である。すなわち、図７、８は、第１半田ボール５ａにおけるポゴピン８ｄとテストピン８ｅのそれぞれの圧痕５ｂ、５ｃの位置を示している。

図５に示すように、テストピン８ｅを、第１半田ボール５ａにおけるポゴピン８ｄの接触箇所と異なる箇所で、かつポゴピン８ｄの接触箇所より上方の位置に接触させるため、図７、８に示すように、それぞれの圧痕５ｂ、５ｃは、お互いに異なる位置（Ｒ部とＳ部）に形成されている。

具体的には、テストピン８ｅを第１半田ボール５ａにおけるポゴピン８ｄの接触箇所より上方の位置に接触させるため、ポゴピン８ｄの圧痕５ｂは、図８に示すように、第１半田ボール５ａの下部領域（Ｒ部）に４つ形成されている。一方、第１半田ボール５ａにおけるテストピン８ｅの圧痕５ｃは、図７に示すように、ポゴピン８ｄの圧痕５ｂの位置（Ｒ部）より上方の位置である側部領域（Ｓ部）に４つ形成されている。

このように第１半田ボール５ａに形成された圧痕５ｂ、５ｃを確認することで、ポゴピン８ｄおよびテストピン８ｅが接触している位置を確認することができる。すなわち、本実施の形態１の半導体装置の検査を行った場合、図７に示すように、第１半田ボール５ａにおいて、下部領域（Ｒ部）および側部領域（Ｓ部）の２箇所にそれぞれ圧痕が形成される。

＜実施の形態１の効果＞
本実施の形態１の半導体装置の製造方法では、ソケット８内において複数のポゴピン８ｄの配列とは異なる位置にテストピン８ｅが配置され、検査時に、複数のポゴピン８ｄのそれぞれを複数の半田ボール５のそれぞれに接触させ、かつテストピン８ｅを複数の半田ボール５のうちの第１半田ボール５ａに接触させて、ポゴピン８ｄと第１半田ボール５ａとの導通状態を検査する。具体的には、第１半田ボール５ａにおけるポゴピン８ｄの接触箇所と異なる箇所にテストピン８ｅを接触させてポゴピン８ｄと第１半田ボール５ａとの間の抵抗値を測定する。これにより、ポゴピン８ｄと第１半田ボール５ａとの接続不良を検出する。すなわち、ポゴピン８ｄと第１半田ボール５ａとの導通状態を検査する。

また、ソケット８内において複数のポゴピン８ｄの配列とは異なる位置にテストピン８ｅが配置されているため、テストピン８ｅを任意のタイミングで第１半田ボール５ａと接触させることができる。

なお、必要に応じてテストピン８ｅを第１半田ボール５ａに接触させてポゴピン８ｄと第１半田ボール５ａとの間の抵抗値をモニタリングすることができる。そして、この抵抗値をフィードバックすることで検査の最適化をリアルタイムに行うことができ、擬似不良の低減化を図ることができる。言い換えると、ポゴピン８ｄの汚染の状況をモニタリングすることができ、これにより、接触不良起因の不良を特定することができる。

また、ＢＧＡ（半導体装置）３の組立てにおける検査工程での擬似不良の低減化を図ってＢＧＡ３の歩留まりを向上させることができる。

また、ポゴピン８ｄの実際の汚染状況を直接モニタリングできるため、検査装置７のメンテナンスをタイミング良く実施することができる。

さらに、擬似不良と判定された半導体装置（製品）を、本実施の形態１の検査方法で再度検査することで、半導体装置を救済することができる。つまり、半導体装置の擬似不良の低減化を図ることができ、ＢＧＡ（半導体装置）３の歩留まりを向上させることができる。

なお、ＢＧＡ３などの半導体装置では、組立ての最終工程が終わってからの検査で不良となると、前工程と後工程を経て組立てた半導体装置が全て０（零）となってしまい損失が非常に大きい。したがって、組立ての最終工程を終了した後の検査で不良となった半導体装置における擬似不良を低減してその半導体装置を救済することで、コスト的に大きな効果を生み出すことができる。

また、本実施の形態１の検査装置７においても、本実施の形態１で説明した検査方法と同様の方法で検査を行うことにより、ＢＧＡ（半導体装置）３の組立てにおける検査工程での擬似不良の低減化を図ることができ、その結果、ＢＧＡ３の歩留まりを向上させることができる。なお、検査装置７によって得られるその他の効果については半導体装置の製造方法によって得られる効果と同じであるため、その重複説明は省略する。

（実施の形態２）
図９は実施の形態２の半導体装置の検査状態の一例を示す模式図、図１０は図９に示す半導体装置の検査状態におけるボール電極と第１端子と第２端子の位置関係を示す模式図、図１１は図１０に示す構造を上方から見た模式図である。また、図１２は実施の形態２の半導体装置の検査後のボール電極における圧痕の一例を示す部分側面図、図１３は図１２に示すボール電極の裏面図である。

まず、本実施の形態２の半導体装置の製造方法における検査工程で用いられるソケット８の特徴について説明する。本実施の形態２で用いられる上記ソケット８において、ソケット８内に設けられた第２端子は、図１０および図１１に示すように、平面視で、ソケット８のポゴピン（第１端子）８ｄが配置された孔部８ｃに迫り出す複数の突出部８ｇを備えたフランジ型端子８ｆである。そして、検査時には、フランジ型端子８ｆの複数の突出部８ｇを第１半田ボール５ａに接触させて、ポゴピン８ｄと第１半田ボール５ａとの接続不良の検出を行う。

すなわち、図１０に示すように、ソケット８の底部８ｂの表面に、各ポゴピン８ｄとは独立してフランジ型端子８ｆが設けられており、フランジ型端子８ｆの複数の突出部８ｇのそれぞれが、底部８ｂの孔部８ｃ上に迫り出して配置されている。図１１に示す構造では、１つのフランジ型端子８ｆに４つの細長い突出部８ｇが設けられた構造を示しているが、１つのフランジ型端子８ｆに設けられる突出部８ｇの数は、４つに限定されるものではなく、４つ以外の複数個であってもよい。

また、それぞれの突出部８ｇは、平面視で、細長い形状となっているが、突出部８ｇの形状は、図１０に示すように、ソケット８の底部８ｂの孔部８ｃに迫り出して配置されていれば如何なる形状であってもよい。

また、図１１に示すように、フランジ型端子８ｆでは、その複数の突出部８ｇにおいて、対向する突出部８ｇ間における突出部８ｇと突出部８ｇとの距離Ｌ１が、ポゴピン８ｄの直径（Ｌ２）より大きくなっている（Ｌ１＞Ｌ２）。

これにより、ポゴピン８ｄは、フランジ型端子８ｆに接触することなく上下動することができる。

また、平面視で、第１半田ボール５ａの直径Ｌ３は、突出部８ｇと突出部８ｇとの距離Ｌ１より大きい（Ｌ３＞Ｌ１）。すなわち、図１１に示すように、平面視におけるＬ１、Ｌ２、Ｌ３の関係は、Ｌ３＞Ｌ１＞Ｌ２となっている。

したがって、検査時に、図９に示すように、ＢＧＡ３を降下させて第１半田ボール５ａをポゴピン８ｄに接触させた際には、フランジ型端子８ｆの各突出部８ｇも第１半田ボール５ａに接触する。すなわち、上方から第１半田ボール５ａが降下し、第１半田ボール５ａがポゴピン８ｄに接触するのと略同時にフランジ型端子８ｆの各突出部８ｇも第１半田ボール５ａに接触する。

そして、ポゴピン８ｄが所定の位置まで降下すると、各突出部８ｇは、若干撓んで第１半田ボール５ａに接触した状態を維持する。つまり、フランジ型端子８ｆの各突出部８ｇは、ソケット８の底部８ｂの孔部８ｃに迫り出しているため、第１半田ボール５ａに接触した後にポゴピン８ｄが僅かに降下しても、各突出部８ｇも若干撓んで第１半田ボール５ａとの接触を維持する。これにより、第１半田ボール５ａがポゴピン８ｄとフランジ型端子８ｆとに接触（図９のＴ１部およびＴ２部）した状態でポゴピン８ｄと第１半田ボール５ａとの導通検査を行うことができる。

なお、第１半田ボール５ａと、第１半田ボール５ａに隣接する他の半田ボール５とが、フランジ型端子８ｆを介して電気的なショートをしないように、フランジ型端子８ｆは、コーナーピンや特定の電源ピンだけに設置することが好ましい。

また、検査時において、図９に示すように、フランジ型端子８ｆの第１半田ボール５ａに対する接触位置（Ｔ２部）は、ポゴピン８ｄの第１半田ボール５ａに対する接触位置（Ｔ１部）より上方である。つまり、検査時に、フランジ型端子８ｆの複数の突出部８ｇを、第１半田ボール５ａにおけるポゴピン８ｄの接触箇所よりパッケージ基板１側の位置に接触させる。

その際、第１半田ボール５ａが球体であるため、フランジ型端子８ｆの第１半田ボール５ａへの接触位置（Ｔ２部）は、ポゴピン８ｄの第１半田ボール５ａへの接触位置（Ｔ１部）よりも外側に位置する。

したがって、図１２に示すように、第１半田ボール５ａに形成された図９に示すフランジ型端子８ｆによる細長い４つの圧痕５ｄの位置は、図９に示すポゴピン８ｄによる４つの圧痕５ｂの位置より上方の位置である。

さらに、図１３に示すように、第１半田ボール５ａに形成されたフランジ型端子８ｆによる細長い４つの圧痕５ｄの位置は、ポゴピン８ｄによる４つの圧痕５ｂの位置より外側の位置である。

つまり、フランジ型端子８ｆによる圧痕５ｄの位置と、ポゴピン８ｄによる圧痕５ｂの位置は、第１半田ボール５ａにおいて単に分散された位置に形成されているのではなく、第１半田ボール５ａにおける上側（基板側）と下側（下方開放端側）もしくは内側（ボール中心側）と外側（側方開放端側）のそれぞれの領域に明確に分けられた位置となっている。

本実施の形態２の半導体装置の製造方法によれば、ソケット８の底部８ｂ上にフランジ型端子８ｆを配置したことで、ソケット８に対してフランジ型端子８ｆを接触させる機構を組み込む必要性がない。つまり、既存のソケット８の形状を大きく変えることなくフランジ型端子８ｆを設置可能なため、ソケット８自体、およびテストボード１０上へのソケット８の搭載数などでコストの上昇を抑制することができる。

また、テストボード１０に限らず半導体装置を搭載した周辺には各種部品（バイパスコンデンサ、ダンピング抵抗、水晶振動子、ハイ／ローパスフィルタなど）が搭載される。この中には電気特性に影響の大きいものが多く、可能な限り半導体装置の近くに配置すべきである。このため、実施の形態１に比べてソケット８のサイズを抑えることが可能な本実施の形態２の半導体装置（ＢＧＡ３）の性能および検査の品質を向上させることができる。

また、実施の形態１と同様に、ＢＧＡ（半導体装置）３の組立てにおける検査工程での擬似不良の低減化を図ることができ、その結果、ＢＧＡ３の歩留まりを向上させることができる。なお、本実施の形態２の半導体装置の製造方法によって得られるその他の効果については、実施の形態１の半導体装置の製造方法によって得られる効果と同じであるため、その重複説明は省略する。

（実施の形態３）
図１４は実施の形態３の半導体装置の検査状態の一例を示す模式図、図１５は図１４に示すＡ部の構造を拡大して示す拡大部分断面図、図１６は実施の形態３の半導体装置における検査用端子の配列の一例を示す拡大裏面図、図１７は図１６に示す検査用端子とソケットの第１端子との接触位置の一例を示す裏面図、平面図および側面図である。

本実施の形態３の半導体装置の製造方法では、半田ボール５が搭載されていない検査用端子であるランド１ｅを有したＢＧＡ３を準備し、このＢＧＡ３のランド１ｅを用いてＢＧＡ３の第１半田ボール５ａとポゴピン８ｄとの導通状態を検査するものである。

まず、図１４に示すＢＧＡ３について説明すると、ＢＧＡ３に組み込まれたパッケージ基板１は、その下面１ｂに、複数の半田ボール５のうちの第１半田ボール５ａに隣接して設けられ、かつ第１半田ボール５ａに電気的に接続されるとともに半田ボール５が搭載されていないランド（検査用端子）１ｅを備えている。

なお、ランド１ｅは、パッケージ基板１の配線１ｃを介して第１半田ボール５ａと電気的に接続されている。また、ランド１ｅは、複数の半田ボール５のうちの最外周に設けられた複数の半田ボール５（第２半田ボール５ｅ、第２ボール電極）より内側の領域に配置されている。言い換えれば、図１６に示すように、ランド１ｅは、最外周に設けられたボール搭載用の複数のランド１ｆｍより内側の領域に配置されている。

そして、検査時には、図１４に示すように、ソケット８（図１参照）に設けられたニードルピン（第３端子）８ｈをランド１ｅに接触させ、測定器９によってポゴピン８ｄとニードルピン８ｈとの間の抵抗値を測定し、これにより、ポゴピン８ｄと第１半田ボール５ａとの接続不良の検出を行う。

詳細に説明すると、本実施の形態３の検査装置７では、測定器９に電気的に接続された測定子としてポゴピン（第１端子）８ｄと、テストピン（第２端子）８ｅと、ニードルピン（第３端子）８ｈとが設けられている。そして、ポゴピン８ｄ、テストピン８ｅおよびニードルピン８ｈは、それぞれ測定器９の内部に設けられた電流源１３および電圧計１２に電気的に接続されている。

本実施の形態３の導通検査では、測定される被測定ボール（第１半田ボール５ａ）を限定し、この被測定ボールに隣接して検査用の電流を印加する検査用端子（金属製のランド１ｅ）を形成し、上記検査用端子に、図１５に示すように絶縁膜であるソルダレジスト膜１ｄを被せておく。つまり、ランド１ｅは、ソルダレジスト膜１ｄによって覆われている。ランド１ｅがソルダレジスト膜１ｄによって覆われていることにより、ＢＧＡ３の外観を良くすることができる。さらに、ランド１ｅの損傷を防止することができる。

ただし、ランド１ｅは、ソルダレジスト膜１ｄによって覆われることなく、導体部分が露出していてもよい。

なお、ランド１ｅがソルダレジスト膜１ｄによって覆われている場合には、検査時、図１５に示すようにニードルピン８ｈをソルダレジスト膜１ｄに突き刺してランド１ｅに接触させ、この状態で検査を行う。ニードルピン８ｈは先端が尖っているため、ソルダレジスト膜１ｄを突き破るのは容易である。検査後、ランド１ｅを覆うソルダレジスト膜１ｄには、ニードルピン８ｈを突き刺した跡として、孔１ｄａが形成されている。

また、ソケット８においては、検査用端子であるランド１ｅの位置に対応した位置にニードルピン８ｈを立てられるようにする。つまり、ソケット８において、任意の位置にニードルピン８ｈが立てられるようになっている。

そして、検査の際には、ニードルピン８ｈをソルダレジスト膜１ｄに貫通させて検査用端子であるランド１ｅに接触させて、測定器９の電流源１３からニードルピン８ｈを介して電流を印加する。ここでは、ニードルピン８ｈを介してランド１ｅに抵抗値を測定する電流を印加する。

この状態で実施の形態１の導通検査と同じ方法で電圧と電流を測定する。この時、テストピン８ｅを第１半田ボール５ａに接触させて電圧を測定することができるため、より安定した抵抗値の測定が可能となる。また、本実施の形態３の検査装置７では、電流源１３と電圧源とを別に設けているため、抵抗値の測定の精度を高めることができる。

なお、本実施の形態３のＢＧＡ３において、ランド１ｅはニードルピン８ｈと確実に接触できればよく、ＢＧＡ３の半田ボール５の配置が制約を受けることはない。すなわち、ＢＧＡ３のパッケージ基板１の下面（裏面）１ｂには、コンデンサ搭載用の空きスペースがある。この空きスペースに検査用端子であるランド１ｅを設けることで、ＢＧＡ３の半田ボール５の配置に制約を与えることはなく、ランド１ｅを設けることができる。

ただし、ＢＧＡ３の半田ボール５のグリッドに準じて空いているグリッドにランド１ｅを設けてもよい。これにより、ソケット構造を変更することがなく、ソケット８へのニードルピン８ｈの配置や作り込みを容易に行うことができ、ソケット８のコストの上昇を抑制することができる。

また、ランド１ｅの形状については制約が無いため、基板設計の自由度を高めることができる。

次に、図１６および図１７に示すランド１ｅの種類について説明する。なお、図１６に示す例は、パッケージ基板１の端子グリッドの空端子位置に検査用端子を設けた場合であり、この場合、検査用端子に接触させる第３端子として、図１４に示すニードルピン８ｈを使用せずに、図１４に示すポゴピン８ｄをその長さを長くして使用することが可能である。

なお、パッケージ基板１において、ＢＧＡ３内で数多く使用され、かつＢＧＡ３の多数のピンに接続されている共通のＧＮＤなどがある場合、この共通のＧＮＤに配線１ｃを介してランド１ｅを接続することで、測定の対象となる端子を複数設けることができる。

図１６に示す例では、図１７のＤ部のポゴピン（検査用端子に接触させる第３端子）８ｉの先端部が複数の頂点８ｉａを備えた形状となっている場合のランド１ｅの配置や形状を示しており、ポゴピン８ｉの先端部の頂点８ｉａの数に応じて、検査用端子であるランド１ｅの平面視の形状を複数に分割した例を示している。

例えば、図１７に示すポゴピン８ｉの先端部が４つの頂点８ｉａを備えている場合、図１６に示す構造では、それぞれ配線１ｃを介して最大４つのランド１ｅａ、１ｅｂ、１ｅｃ、１ｅｄに繋がるランド１ｆａ（Power1）、１ｆｂ（Power2）、１ｆc （Power3）、１ｆｄ（Power4）について同時に測定することができる。なお、ポゴピン８ｉの先端部が４つの頂点８ｉａを備えていて、これに対応してランド１ｅが４つに分割された形状（図１７のＣ部）であっても、４つに分割された全てのランド１ｅがボール搭載用ランドに接続されていなくてもよい。例えば、図１６に示す４つに分割されたランド１ｅｅ、１ｅｆ、１ｅｇ、１ｅｍにおいて、ランド１ｅｅはランド１ｆｅ（Power1）に、ランド１ｅｆはランド１ｆｆ（Power2）に、ランド１ｅｇはランド１ｆｇ（Power3）にそれぞれ繋がっているが、ランド１ｅｍはボール搭載用ランドに繋がっていない。

また、ランド１ｅが２分割された形状（図１７のＡ部もしくはＢ部）であっても測定は可能である。例えば、図１６に示す２つに分割されたランド１ｅｈ、１ｅｉにおいて、ランド１ｅｈはランド１ｆｈ（固定信号１）に、ランド１ｅｉはランド１ｆｉ（固定信号２）にそれぞれ繋がっている。また、ＧＮＤなどの同じ電極であっても測定は可能である。例えば、２つに分割されたランド１ｅｊ、１ｅｋにおいて、ランド１ｅｊはランド１ｆｊ（ＧＮＤ）に、ランド１ｅｋはランド１ｆｋ（ＧＮＤ）にそれぞれ繋がっている。

なお、図１６に示すように、パッケージ基板１の端子グリッドの空端子位置に検査用端子であるランド１ｅを配置することにより、上述のようにソケット構造を変更することなく第３端子であるポゴピン８ｉを設けることができる。

本実施の形態３の半導体装置の製造方法においては、ＢＧＡ３のパッケージ基板１に半田ボール５が搭載されない検査用端子であるランド１ｅを設け、このランド１ｅを用いてＢＧＡ３の第１半田ボール５ａとポゴピン８ｄとの導通状態を検査することにより、測定する端子数を増やすことで、抵抗値の測定の安定化を図ることができる。

その結果、ＢＧＡ３の第１半田ボール５ａとポゴピン８ｄとの導通状態を、より高い精度で検査することが可能になる。

（変形例）
図１８は変形例の半導体装置の構造の一例を示す平面図、図１９は図１８に示すＤ−Ｄ線に沿って切断した構造を示す部分断面図である。

本変形例では、ソケット８に装着された導通検査が行われる半導体装置が、外部端子として複数の半田ボール５が設けられたＳＩＰ（System In Package)１４の場合について説明する。

ＳＩＰ１４は、複数の半導体チップが搭載された単価の高い半導体装置である。図１８に示すＳＩＰ１４は、１つのマイコンチップ１５と、マイコンチップ１５によって制御される２つのメモリチップ１６と、複数のチップコンデンサなどの電子部品１７と、を搭載したＢＧＡ型の半導体装置である。

すなわち、パッケージ基板１上に１つのマイコンチップ１５と２つのメモリチップ１６とがフリップチップ実装された半導体装置であり、図１９に示すように、外部端子としてパッケージ基板１の下面１ｂにはグリッド状に配列された複数の半田ボール５が搭載されている。したがって、ＳＩＰ１４を、例えば、実施の形態１〜３に示すソケット８に装着することにより、上記実施の形態１〜３に示す検査方法と同様の方法で導通検査を実施することができる。

ＳＩＰ１４の場合、その単価が非常に高いため、組立ての最終工程が終わってからの検査で不良品と判定されると、損失が非常に大きい。しかしながら、組立ての最終工程終了後の検査で擬似不良により不良品と判定された場合であっても、上記実施の形態１〜３に示す検査方法と同様の方法で導通検査を実施することにより、ＳＩＰ１４を救済することができ、コスト的に大きな損失が発生することを阻止できる。すなわち、コスト的にも非常に大きな効果を生み出すことができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、上記実施の形態では、半導体装置が、フリップチップ実装により各半導体チップがパッケージ基板上に搭載されている構造のＢＧＡを取り上げて説明したが、上記ＢＧＡは、例えば、各半導体チップがワイヤ（金属線）によってパッケージ基板と電気的に接続される構造のＢＧＡであってもよい。

１ パッケージ基板（配線基板）
１ａ 上面（第１面）
１ｂ 下面（第２面）
１ｃ 配線
１ｄ ソルダレジスト膜（絶縁膜）
１ｄａ 孔
１ｅ、１ｅａ、１ｅｂ、１ｅｃ、１ｅｄ、１ｅｅ、１ｅｆ、１ｅｇ、１ｅｈ、１ｅｉ、１ｅｊ、１ｅｋ、１ｅｍ ランド（検査用端子）
１ｆａ、１ｆｂ、１ｆｃ、１ｆｄ、１ｆｅ、１ｆｆ、１ｆｇ、１ｆｈ、１ｆｉ、１ｆｊ、１ｆｋ、１ｆｍ ランド
２ 半導体チップ
２ａ 主面
２ｂ 裏面
３ ＢＧＡ（半導体装置）
４ バンプ
５ 半田ボール（ボール電極）
５ａ 第１半田ボール（第１ボール電極）
５ｂ、５ｃ、５ｄ 圧痕
５ｅ 第２半田ボール（第２ボール電極）
６ アンダーフィル
７ 検査装置
８ ソケット
８ａ 側壁
８ｂ 底部
８ｃ 孔部
８ｄ ポゴピン（第１端子）
８ｅ テストピン（第２端子）
８ｆ フランジ型端子（第２端子）
８ｇ 突出部
８ｈ ニードルピン（第３端子）
８ｉ ポゴピン（第３端子）
８ｉａ 頂点
９ 測定器
１０ テストボード
１１ 電源
１２ 電圧計
１３ 電流源
１４ ＳＩＰ（半導体装置）
１５ マイコンチップ
１６ メモリチップ
１７ 電子部品

Claims (15)

1. （ａ）外部端子として複数のボール電極が設けられた配線基板を備える半導体装置を検査用のソケットに装着する工程、
   （ｂ）前記ソケットに設けられた複数の第１端子を前記複数のボール電極のそれぞれに接触させ、かつ前記ソケットに設けられた第２端子を前記複数のボール電極のうちの第１ボール電極に接触させて、前記第１端子と前記第１ボール電極との導通状態を検査する工程、
   を有し、
   前記（ｂ）工程で、前記第２端子を、前記第１端子の前記第１ボール電極への接触方向と異なる方向から前記第１ボール電極に接触させて前記第１端子と前記第２端子との間の抵抗値を測定することにより、前記第１端子と前記第１ボール電極との接続不良を検出する、半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   前記（ｂ）工程で、前記第２端子を、前記配線基板の前記複数のボール電極が設けられた面に沿った方向から前記第１ボール電極に接触させる、半導体装置の製造方法。
3. 請求項１に記載の半導体装置の製造方法において、
   前記（ｂ）工程で、前記第２端子は、前記第１ボール電極における前記第１端子の接触箇所より前記配線基板側の位置に接触させる、半導体装置の製造方法。
4. 請求項１に記載の半導体装置の製造方法において、
   前記第２端子は、平面視で、前記ソケットの前記第１端子が配置された孔部に迫り出す複数の突出部を備えたフランジ型端子であり、
   前記（ｂ）工程で、前記フランジ型端子の前記複数の突出部を前記第１ボール電極に接触させる、半導体装置の製造方法。
5. 請求項４に記載の半導体装置の製造方法において、
   前記（ｂ）工程で、前記フランジ型端子の前記複数の突出部は、前記第１ボール電極における前記第１端子の接触箇所より前記配線基板側の位置に接触させる、半導体装置の製造方法。
6. 請求項１に記載の半導体装置の製造方法において、
   前記配線基板は、半導体チップが搭載された第１面および前記第１面と反対側に位置する第２面を備え、さらに前記第１ボール電極に隣接して設けられ、かつ前記第１ボール電極に電気的に接続されるとともに前記ボール電極が搭載されていない検査用端子を前記第２面に有しており、
   前記（ｂ）工程で、前記ソケットに設けられた第３端子を前記検査用端子に接触させて前記第１端子と前記第３端子との間の抵抗値を測定することにより、前記第１端子と前記第１ボール電極との接続不良を検出する、半導体装置の製造方法。
7. 請求項６に記載の半導体装置の製造方法において、
   前記半導体装置において前記検査用端子は絶縁膜によって覆われており、
   前記（ｂ）工程で、前記第３端子を前記絶縁膜に突き刺して前記検査用端子に接触させる、半導体装置の製造方法。
8. 請求項１に記載の半導体装置の製造方法において、
   前記（ｂ）工程の後、前記ソケットに前記半導体装置を装着し、少なくとも前記第１ボール電極に前記第１端子を接触させて前記半導体装置の良品・不良品判定テストを行う、半導体装置の製造方法。
9. 外部端子として複数のボール電極が設けられた配線基板を備える半導体装置を収容し、かつ前記複数のボール電極のそれぞれに対応して配置された複数の第１端子と、前記複数のボール電極のうちの第１ボール電極に接触可能な第２端子と、を備えたソケットが実装されたテストボードと、
   前記テストボードと電気的に接続され、前記複数の第１端子および前記複数のボール電極のそれぞれを介して前記半導体装置に検査用の信号を送信する測定器と、
   を有し、
   前記半導体装置を前記ソケットに装着した状態で、前記複数の第１端子を前記複数のボール電極のそれぞれに接触させ、かつ前記第２端子を、前記第１端子の前記第１ボール電極への接触方向と異なる方向から前記第１ボール電極に接触させて前記第１端子と前記第２端子との間の抵抗値を測定することにより、前記第１端子と前記第１ボール電極との接続不良の検出を行う、半導体装置の検査装置。
10. 請求項９に記載の半導体装置の検査装置において、
    前記第２端子は、平面視で、前記ソケットの前記第１端子が配置された孔部に迫り出す複数の突出部を備えたフランジ型端子であり、
    前記フランジ型端子の前記複数の突出部を前記第１ボール電極に接触させて、前記第１端子と前記第１ボール電極との接続不良の検出を行う、半導体装置の検査装置。
11. 請求項９に記載の半導体装置の検査装置において、
    前記配線基板は、半導体チップが搭載された第１面および前記第１面と反対側に位置する第２面を備え、さらに前記第１ボール電極に隣接して設けられ、かつ前記第１ボール電極に電気的に接続されるとともに前記ボール電極が搭載されていない検査用端子を前記第２面に有しており、
    前記ソケットに設けられた第３端子を前記検査用端子に接触させ、前記測定器により前記第１端子と前記第３端子との間の抵抗値を測定して前記第１端子と前記第１ボール電極との接続不良の検出を行う、半導体装置の検査装置。
12. 半導体チップと、
    第１面と、前記第１面と反対側に位置する第２面と、を備え、前記第１面に前記半導体チップが搭載された配線基板と、
    前記配線基板の前記第２面に設けられた複数のボール電極と、
    を有し、
    前記配線基板は、前記第２面に、前記複数のボール電極のうちの第１ボール電極に隣接して設けられ、かつ前記第１ボール電極に電気的に接続されるとともに前記ボール電極が搭載されていない検査用端子を備えており、
    前記検査用端子は、前記複数のボール電極のうちの最外周に設けられた複数の第２ボール電極より内側に配置されている、半導体装置。
13. 請求項１２に記載の半導体装置において、
    前記検査用端子は絶縁膜によって覆われている、半導体装置。
14. 請求項１３に記載の半導体装置において、
    前記絶縁膜に孔が形成されている、半導体装置。
15. 請求項１２に記載の半導体装置において、
    前記検査用端子は、平面視で複数に分割されている、半導体装置。

Images