JP2011200887A - はんだ付け用フラックスおよび、はんだ付け用フラックスを用いた半導体装置の製造方法 - Google Patents
はんだ付け用フラックスおよび、はんだ付け用フラックスを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011200887A JP2011200887A JP2010068771A JP2010068771A JP2011200887A JP 2011200887 A JP2011200887 A JP 2011200887A JP 2010068771 A JP2010068771 A JP 2010068771A JP 2010068771 A JP2010068771 A JP 2010068771A JP 2011200887 A JP2011200887 A JP 2011200887A
- Authority
- JP
- Japan
- Prior art keywords
- soldering flux
- semiconductor device
- conductive metal
- amine
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
- B23K35/3612—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
- B23K1/203—Fluxing, i.e. applying flux onto surfaces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
- B23K1/206—Cleaning
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
- B23K3/06—Solder feeding devices; Solder melting pans
- B23K3/0607—Solder feeding devices
- B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】はんだバンプが形成された半導体装置をより正確に検査すること。
【解決手段】水に対する溶解度が0.01重量%以上6.8重量%以下である溶剤と、有機酸とその有機酸を中和し水への溶解度が5重量%以上であり導電性金属との配位結合を有するアミンとを備えているはんだ付け用フラックスとともにはんだボールが加熱されることにより形成されるはんだバンプ7の表面を被覆するフラックス残渣は、水溶性を有し、水洗により容易に除去されることができる。さらに、水洗によりアミンと配位結合していた導電性金属がはんだバンプ7の表面に析出する。このため、このような装置は、はんだバンプ7に接触するコンタクトピン11を用いてはんだバンプ7が適用された半導体装置10を検査するときに、コンタクトピン11が絶縁体により汚染されることを低減し、コンタクトピン11とはんだバンプ7とのより確実に電気的に接触させることができ、半導体装置10をより正確に検査することができる。
【選択図】図7
【解決手段】水に対する溶解度が0.01重量%以上6.8重量%以下である溶剤と、有機酸とその有機酸を中和し水への溶解度が5重量%以上であり導電性金属との配位結合を有するアミンとを備えているはんだ付け用フラックスとともにはんだボールが加熱されることにより形成されるはんだバンプ7の表面を被覆するフラックス残渣は、水溶性を有し、水洗により容易に除去されることができる。さらに、水洗によりアミンと配位結合していた導電性金属がはんだバンプ7の表面に析出する。このため、このような装置は、はんだバンプ7に接触するコンタクトピン11を用いてはんだバンプ7が適用された半導体装置10を検査するときに、コンタクトピン11が絶縁体により汚染されることを低減し、コンタクトピン11とはんだバンプ7とのより確実に電気的に接触させることができ、半導体装置10をより正確に検査することができる。
【選択図】図7
Description
本発明は、はんだ付け用フラックスおよび、はんだ付け用フラックスを用いた半導体装置の製造方法に関する。
半導体素子や電子部品を搭載した配線基板には、はんだボールが配線基板上の電極に接続された、BGA(Ball Grid Array)実装が用いられることが多い。このようなBGA実装では、リフロー工程により、はんだボールと配線基板上の電極とを加熱して、はんだボールを溶融させて電極と接合し、はんだバンプを形成することが行われている。
このようなはんだバンプの機械的、電気的信頼性を向上させるための手法が、特開2004−154845号公報や、特開2001−114747号公報に開示されている。
特開2004−154845号公報には、はんだ材料とCuでメタライズされたパッケージやプリント基板の端子面との境界に形成される金属間化合物の成長を抑制し、耐衝撃特性にかかわる界面破壊による不良の問題を解決できる鉛フリー電子装置接続用はんだが開示されている。その電子装置接続用はんだは、Snを主体とし、質量で、Ag5.0%以下、Cu1.0%以下及び粒界に偏析する元素0.008〜0.10%を含有することを特徴としている。
また、特開2001−114747号公報には、はんだバンプの形成時に用いるはんだ付け用フラックスが開示されている。このはんだ付け用フラックスは、電気・電子機器に残存しても絶縁信頼性に影響を与えないようにするために、ジシアンジアミドとグリシドールとを反応させて得られる化合物を活性剤として含有する水溶性はんだフラックスであることを特徴としている。
本願発明者の検討の結果、半導体装置のはんだバンプ上に残留するはんだ付け用フラックスの残渣等により、半導体装置の電気的検査工程において、はんだバンプと検査装置のコンタクトピンとの接触不良が発生し、正確に半導体装置の電気的検査を行うことができないという課題があることを見出した。以下は本願発明者の検討結果に基づく。
はんだバンプ近傍における半導体装置110の一部を、図1に示す。図1は、図12における領域Aの部分を拡大した図である。図12において配線基板1に半導体チップ150が搭載され、半導体チップ150内の電気回路(図示せず)は、ボンディングワイヤ160を介して配線基板1内の配線(図示せず)に接続される。この配線基板1内の配線は、図1における電極2に接続される。電極2は、図1に示すように、配線基板1上に形成されたソルダーレジスト3の開口部に形成される。図1におけるはんだバンプ107は、電極2にはんだボール(図示せず)がリフロー工程により加熱接続され、形成される。ここで、電極2とはんだボールとの接続を確実にするために、はんだ付け用フラックスが用いられる(図示せず)。はんだ付け用フラックスにより、リフロー工程において、電極2とはんだボールとが確実に接続される。このはんだ付け用フラックスは、電極2とはんだボールとが接続されて、洗浄され、除去される。
はんだバンプ近傍における半導体装置110の一部を、図1に示す。図1は、図12における領域Aの部分を拡大した図である。図12において配線基板1に半導体チップ150が搭載され、半導体チップ150内の電気回路(図示せず)は、ボンディングワイヤ160を介して配線基板1内の配線(図示せず)に接続される。この配線基板1内の配線は、図1における電極2に接続される。電極2は、図1に示すように、配線基板1上に形成されたソルダーレジスト3の開口部に形成される。図1におけるはんだバンプ107は、電極2にはんだボール(図示せず)がリフロー工程により加熱接続され、形成される。ここで、電極2とはんだボールとの接続を確実にするために、はんだ付け用フラックスが用いられる(図示せず)。はんだ付け用フラックスにより、リフロー工程において、電極2とはんだボールとが確実に接続される。このはんだ付け用フラックスは、電極2とはんだボールとが接続されて、洗浄され、除去される。
はんだバンプ107形成後、半導体装置110が正常に動作するかどうかを確認するために、電気的検査が行われる。この電気的検査は、はんだバンプ107に検査装置のコンタクトピン11を接触させて行う。
ここで、はんだバンプ107から半導体チップ150までの電気的接続に問題がないにも関わらず、コンタクトピン11を接触させて電気的検査を行うと半導体装置110が電気的に動作しないケースが見られた。この時のはんだバンプ107の表面の解析を行ったところ、図2のようにはんだバンプ107の表面に、絶縁性のポリシリコン化合物およびフラックス残渣等による薄い層123(以降、高抵抗層123と呼ぶ)が形成され、これがはんだバンプ107とコンタクトピン11との電気的接触を悪化させていることがわかった。図2ははんだバンプ107の表面近傍を模式的に図示したものである。
はんだバンプ107の表面には、錫(Sn)を主成分とする基材21上に、4nm程度の酸化物層22と、2nm程度の高抵抗層123とが順次積層された構造になっていることがわかった。酸化物層22は、第1酸化物層24と第2酸化物層25から構成される。第1酸化物層24は、Snとリン(P)と酸素(O)との化合物が濃化されている層であり、基材21を構成する合金にその化合物が混合された物質から形成される。化合物としては、Snのリン酸塩が例示される。また第2酸化物層25は金属酸化物が濃化されている層であり、Snに酸化スズSnOxが混合された物質から形成される。高抵抗層123は、はんだバンプ107形成後のはんだバンプ107の洗浄後に除去されずに残った絶縁性のはんだ付け用フラックスと、絶縁性のポリシリコン化合物等から構成される。ポリシリコン化合物は、ポリジメチルシロキサン(PDMS)などで、ソルダーレジスト3に含有されているが、フラックス中に微量が溶融し、はんだバンプ107の表面にフラックスと共に残ったものである。
この高抵抗層123は、はんだバンプ107とコンタクトピン11との電気的接触を悪化させると同時に、電気的検査中に剥離し、コンタクトピン11のはんだバンプ107との接触部に付着・堆積する。そのようなコンタクトピン11を引き続き導通検査に用いると、コンタクトピン11とはんだバンプ107との電気的接触を阻害し、正確な半導体装置110の電気的検査を行うことができなくなる。
本発明によるはんだ付け用フラックスは、水に対する溶解度が0.01重量%以上6.8重量%以下である溶剤と、有機酸と、その有機酸を中和し水への溶解度が5重量%以上であり、導電性金属と配位結合ができるアミンとを備えている。
本発明によれば、はんだ付け用フラックスが塗布されたはんだボールを加熱してはんだバンプを形成する際に、はんだバンプの表面を被覆するはんだ付け用フラックスは、水溶性を有し水洗により容易に除去できる。さらにこの水洗工程によりアミンに配位結合した導電性金属をはんだバンプ表面に析出させることができる。このため、コンタクトピンを用いてはんだバンプが適用された半導体装置を検査するときに、コンタクトピンが絶縁体により汚染されることを低減し、コンタクトピンとはんだバンプとの電気的接触を確実にすることができる。その結果、半導体装置をより正確に検査することが可能となる。
本発明によれば、はんだ付け用フラックスが塗布されたはんだボールを加熱してはんだバンプを形成する際に、はんだバンプの表面を被覆するはんだ付け用フラックスは、水溶性を有し水洗により容易に除去できる。さらにこの水洗工程によりアミンに配位結合した導電性金属をはんだバンプ表面に析出させることができる。このため、コンタクトピンを用いてはんだバンプが適用された半導体装置を検査するときに、コンタクトピンが絶縁体により汚染されることを低減し、コンタクトピンとはんだバンプとの電気的接触を確実にすることができる。その結果、半導体装置をより正確に検査することが可能となる。
本発明による半導体装置の製造方法は、はんだ付け用フラックスとともにはんだボールを加熱することによりはんだバンプを形成するステップと、はんだバンプを水洗するステップとを備えている。はんだ付け用フラックスは、水に対する溶解度が0.01重量%以上6.8重量%以下である溶剤と、有機酸と、その有機酸を中和し水への溶解度が5重量%以上であり、導電性金属と配位結合ができるアミンとを含有する。
本発明によれば、はんだバンプの表面を被覆するはんだ付け用フラックスは、水溶性を有し、水洗により容易に除去されることができる。さらにこの水洗工程によりアミンと配位結合した導電性金属をはんだバンプ表面に析出させることができる。このため、はんだバンプに接触するコンタクトピンを用いてはんだバンプが適用された半導体装置を検査するときに、コンタクトピンが絶縁体により汚染されることを低減し、コンタクトピンとはんだバンプとのより確実に電気的に接触させることができ、半導体装置をより正確に検査することができる。
本発明によれば、はんだバンプにコンタクトピンを用いて電気的検査を正確に行うことができるはんだ付け用フラックス及び、はんだ付け用フラックスを用いた半導体装置の製造方法が提供される。
図面を参照して、本発明によるはんだ付け用フラックスの実施の形態を説明する。
はじめに、本発明のはんだ付け用フラックス5について説明する。はんだ付け用フラックス5は、溶剤と、有機酸と、アミンとで構成される。必要に応じて、増粘剤と、界面活性剤とが含まれていてもよい。
はじめに、本発明のはんだ付け用フラックス5について説明する。はんだ付け用フラックス5は、溶剤と、有機酸と、アミンとで構成される。必要に応じて、増粘剤と、界面活性剤とが含まれていてもよい。
はんだ付け用フラックス5の溶剤は、はんだボール6が溶融するはんだ溶融温度以上の沸点であり、水に対する溶解度が0.01重量%以上6.8重量%以下である物質から成る。
水への溶解度を6.8重量%以下にしたのは、溶剤と有機物質との親和性を高め、電極2、はんだボール6、はんだバンプ7、の表面等に付着する有機物質を溶解して除去させることができるようにするためである。一方、水への溶解度を0.01重量%以上としたのは、少なくとも水に溶解するように規定するためである。これにより、はんだ付け用フラックス5が水洗により除去することが可能となる。
水への溶解度を6.8重量%以下にしたのは、溶剤と有機物質との親和性を高め、電極2、はんだボール6、はんだバンプ7、の表面等に付着する有機物質を溶解して除去させることができるようにするためである。一方、水への溶解度を0.01重量%以上としたのは、少なくとも水に溶解するように規定するためである。これにより、はんだ付け用フラックス5が水洗により除去することが可能となる。
このような溶剤としては、図8に示されているように、ヘキシルグリコールと2−エチルヘキシルグリコールと2−エチルヘキシルジグリコールとフェニルグリコールとフェニルジグリコールとベンジルグリコールとブチルプロピレンジグリコールとフェニルプロピレングリコールとジブチルジグリコールとプロピルプロピレンジグリコールとブチルプロピレングリコールとが例示される。
電極2やはんだボール6、はんだバンプ7の表面に付着する有機物質としては、ソルダーレジスト3に含まれる、有機シリコン、アクリル、エポキシ等の有機化合物が例示される。これらの有機化合物を除去するためには、水に対する溶解度は5.0重量%以下であることが望ましい。したがって、溶剤の水に対する溶解度が0.01重量%以上5.0重量%以下である溶剤を用いることが好ましい。このような溶剤としては、ヘキシルグリコールと2−エチルヘキシルグリコールと2−エチルヘキシルジグリコールとフェニルグリコールとフェニルジグリコールとベンジルグリコールとブチルプロピレンジグリコールとフェニルプロピレングリコールとジブチルジグリコールとプロピルプロピレンジグリコールとが例示される。
なお、はんだ付け用フラックス5の溶剤の含有量は、39重量%〜69重量%とする。
なお、はんだ付け用フラックス5の溶剤の含有量は、39重量%〜69重量%とする。
はんだ付け用フラックス5のアミンは、1つの金属原子(導電性金属原子)に配位する複数の基を有する多座配位子から構成されている。ここで導電性金属原子は、CuまたはNi、AuやAgを指す。たとえば、このアミンは、エチレンジアミンまたはポリオキシエチレンジアミンまたはそれらの誘導体にCuまたはNi、Au、Agなどが配位結合したものが例示される。これらのアミンにさらに、環状炭化水素または水溶性ポリアミン樹脂を付加したものであってもよい。
はんだ付け用フラックス5のアミンは、CuまたはNi、Au、Agなどの導電性金属が配位結合して一旦溶け込む事ができればよく、はんだ付け用フラック5のアミンにはじめから導電性金属が配位結合していなくても良い。つまり、はんだ付け用フラックス5がはんだボール6と電極2に接触したときに、はんだボール6または電極2に含まれる導電性金属がアミンと配位結合するようになっても良い。
さらに、はんだ付け用フラックス5の水溶性を確保するため、アミンの、水への溶解度は5重量%以上であることが好ましい。また、はんだ付け用フラックス5ははんだ溶融時に用いることから、はんだの融点以上の沸点を有していることが好ましい。具体的には、250℃以上の沸点を有するアミンということになる。
これらの条件を満たすアミンとしては、エソデュオミンとジェファーミンとポロキサミンとが例示される。そのエソデュオミンのCAS番号は、61790−85−0である。そのジェファーミンのCAS番号は、65605−36−9である。そのポロキサミンのCAS番号は、11111−34−5である。なお、アミンの含有量は、30重量%〜60重量%とする。
はんだ付け用フラックス5の有機酸は、モル当たりの活性を増加させるため、1分子あたり複数の有機酸基を有する分子から構成される。有機酸基としては、カルボキシル基が例示される。有機酸は、金属表面(電極2など)の酸化膜を溶かして除去することで、はんだが金属表面にのりやすくするために用いられる。有機酸は、次のような化学反応が進行し、酸化膜が除去される。
2RCOOH + Cu2O → 2RCOOCu +H2O
リフロー工程における予備加熱で、酸化膜を除去する上記化学反応を進行させるため、有機酸の融点は145℃以上であることが望ましい。さらに融点を上昇させるために、カルボキシル基を除く箇所に存在する水素を他の官能基に置換してもよい。なお、はんだ付け用フラックス5の有機酸の含有量は、1重量%〜20重量%とする。
2RCOOH + Cu2O → 2RCOOCu +H2O
リフロー工程における予備加熱で、酸化膜を除去する上記化学反応を進行させるため、有機酸の融点は145℃以上であることが望ましい。さらに融点を上昇させるために、カルボキシル基を除く箇所に存在する水素を他の官能基に置換してもよい。なお、はんだ付け用フラックス5の有機酸の含有量は、1重量%〜20重量%とする。
有機酸としては、オキシ二酢酸O(CH2COOH)2とアジピン酸HCOOH(CH2)4COOHとジメチロールプロピオン酸C5H10O4と琥珀酸C4H6O4とクエン酸C6H8O7とが例示される。オキシ二酢酸O(CH2COOH)2のCAS番号は、110−99−6である。アジピン酸HCOOH(CH2)4COOHのCAS番号は、124−04−9である。ジメチロールプロピオン酸C5H10O4のCAS番号は、4767−03−7である。琥珀酸C4H6O4のCAS番号は、110−15−6である。クエン酸C6H8O7のCAS番号は、77−92−9である。
はんだ付け用フラックス5の増粘剤は、溶剤と有機酸とアミンとの混合物が所定の粘度を有するように、添加される。なお、はんだ付け用フラックス5は、その溶剤と有機酸とアミンとの混合物が所定の粘度を有しているときに、その増粘剤が含有される必要がなく、その増粘剤の添加を省略することもできる。
はんだ付け用フラックス5の界面活性剤は、溶剤と有機酸とアミンとが十分に混合するように、添加されるが、その界面活性剤の添加を省略することもできる。
次に、図3〜図7を参照して、本発明のはんだ付け用フラックス5を用いた半導体装置10の製造方法について説明する。図3〜図7は、半導体装置10のはんだバンプ7近傍における拡大図を示している。これらの図は、図12における領域Aの拡大図である。図12に示すように、図3から図7の製造方法を経て、複数のはんだバンプ7が形成される。
まず、図12に示す配線基板1のように、半導体チップ150が搭載された配線基板1が用意される。配線基板1の表面には複数の電極2が形成されており、電極2を含む配線基板1の表面にソルダーレジスト3が形成され、電極2が露出するようにソルダーレジスト3が開口されている。ソルダーレジスト3は、はんだに濡れにくい材料で構成され、有機シリコン(たとえば、シロキサン)、アクリル、エポキシ等に例示される有機物質を含有している。電極2は、Cu等の金属で構成される。電極2は、配線基板1内の配線(図示せず)を介して、配線基板1に搭載された半導体チップ150内の電気回路(図示せず)にボンディングワイヤ160を介して電気的に接続されている。
次に、図3に示すように、複数の電極2の上に、前述のはんだ付け用フラックス5が塗布される。はんだ付け用フラックス5は、スキージ印刷法でも、密閉式加圧印刷法でも、その他の方法で行っても良い。
配線基板1は、はんだ付け用フラックス5が塗布された後に、図4に示すように、複数のはんだボール6が搭載される。複数のはんだボール6は、それぞれ、はんだ付け用フラックス5に接触するように配線基板1に配置される。
このとき、はんだ付け用フラックス5のアミンに、はんだボール6または電極2の金属が配位結合して一部溶け込んでもよい。金属が配位結合していないアミンを含有するはんだ付け用フラックス5の場合、この工程において、初めてアミンに金属が配位結合することになる。具体的には、この金属は、電極2やはんだボール6に含まれるCuやAg、Au、Ni等になる。
このとき、はんだ付け用フラックス5のアミンに、はんだボール6または電極2の金属が配位結合して一部溶け込んでもよい。金属が配位結合していないアミンを含有するはんだ付け用フラックス5の場合、この工程において、初めてアミンに金属が配位結合することになる。具体的には、この金属は、電極2やはんだボール6に含まれるCuやAg、Au、Ni等になる。
配線基板1は、複数のはんだボール6が搭載された後に、リフロー工程により、加熱される。加熱により、はんだ付け用フラックス5は、はんだボール6の表面及び電極2の表面を覆うと同時に、はんだボール6が溶融して、はんだバンプ7が形成される。はんだバンプ7の形成が完了した後のはんだバンプ7の表面には、図5に示すようにはんだ付け用フラックス5によるフラックスの層8が形成される。
フラックスの層8は、はんだ付け用フラックス5の他に、ソルダーレジスト3に含まれる成分や、電極2とはんだボール6のそれぞれを被覆する汚染物に由来する物質等が含有されている。フラックスの層8に含有される物質としては、酸化シリコン化合物R−SOxとポリジメチルシロキサン(PDMS)、アクリル、エポキシ等などである。
その後、はんだバンプ7は水洗され、フラックスの層8が除去され、図6のような半導体装置10が形成される。
本発明で使用するはんだ付け用フラックス5は、水への溶解度が0.01重量%以上の溶剤と、水への溶解度が5重量%以上のアミンを含有しているため、水洗により除去することができる。この水洗工程により、アミンに配位結合している導電性金属と配位子であるアミンとの配位結合が切断され、アミンが除去されるため、アミンに配位結合していた導電性金属が析出することになる。
本発明で使用するはんだ付け用フラックス5は、水への溶解度が0.01重量%以上の溶剤と、水への溶解度が5重量%以上のアミンを含有しているため、水洗により除去することができる。この水洗工程により、アミンに配位結合している導電性金属と配位子であるアミンとの配位結合が切断され、アミンが除去されるため、アミンに配位結合していた導電性金属が析出することになる。
半導体装置10は、水洗された後に、検査装置を用いて電気的検査が実施される。検査装置には、図7に示すように、導体で形成されたコンタクトピン11を備えており、コンタクトピン11をはんだバンプ7に直接接触させて、電気的検査を行う。なお、図7に図示していないが、検査装置には、各はんだバンプ7に対応する複数のコンタクトピン11を有している。
次に本発明のはんだ付け用フラックス5を用いた製造方法により製造された半導体装置10について説明する。
図9は、上記製造方法により製造された図6に示す半導体装置10における、はんだバンプ7表面近傍の模式図を示す。はんだバンプ7は、Snを主成分とする基材部29と、基材部29を覆う表層部23で構成される。表層部23の厚さはおよそ2nmから6nm程度である。基材部29は、基材21と、その表面を覆う酸化物層22と、から構成される。
表層部23は、Snと導電性金属とを含有する。導電性金属は、はんだ付け用フラックス5に含まれるアミンにより供給された、CuまたはNi、Au、Agなどである。はんだ付け用フラックス5に含まれるアミンは、CuまたはNi、Au、Agなどが配位結合しているため、はんだバンプ7の水洗時に、アミンの配位子が除去され、CuまたはNi、Au、Agなどが析出する。これらの導電性金属により表層部23が形成される。なお、Cu、Ni、Au、Agなどの一部は、アミンとの配位結合が一部残っていてもよい。
本発明のはんだ付け用フラックス5では、表層部23は、単位体積あたりのSn原子の数に対する導電性金属原子の数の比率が、0.01より大きいように形成される。はんだ付け用フラックス5におけるアミンの含有量を増やすことにより、単位体積あたりのSn原子の数に対する導電性金属原子の数の比率は、0.015以上とすることができる。なお、この比率は、TOF-SIMS(Time-of-Flight Secondary Ion Mass Spectroscopy)により定量的に評価することができる。
本発明のはんだ付け用フラックス5では、溶剤の水への溶解度を制限しているため、有機物質との親和性が高まり、表層部23に含まれるポリシリコン化合物や有機絶縁体等の絶縁物を効果的に除去でき、表層部23に含まれる絶縁物を減少させることができる。ここで絶縁物としては、ポリジメチルシロキサン(PDMS)などがあげられ、SiやCを含有している。図9からわかるように、本発明のはんだ付け用フラックス5を用いた場合、表層部23におけるSiやCの含有量は、単位体積あたりのSn原子の数に対するSiまたはC原子の数の比率で0.01未満に抑制することができ、絶縁物を効果的にはんだバンプ7の表面からほぼ除去できていることがわかる。これは、はんだ付け用フラックス5における溶剤の水への溶解度を6.8重量%以下特に、5.0重量%以下にしたため、有機物質との親和性が高まり、ポリシリコン化合物や有機絶縁体等をはんだバンプ7の表面から除去できたためである。
酸化物層22は厚さがおよそ4nm程度であり、基材21側から、第1酸化物層24と、第2酸化物層25とから構成される。第1酸化物層24は、Snとのリン酸塩SnPxOyで主に構成される。第1酸化物層24を覆う第2酸化物層25は、Snの酸化物SnOxで主に構成される。
次に、図10および図11を用いて本発明の効果を説明する。
図10は、はんだバンプ7の表面に存在するSnに対するCuの量と半導体装置10の良品率との関係を示している。図10の横軸は、TOF-SIMSにより測定したはんだバンプ7の表面での、単位体積あたりのSn原子の数に対するCu原子の数の比率を示している。また、図10の縦軸ははんだバンプ7の電気的検査の項目の中の導通検査における良品の割合を示している。図10から、はんだバンプ7の表面に存在するCuの量が大きいほど半導体装置10が良品に判別される確率が大きいことを示している。つまり、はんだバンプ7の表面に存在するSuに対するCuの存在量が大きくなると、表層部23の導電性が向上することを示している。図10から、単位体積あたりのSn原子の数に対するCu原子の数の比率が0.01を超えると良品率が顕著に向上しているのが分る。さらに、原子の数の比率が0.015以上ではほぼ100%の良品率になることがわかる。
図10は、はんだバンプ7の表面に存在するSnに対するCuの量と半導体装置10の良品率との関係を示している。図10の横軸は、TOF-SIMSにより測定したはんだバンプ7の表面での、単位体積あたりのSn原子の数に対するCu原子の数の比率を示している。また、図10の縦軸ははんだバンプ7の電気的検査の項目の中の導通検査における良品の割合を示している。図10から、はんだバンプ7の表面に存在するCuの量が大きいほど半導体装置10が良品に判別される確率が大きいことを示している。つまり、はんだバンプ7の表面に存在するSuに対するCuの存在量が大きくなると、表層部23の導電性が向上することを示している。図10から、単位体積あたりのSn原子の数に対するCu原子の数の比率が0.01を超えると良品率が顕著に向上しているのが分る。さらに、原子の数の比率が0.015以上ではほぼ100%の良品率になることがわかる。
本発明のはんだ付け用フラックス5のアミンにはCu、Ni、Au、Ag等の導電性金属が配位結合しており、水洗工程によりアミンの配位子が除去され、導電性金属を析出させて、表層部23を形成することができるので、はんだバンプ7の表層部23における単位体積あたりのSn原子の数に対する導電性金属原子の数の比率を0.01より大きくすることができる。特にアミンの含有量を増加させることにより、単位体積あたりのSn原子の数に対する導電性金属原子比率を0.015以上にすることができる。
このため、導電性の高い表層部23をはんだバンプ7の表面に形成させることができ、はんだバンプ7とコンタクトピン11との接触抵抗を低減できる。そのため、導通検査において、コンタクトピン11とはんだバンプ7との電気的な接触不良により誤って不良と判断される可能性を大幅に抑制することが可能となる。
なお、図10では、Cuの場合を示したが、Ni、Au、Agについても同様の傾向が得られた。すなわち、単位体積あたりのSn原子の数に対するNiまたはAu原子の数の比率が0.01を超えると、良品率が顕著に向上し、比率が0.015以上でほぼ100%の良品率になった。
図11は、はんだバンプ7の表面に存在するSnに対するSiの量と半導体装置10の良品率との関係を示している。図11の横軸は、TOF-SIMSにより測定したはんだバンプ7の表面での、単位体積あたりのSn原子の数に対するSi原子の数の比率を示している。また、図11の縦軸は、導通検査において、一度不良品であると判定された半導体装置10に対して、再度導通検査を行った場合に良品となった割合を示している。つまり、この縦軸が高いことは、本来不良品でなかったにも関わらず、最初の導通検査において不良品であると判定された比率が高いことを示している。図11から、単位体積あたりのSn原子の数に対するSi原子の数の比率が少ないほど、誤判定が少ないことがわかる。特に、単位体積あたりのSn原子の数に対するSi原子の数の比率が0.01未満であると、誤判定は顕著に減少する。全く同じ傾向がCにおいても得られた。はんだバンプ7表面におけるSiやCを含む物質としては、ソルダーレジスト3に由来する絶縁体、例えば、有機シリコン、アクリル、エポキシやポリジメチルシロキサン等の有機化合物が考えられる。
本発明では、はんだ付け用フラックス5の溶剤はこれらソルダーレジスト3に由来する絶縁体を溶解し除去することができるため、SiやCを含む物質による誤判定を抑制することができる。
なお、以上の説明では、はんだバンプ7の基材の主成分をSnとしたが、Sn以外の金属でも構わない。また、はんだバンプ7の基材がSnとSn以外の金属とで構成されていても構わない。
1 :配線基板
2 :電極
3 :ソルダーレジスト
5 :はんだ付け用フラックス
6 :はんだボール
7 :はんだバンプ
8 :フラックスの層
10:半導体装置
11:コンタクトピン
21:基材
22:酸化物層
23:表層部
24:第1酸化物層
25:第2酸化物層
29:基材部
2 :電極
3 :ソルダーレジスト
5 :はんだ付け用フラックス
6 :はんだボール
7 :はんだバンプ
8 :フラックスの層
10:半導体装置
11:コンタクトピン
21:基材
22:酸化物層
23:表層部
24:第1酸化物層
25:第2酸化物層
29:基材部
Claims (20)
- 水に対する溶解度が0.01重量%以上6.8重量%以下である溶剤と、
有機酸と、
水への溶解度が5重量%以上であり、前記有機酸を中和し、導電性金属との配位結合ができるアミンと、
を具備するはんだ付け用フラックス。 - 前記導電性金属は、銅、ニッケル、銀、金のいずれか一つを少なくとも含む
請求項1記載のはんだ付け用フラックス。 - 前記アミンは、前記導電性金属と配位結合して、前記導電性金属を溶かし込むことができる
請求項1または2のいずれか1項に記載のはんだ付け用フラックス。 - 前記アミンには、前記導電性金属が配位結合して溶け込んでいる
請求項3に記載のはんだ付け用フラックス。 - 前記アミンは、エチレンジアミン、ポリオキシエチレンジアミン、エチレンジアミンの誘導体、ポリオキシエチレンジアミンの誘導体のいずれかを少なくとも含む
請求項1から4のいずれか1項に記載のはんだ付け用フラックス。 - 前記溶剤は、ヘキシルグリコールと2−エチルヘキシルグリコールと2−エチルヘキシルジグリコールとフェニルグリコールとフェニルジグリコールとベンジルグリコールとブチルプロピレンジグリコールとフェニルプロピレングリコールとジブチルジグリコールとプロピルプロピレンジグリコールとから形成される集合から選択される物質である
請求項1から5のいずれか1項に記載のはんだ付け用フラックス。 - 前記溶剤は、沸点がはんだ溶融温度以上である
請求項1から6のいずれか1項に記載のはんだ付け用フラックス。 - 前記有機酸は、1分子あたり複数の有機酸基を有する
請求項1から7のいずれか1項に記載のはんだ付け用フラックス。 - 前記有機酸基は、カルボキシル基である
請求項8に記載のはんだ付け用フラックス。 - 前記有機酸は、融点が145℃以上である
請求項8または9のいずれか1項に記載のはんだ付け用フラックス。 - はんだ付け用フラックスとともにはんだボールを加熱することによりはんだバンプを形成する工程と、
前記はんだバンプを水洗する工程と、を具備し、
前記はんだ付け用フラックスは、
水に対する溶解度が0.01重量%以上6.8重量%以下である溶剤と、
有機酸と、
水への溶解度が5重量%以上であり、導電性金属との配位結合を有し、前記有機酸を中和し、導電性金属と配位結合することができるアミンと、を含有する
半導体装置の製造方法。 - 前記導電性金属は、銅、ニッケル、銀、金のいずれか一つを少なくとも含む
請求項11記載の半導体装置の製造方法。 - 前記はんだバンプを形成する工程は、
電極上に前記はんだ付け用フラックスが塗布される工程と、
前記はんだ付け用フラックスが塗布された電極上に、前記はんだボールが配置される工程と、
前記はんだボールが配置される工程の後に、前記はんだボールを加熱して溶融させはんだバンプを形成するリフロー工程と、を有する請求項11から12のいずれか1項に記載の半導体装置の製造方法。 - 前記アミンは、前記導電性金属と配位結合して、前記導電性金属を溶かし込むことができる
請求項11から13のいずれか1項に記載の半導体装置の製造方法。 - 前記アミンには、前記導電性金属が配位結合して溶け込んでいる
請求項14に記載の半導体装置の製造方法。 - 前記溶剤は、ヘキシルグリコールと2−エチルヘキシルグリコールと2−エチルヘキシルジグリコールとフェニルグリコールとフェニルジグリコールとベンジルグリコールとブチルプロピレンジグリコールとフェニルプロピレングリコールとジブチルジグリコールとプロピルプロピレンジグリコールとから形成される集合から選択される物質である
請求項11から15のいずれか1項に記載の半導体装置の製造方法。 - 前記溶剤は、沸点がはんだ溶融温度以上であり、
前記有機酸は、融点が145℃以上である
請求項11から16のいずれか1項に記載の半導体装置の製造方法。 - 前記有機酸は、1分子あたり複数のカルボシル基を有する
請求項11から17のいずれか1項に記載の半導体装置の製造方法。 - 前記アミンは、エチレンジアミン、ポリオキシエチレンジアミン、エチレンジアミンの誘導体、ポリオキシエチレンジアミンの誘導体のいずれかを少なくとも含む
請求項11から18のいずれか1項に記載の半導体装置の製造方法。 - 前記アミンは、1つの導電性金属に配位する複数の基を有する多座配位子から形成される
請求項11に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010068771A JP2011200887A (ja) | 2010-03-24 | 2010-03-24 | はんだ付け用フラックスおよび、はんだ付け用フラックスを用いた半導体装置の製造方法 |
TW100109543A TW201139033A (en) | 2010-03-24 | 2011-03-21 | Soldering flux and method for manufacturing a semiconductor device using the same |
US13/053,958 US20110237065A1 (en) | 2010-03-24 | 2011-03-22 | Soldering flux and method for manufacturing a semiconductor device using the same |
CN2011100772747A CN102198572A (zh) | 2010-03-24 | 2011-03-24 | 助焊剂和使用其制造半导体装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010068771A JP2011200887A (ja) | 2010-03-24 | 2010-03-24 | はんだ付け用フラックスおよび、はんだ付け用フラックスを用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011200887A true JP2011200887A (ja) | 2011-10-13 |
Family
ID=44656961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010068771A Withdrawn JP2011200887A (ja) | 2010-03-24 | 2010-03-24 | はんだ付け用フラックスおよび、はんだ付け用フラックスを用いた半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110237065A1 (ja) |
JP (1) | JP2011200887A (ja) |
CN (1) | CN102198572A (ja) |
TW (1) | TW201139033A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103212761B (zh) * | 2012-06-26 | 2015-05-06 | 深圳市堃琦鑫华股份有限公司 | 一种焊接方法 |
WO2017141404A1 (ja) * | 2016-02-18 | 2017-08-24 | 千住金属工業株式会社 | フラックス |
US10037898B2 (en) | 2016-04-01 | 2018-07-31 | Intel Corporation | Water soluble flux with modified viscosity |
JP2018163087A (ja) * | 2017-03-27 | 2018-10-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置の検査装置ならびに半導体装置 |
JP6583391B2 (ja) * | 2017-11-14 | 2019-10-02 | 千住金属工業株式会社 | フラックス、やに入りはんだおよびフラックスコートペレット |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005254246A (ja) * | 2004-03-09 | 2005-09-22 | Hitachi Metals Ltd | はんだボール及びその製造方法 |
CN100408257C (zh) * | 2006-04-21 | 2008-08-06 | 北京工业大学 | 无铅焊料专用水溶性助焊剂 |
US7944051B2 (en) * | 2007-07-23 | 2011-05-17 | Renesas Electronics Corporation | Semiconductor device having external connection terminals and method of manufacturing the same |
CN101264558A (zh) * | 2008-04-22 | 2008-09-17 | 太仓市首创锡业有限公司 | 无铅焊料水溶性助焊剂 |
CN101643426A (zh) * | 2008-08-04 | 2010-02-10 | 新疆大学 | 多胺过渡金属配合物的固相合成方法及其吸氧应用 |
-
2010
- 2010-03-24 JP JP2010068771A patent/JP2011200887A/ja not_active Withdrawn
-
2011
- 2011-03-21 TW TW100109543A patent/TW201139033A/zh unknown
- 2011-03-22 US US13/053,958 patent/US20110237065A1/en not_active Abandoned
- 2011-03-24 CN CN2011100772747A patent/CN102198572A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN102198572A (zh) | 2011-09-28 |
TW201139033A (en) | 2011-11-16 |
US20110237065A1 (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100446715B1 (ko) | 반도체 장치의 제조방법 | |
US9627342B2 (en) | Electronic component and method of manufacturing electronic component | |
JP4799997B2 (ja) | 電子機器用プリント板の製造方法およびこれを用いた電子機器 | |
EP2234466A1 (en) | Mounted board and method for manufacturing the same | |
JP2011200887A (ja) | はんだ付け用フラックスおよび、はんだ付け用フラックスを用いた半導体装置の製造方法 | |
JP7505145B2 (ja) | 事前に濡れさせたコンタクト側壁表面を備える集積回路パッケージ | |
JP2007031826A (ja) | 接続用端子、およびこれを有する半導体搭載用基板 | |
JP5224550B2 (ja) | 半導体装置 | |
CN113495189A (zh) | 评估电子装联材料可靠性的测试方法 | |
JP4185892B2 (ja) | 半導体装置の製造方法 | |
JP4719424B2 (ja) | パッド | |
US20090301760A1 (en) | Method of Soldering a Module Board | |
Dušek et al. | Analysis of a failure in a molded package caused by electrochemical migration | |
CN107275303A (zh) | 半导体装置及其制造方法 | |
US6367679B1 (en) | Detection of flux residue | |
JP2000351066A (ja) | はんだ付け構造体装置、配線回路装置、リードフレームおよびはんだ付け方法 | |
Medgyes et al. | Electrochemical migration of copper in pure water used in printed circuit boards | |
Chen et al. | Investigation of electrochemical migration on fine pitch BGA package | |
US8618676B2 (en) | Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained | |
JP2011171395A (ja) | 半導体装置 | |
US6924440B2 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
JPH0846077A (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
KR101167815B1 (ko) | 반도체 패키지 구조 및 이의 제조 방법 | |
JP2011187462A (ja) | 回路基板、回路基板の製造方法および半導体装置 | |
Redemske et al. | 15 YEARS OF HYBRID PRODUCTION-PROBLEMS AND SOLUTIONS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |