JP2011171395A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011171395A
JP2011171395A JP2010031817A JP2010031817A JP2011171395A JP 2011171395 A JP2011171395 A JP 2011171395A JP 2010031817 A JP2010031817 A JP 2010031817A JP 2010031817 A JP2010031817 A JP 2010031817A JP 2011171395 A JP2011171395 A JP 2011171395A
Authority
JP
Japan
Prior art keywords
semiconductor
coating layer
mounting component
resin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010031817A
Other languages
English (en)
Other versions
JP5395699B2 (ja
Inventor
Yuuji Kuri
裕二 久里
Hiroshi Takenaka
浩 竹中
Kazuya Kotani
和也 小谷
Akira Takeda
亮 武田
Ikuo Yasuoka
育雄 安岡
Hitotsugu Matsumura
仁嗣 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010031817A priority Critical patent/JP5395699B2/ja
Publication of JP2011171395A publication Critical patent/JP2011171395A/ja
Application granted granted Critical
Publication of JP5395699B2 publication Critical patent/JP5395699B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】腐食や高湿度環境に弱い配線部、はんだ接合部が露出した表面に被覆層を設けることができるので、半導体素子の耐環境性を格段に工場させた構造体を提供する。
【解決手段】半導体素子１０は基板１、基板１の一主面上に設けられた配線部２及び該配線部２上に接合部３を介して実装された少なくとも１つの半導体チップ４を含む半導体実装部品と該半導体実装部品表面のうち少なくとも該配線部２及び該接合部３が露出した表面上に設けられた被覆層５とを具備する。被覆層５は樹脂材料を塗布して形成することができる。
【選択図】図１

Description

本発明は、絶縁ゲート型トランジスタやダイオードなどの半導体パワー素子を組み込んだ半導体装置に関する。
一般に、電車、自動車、エレベータ等のドライブシステムに搭載される絶縁ゲート型バイポーラトランジスタは、絶縁ゲート型バイポーラトランジスタ基板が樹脂モールドされており、その樹脂モールド内部に、シリコンの樹脂が充填されている。電車、自動車、エレベータ等のドライブシステムは、塵埃、排気ガス、地熱発電などから発生する腐食ガス環境で使用されることがある。内部の耐絶縁性は、シリコンのポッティングにより処置されている。
例えば硫黄、硫黄系腐食ガス環境では、樹脂モールド材やシリコンのポッティング材にガスが浸透し、内部の絶縁ゲート型バイポーラトランジスタに実装されているはんだ接合部や端子あるいはＣｕパターンなどが腐食することがある。この腐食ガスにより、例えば、Ｃｕパターンが腐食し、減肉が発生、最終的に断線に至った場合は、導通不良が生じる危険性がある。その際に、電車や車およびエレベータ等の停止や故障の発生となることがある。
また、環境上の問題から、今後、パワートランジスタなどに使用されている鉛高温はんだまたは接合材料において、有害物質である鉛の削減、または鉛を含まない高温用はんだが使用される傾向にある。その際に、鉛高温はんだの代用品として、ナノ粒子の銀を含んだ接合材料や銅を含んだ材料が使用される可能性があり、接合部の耐食性が低くなって、腐食ガス環境におけるトラブルが発生する可能がある。
耐食性をあげるため、電極パッドの第１の配線層上に、金、高融点金属例えばニッケル、モリブデン、タングステン、タンタル、ハフニウム、ジルコニウム、ニオブ、チタン、バナジウム、レニウム、クロム、プラチナ、イリジウム、オスミウム、及びロジウム等の腐食性ガス雰囲気に対して耐性がある導電材料を用いて第２の配線層を形成する技術がある（例えば、特許文献１参照）。しかしながら、配線部、接合部に亘り、腐食防止し得ることが望まれている。
特開２００８−３４８１６号公報
本発明は、耐環境性の良好な半導体素子を提供することを目的とする。
本発明の半導体素子は、基板、基板の一主面上に設けられた配線部、及び該配線部上に接合部を介して実装された少なくとも１つの半導体チップを含む半導体実装部品と、
該半導体実装部品表面のうち少なくとも該配線部及び該接合部が露出した表面上に設けられた被覆層とを具備することを特徴とする。
本発明によれば、耐環境性の良好な半導体素子が得られる。
本発明の半導体素子の一例を模式的に表す断面図である。 本発明の半導体素子の他の例を模式的に表す断面図である。 図２に示す絶縁ゲート型バイポーラトランジスタ素子の一部を正面から見た図である。 半導体素子サンプルの一例の模式図である。 耐環境性試験の結果を表す図である。 半導体素子サンプルの一例の模式図である。 耐環境性試験の結果を表す図である。
以下、図面を参照し、本発明をより詳細に説明する。
図１に、本発明の半導体素子の一例を模式的に表す断面図を示す。
図示するように、本発明にかかる半導体素子１０は、例えばＡｌＳｉＣ基板等の絶縁基板１、絶縁基板１上に設けられた例えば銅などからなる配線部２、はんだ接合部３、及び１またはそれ以上の半導体チップ４を有する半導体実装部品表面のうち、少なくとも配線部２及び接合部３が露出した表面上に設けられた被覆層５を含むことを特徴とする。
ここでは、半導体実装部品とは、被覆層を設ける前の半導体素子の構造をいい、図１に示す構成の場合、絶縁基板１と配線部２とはんだ接合部３と１またはそれ以上の半導体チップとを示す。
被覆層５は、配線部２及び接合部３が露出した表面上に形成することができる。あるいは、絶縁基板１、配線部２及び接合部３が露出した表面、半導体チップ４表面にかけて、絶縁基板１のもう一方の面を除く半導体実装部品表面全体に形成することができる。
本発明によれば、腐食や高湿度環境に弱い配線部、はんだ接合部が露出した表面に被覆層を設けることができるので、半導体素子の耐環境性を格段に向上させることができる。
また、本発明によれば、被覆層を設けることにより、接合部に発生しやすいはんだボール、配線部の端子に発生しやすいバリ、及び半導体実装部品表面に付着した導電性の異物等を固定して、半導体素子の製造時におよび作動時における端子間や配線パターン間等における短絡を防止し得る。
さらに、本発明によれば、半導体実装部品を組み立てた後、半導体実装部品表面に被覆層を形成する工程、例えばスプレー塗布工程等の簡便な工程を追加するだけで、製造工程の大幅な変更を伴うことなく、半導体素子を提供することが出来る。
被覆層は、樹脂材料を塗布して形成することができる。
樹脂材料としては、フッ素系樹脂、ウレタン系樹脂、及びアクリル系樹脂からなる群から選択される少なくとも１種を用いることが出来る。
被覆層は、フッ素系樹脂からなる第１の被覆層と、該第１の被覆層上に積層された第２の被覆層との積層にすることができる。このようにフッ素系樹脂を第１層として他の樹脂を積層させると半導体チップとの密着性が良好になり、振動や温度サイクルによる剥離を防止するとともに、多層にすることにより水分や腐食ガス等の透過を抑制し、半導体素子の腐食を防止することができる。
第２の被覆層に使用する樹脂材料としては、例えば、アクリル系樹脂、及びウレタン系樹脂等をあげることができる。
被覆層は、１０μｍないし５０μｍの厚さを有することが好ましい。
被覆層の厚さが１０μｍ未満であると、耐環境性が不十分となり、５０μｍを超えると、乾燥に時間がかかり作業性や製造性に問題が生じる傾向がある。また、被覆層の厚さが５０μｍを超える場合は、乾燥時に割れなどの発生も問題となる傾向がある。
本発明に使用可能な被覆層の形成方法として、例えばスプレー塗布方法、刷毛塗り等があげられる。
接合部として、例えば鉛フリーはんだを使用することが出来る。
本発明に使用可能な鉛フリーはんだとして、例えば錫−銀合金、錫−ビスマス合金、錫−亜鉛合金、及び錫−銅合金等の錫合金があげられる。
さらに、鉛フリーはんだとして、Ａｇ及びＣｕのうち少なくとも１種を含有する高温用接合材料を用いることが出来る。
また、本発明の半導体素子を用いると、接合部に、鉛フリーはんだ例えば高温用接合材料として銀ナノ粒子を適用した場合であっても、その上に被覆層が設けられているので、接合材料と、腐食性ガス及び大気との接触を防止することができる。これにより、例えば腐食性ガスにおける硫化銀の生成、塩化銀の生成、大気中における酸化銀の生成等を防止し、耐食性の高い半導体素子を提供できる。
このように、本発明によれば、銀ナノ粒子等の高温用接合材料を適用しても耐食性の高い半導体素子を提供できるので、半導体チップとしてＳｉチップのみならず高温接合に耐え得るＳｉＣチップを使用することが可能となる。
図２に、本発明の半導体素子の他の例を模式的に表す断面図を示す。
図示するように、この半導体素子２０は、絶縁ゲート型バイポーラトランジスタ素子であって、放熱板１５上に、はんだ部１７により接合された、基板２１、基板２１上に設けられた配線部２２，接合部２３及び半導体チップ１６，２４を含む半導体実装部品３０が設けられ、この半導体実装部品３０の基板２１、配線部２２，及び接合部２３が露出した表面及び半導体チップ１６，２４にかけて被覆層２５が形成されている。半導体チップ１６，２４は、主電極にダイレクトボンディング１３により接合されている。半導体チップ２４は、端子２７にボンディングされている。ここで、半導体チップ１６はとしてファーストリカバリーダイオード（ＦＲＤ）チップ、半導体チップ２４として絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）チップを使用することが出来る。さらに、被覆層２５で被覆された半導体実装部品３０上には絶縁性ゲル１１が充填され、放熱板１５上に設けられたケース１８により封止されている。
図３に、図２に示す絶縁ゲート型バイポーラトランジスタ素子の一部を正面から見た図を示す。
図３では、便宜上、絶縁性ゲル１１、及びケース１８は取り除いている。
ここで、図２は、図３のＸ−Ｘ’断面図に相当する。
図示するように、この絶縁ゲート型バイポーラトランジスタ素子２０は、絶縁基板２１と、その上に設けられた、コレクタ端子３１，ゲート端子３２，エミッタ端子３３、及び図示しない接合部を介して形成されたＦＲＤチップ１６及びＩＧＢＴチップ２４を有する。ＦＲＤチップ１６及びＩＧＢＴチップ２４、各々、コレクタ端子３１，ゲート端子３２，エミッタ端子３３と接続されている。
本発明にかかる絶縁ゲート型バイポーラトランジスタ素子は、例えば点線３４で囲まれた領域に、基板、配線部，及び接合部が露出した表面及びＩＧＢＴチップを含む半導体チップにかけて、被覆層が形成されている。これにより、硫黄や硫黄化合物系、塩素、塩素化合物等の腐食性ガスの透過を抑制し、耐腐食性が良好となることから、製品の信頼性向上が図れる。また、本発明にかかる絶縁ゲート型バイポーラトランジスタ素子は、単に被覆層を形成する工程例えばスプレー塗布工程等を追加するだけで、製造工程を大幅に変更することなく、製品の提供が可能である。
また、本発明にかかる絶縁ゲート型バイポーラトランジスタ素子を車や列車およびエレベータ等のドライブシステム運転に適用すると、最適な機器の運用を行うことができる。
本発明にかかる絶縁ゲート型バイポーラトランジスタ素子は、耐腐食性が良好であるため、例えば鉛フリーはんだ特にＡｇナノ粒子の高温用接合材料を適用することが出来る。さらに、半導体チップとしてＳｉチップ、及び高温接合に耐え得るＳｉＣチップを使用することが可能である。
実施例
実施例１，比較例１
銅板の樹脂コーティング
サンプルとして１００ｍｍ×５０ｍｍ×１．０ｍｍ厚の銅板を用意し、スプレー塗布法を用いて、樹脂コーティングを行った。用いた樹脂は、フッ素系樹脂とアクリル系である。フッ素系樹脂は、フッ素系ポリマーを主成分としたフッ素系溶剤で、比重が１．４１、防湿性（櫛形電極基板 ６０℃−９５％ＲＨ ５００時間後）が１．０×１０１１Ω、熱分解温度が２８０℃である。アクリル系樹脂は、アクリルを主成分とした比重０．９２、耐水性は２０×１０９Ωである。連続使用温度範囲は、１６５℃のものを使用。コーティング膜の厚さは、それぞれ５μｍ、１０μｍ、５０μｍ、５０μｍ以上とした。
１０μｍ以上のコーティングであれば、例え、はんだボールやＣｕなどの導電性のある物質が短絡部分にあったとしても、短絡は発生しなかった。５０μｍ以上では、作業性が悪く、コーティングに時間が掛かるほか、乾燥するに当たり、非常に時間を要することがわかった。そのため、コーティングの上限は、５０μｍ程度であると好適である。この５０μｍ以下であれば、コーティングの際には特に問題なく、乾燥時間も２４時間以内となった。
耐環境性試験
次に、樹脂コーティングしたサンプル及び樹脂コーティングしていないサンプルについて、腐食性ガスまたは高湿環境による耐環境性試験を実施した。
腐食性ガス環境試験では、サンプルを４０℃、０．１ｐｐｍの濃度の硫化水素系ガスを含む環境中に５００時間放置した。
高湿環境試験では、６０℃で９０％の湿度を有する恒温恒湿槽に５００時間放置した。
コーティング有のものについては、ガス環境中や湿度環境での変色や腐食などはみられなかった。
電子顕微鏡にて確認したところ、腐食生成物は確認できなかった。
さらに、電子線マイクロアナライザーにより、元素分析を実施したが、基材の銅が検出されただけであった。この状況は厚さ１０μｍ以上の樹脂コーティングであれば、ほぼ同様の結果であった。
しかし、コーティングの無いものについては、表面に茶褐色の変色が見られており、電子顕微鏡による観察でも腐食生成物が確認できた。同様に、電子線マイクロアナライザーにより、元素分析を実施したが、基材の銅の他に硫黄が検出された。１０μｍ以下の樹脂コーティングでも同様の結果であった。
このように、樹脂コーティングを使用することにより、銅線、はんだ等の導電体に変色、腐食等が起こらないので、本発明の半導体素子を用いると、高湿環境あるいは腐食ガス環境下で使用しても導通不良を生じない。
実施例２
半導体素子
基板として、５ｍｍ厚のＡｌＳｉＣ基板を用意し、３００μｍ厚の銅配線を形成した後、はんだ材料としてＳｎ−３．０重量％Ａｇ−０．５重量％Ｃｕを用いて、Ｓｉを用いたＩＧＢＴ素子とをはんだ接合した。得られた半導体実装部品表面に、スプレー塗布によりフッ素系樹脂コーティングを１０μｍ厚で形成し、半導体素子サンプルを得た。
図４に、半導体素子サンプルの模式図を示す。
図示するように、半導体素子サンプル４６は、ＡｌＳｉＣ基板４１、銅配線４２、はんだ接合部４３、及びＩＧＢＴ素子４４とを含む半導体実装部品と、半導体実装部品の表面に被覆された樹脂コーティング４５を有する。
この半導体素子サンプル４６を、濃度０．１ｐｐｍの硫化水素系ガスを含む４０℃のガス環境で２０００時間放置し、腐食ガスによる耐環境性試験を行った。
その結果として、図４の領域Ａの一部を拡大した図を図５に示す。
コーティング有については、表面に黒褐色の変色がなく、断面での観察でも、図５のように、銅配線の腐食による減肉はみられない。
比較例２
図６に示すように、樹脂コーティングを形成しないこと以外は実施例２と同様にして半導体素子サンプルを形成した。得られた半導体素子サンプル４７について、同様に、耐環境性試験を行った。
その結果として、図６の領域Ｂの一部を拡大した図を図７に示す。
コーティングの無いものについては、表面に黒褐色の変色が見られており、断面での観察では、図７のように銅配線表面に、腐食により減肉している箇所４８がみられた。
以上のように、本発明によれば、腐食や高湿度環境に弱い配線部、はんだ接合部が露出した表面に被覆層を設けることができるので、半導体素子の耐環境性を格段に向上させることができる。
１，２１…基板、２，２２…配線部、３，２３…接合部、４，１６，２４…半導体チップ、５，２５…被覆層、１０，２０…半導体素子、３０…半導体実装部品

Claims (7)

  1. 基板、基板の一主面上に設けられた配線部、及び該配線部上に接合部を介して実装された少なくとも１つの半導体チップを含む半導体実装部品と、
    該半導体実装部品表面のうち少なくとも該配線部及び該接合部が露出した表面上に設けられた被覆層とを具備することを特徴とする半導体素子。
  2. 前記被覆層は、樹脂材料を塗布して形成されることを特徴とする請求項１に記載の半導体素子。
  3. 前記樹脂材料は、フッ素系樹脂、ウレタン系樹脂、及びアクリル系樹脂からなる群から選択される少なくとも１種であることを特徴とする請求項２に記載の半導体素子。
  4. 前記被覆層は、フッ素系樹脂からなる第１の被覆層と、該第１の被覆層上に積層された該第１の被覆層とは異なる樹脂材料からなる第２の被覆層との積層であることを特徴とする請求項２または３に記載の半導体素子。
  5. 前記被覆層は、１０μｍないし５０μｍの厚さを有することを特徴とする請求項１ないし４のいずれか１項に記載の半導体素子。
  6. 前記接合部は、鉛を含まず、かつＡｇ及びＣｕのうち少なくとも１種の高温用接合材料を含むことを特徴とする請求項１ないし５のいずれか１項に記載の半導体素子。
  7. 前記半導体チップは、絶縁ゲート型バイポーラトランジスタチップを含み、前記半導体実装部品上に充填された絶縁性ゲルと、該半導体実装部品及び該絶縁性ゲルを封止するケースとをさらに含むことを特徴とする請求項１ないし６のいずれか１項に記載の半導体素子。
JP2010031817A 2010-02-16 2010-02-16 半導体装置 Active JP5395699B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010031817A JP5395699B2 (ja) 2010-02-16 2010-02-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010031817A JP5395699B2 (ja) 2010-02-16 2010-02-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2011171395A true JP2011171395A (ja) 2011-09-01
JP5395699B2 JP5395699B2 (ja) 2014-01-22

Family

ID=44685224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010031817A Active JP5395699B2 (ja) 2010-02-16 2010-02-16 半導体装置

Country Status (1)

Country Link
JP (1) JP5395699B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201628A (zh) * 2020-08-24 2021-01-08 株洲中车时代半导体有限公司 一种功率模块封装结构及其制备方法
US11380599B2 (en) 2019-06-24 2022-07-05 Fuji Electric Co., Ltd. Semiconductor module, vehicle, and method of manufacturing semiconductor module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005356A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd パワー半導体モジュール及びその製造方法
JP2006032617A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2006307147A (ja) * 2005-03-08 2006-11-09 Daikin Ind Ltd 電子・電気部品用防湿コーティング組成物および防湿コーティング膜の形成方法
JP2009038075A (ja) * 2007-07-31 2009-02-19 Toyota Motor Corp 電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005356A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd パワー半導体モジュール及びその製造方法
JP2006032617A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2006307147A (ja) * 2005-03-08 2006-11-09 Daikin Ind Ltd 電子・電気部品用防湿コーティング組成物および防湿コーティング膜の形成方法
JP2009038075A (ja) * 2007-07-31 2009-02-19 Toyota Motor Corp 電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380599B2 (en) 2019-06-24 2022-07-05 Fuji Electric Co., Ltd. Semiconductor module, vehicle, and method of manufacturing semiconductor module
CN112201628A (zh) * 2020-08-24 2021-01-08 株洲中车时代半导体有限公司 一种功率模块封装结构及其制备方法

Also Published As

Publication number Publication date
JP5395699B2 (ja) 2014-01-22

Similar Documents

Publication Publication Date Title
CN101405863B (zh) 使用涂覆有金属的导线的半导体装置及电部件制造
US7781897B2 (en) Semiconductor device and method for producing the same
KR102154373B1 (ko) 파워 모듈
CN1855462A (zh) 电子部件搭载用基板和电子部件
TW201618627A (zh) 用於產生焊接連接之方法
KR20030024616A (ko) 반도체 장치
JP4720481B2 (ja) 電子装置の製造方法
JP5395699B2 (ja) 半導体装置
KR100885673B1 (ko) 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
JP2011023631A (ja) 接合構造体
JP6046114B2 (ja) 可撓性の固体状態デバイスのための低温接触構造体
JP2006265484A (ja) 接着性樹脂組成物及び電子装置
CN103887225A (zh) 基于铝合金引线框架的半导体器件及制备方法
JP5004574B2 (ja) 電極接合構造体及び電極接合方法
US9324675B2 (en) Structures for reducing corrosion in wire bonds
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JP2007115925A (ja) リードフレーム
JP2013165125A (ja) 半導体パッケージ、および半導体パッケージの製造方法
CN104882429A (zh) 用于非贵金属接合搭接垫的薄NiB或CoB封盖层
CN103367289A (zh) 半导体封装结构
Belfort et al. Failures on DC-DC modules following a change of wire bonding material from gold to copper.
JP2010212443A (ja) 半導体装置及びその製造方法
JP2015109334A (ja) 半導体装置
US20230282601A1 (en) Semiconductor joining, semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131018

R151 Written notification of patent or utility model registration

Ref document number: 5395699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151