CN103887225A - 基于铝合金引线框架的半导体器件及制备方法 - Google Patents

基于铝合金引线框架的半导体器件及制备方法 Download PDF

Info

Publication number
CN103887225A
CN103887225A CN201210563371.1A CN201210563371A CN103887225A CN 103887225 A CN103887225 A CN 103887225A CN 201210563371 A CN201210563371 A CN 201210563371A CN 103887225 A CN103887225 A CN 103887225A
Authority
CN
China
Prior art keywords
pedestal
sealed body
back side
plastic
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210563371.1A
Other languages
English (en)
Other versions
CN103887225B (zh
Inventor
薛彦迅
何约瑟
丁永平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201210563371.1A priority Critical patent/CN103887225B/zh
Publication of CN103887225A publication Critical patent/CN103887225A/zh
Application granted granted Critical
Publication of CN103887225B publication Critical patent/CN103887225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提出了将铝合金材料应用在引线框架上并利用铝合金引线框架来制备带有外露的钝化层的半导体器件。由于铝合金是低成本原材料，其硬度及柔韧性均适宜于引线框架的冲切、弯折、成型等需变形的工序，因此适用于大量生产，而且其重量要远远低于金属铜或铁镍材质，这为实际生产带来了极大的便利。

Description

基于铝合金引线框架的半导体器件及制备方法
技术领域
本发明一般涉及一种引线框架，更确切的说，本发明旨在提供一种应用在功率半导体元器件中的铝合金引线框架。 
背景技术
因传统功率半导体器件的功耗较大，所以通常需要同时具备较小的尺寸和较好的散热性能，所采用的引线框架Lead-frame大多数都是金属铜或铁镍等合金材料所制备的。在一些与此对应的封装方式中，有采用全塑封的器件（典型的如附图1A所示的TO220F或TO262F等，功率器件10的芯片和用于支撑芯片的引线框除了引脚其他的部分被完全密封在塑封体18内），也有采用部分塑封的器件（如附图1B所示的TO220，功率器件20的芯片被完全密封，但引线框21的一个底面裸露在塑封体28之外用于散热）。因功率器件10这类封装的散热效果极差所以趋于淘汰，而功率器件20的引线框21虽然有暴露的底面作为散热路径，但却不适宜应用在高压场所，在引线框21上通常具有较大的电压值，作为金属材质的引线框21的底面直接暴露会对其周围其他的元器件带来负面影响或造成潜在的人身危险。 
在当前已经公开的技术条件下，利用铝合金材质作为引线框架还很难批量应用于实际生产中。最大的问题在于，铝及铝合金在空气环境中极易氧化，一旦铝合金的表面存在着氧化物，就很容易导致电气连接芯片的引线很难键合在引线框架上，或容易造成塑封料与引线框间出现分层而无法密封。正是基于这些棘手的问题，本发明提出了利用铝合金引线框架来实现生产半导体器件的方法。 
发明内容
本发明提供一种半导体器件的制备方法，提供一包含有多个芯片安装单元的引线框架，并且每个芯片安装单元至少包含一基座及设置在基座附近的多个引脚，包括以下步骤： 
在所述基座和引脚各自的表面上均形成一金属层；将一芯片粘贴在所述基座的正面；利用互连结构将设置所述芯片正面的各焊垫分别相对应地电性连接到至少一部分引脚各自的靠近基座的端部；形成一至少包覆在基座正面的塑封体，并且该塑封体将所述芯片、互连结构和所述的端部包覆在内，其中基座背面带有的所述金属层暴露于塑封体之外；移除所述基座背面的所述金属层；在所述基座的背面形成一层钝化层。
上述的方法，还包括利用湿法刻蚀移除基座背面的金属层的步骤，并在该步骤中避免引脚延伸到塑封体之外的部分的表面所覆盖的金属层接触刻蚀液以防止其被刻蚀掉。 
上述的方法，还包括利用湿法刻蚀移除基座背面的金属层的步骤，并在该步骤之前，先在引脚的延伸到塑封体之外的部分的表面上所覆盖的金属层上镀一层抗蚀剂层，用以隔离该部分金属层和刻蚀液。 
上述的方法，在基座的背面形成一层所述的钝化层之后，在引脚延伸至塑封体之外的部分的表面所覆盖的金属层之上再形成一层电镀层。 
上述的方法，所述基座上还连接有一散热片，在形成所述金属层的步骤中同时在散热片的表面形成有金属层；以及在形成所述塑封体的步骤中，所述散热片未被塑封体包覆在内；并且在移除基座背面的金属层的同时还将散热片表面的金属层一并移除；以及在基座背面形成钝化层的同时还在散热片的表面生成一层钝化层。 
上述的方法，所述引线框架的材质为铝合金，以及所述钝化层是利用铝合金硬质阳极氧化法处理所形成的氧化铝钝化层。 
在一种实施方式中，本发明提供一种半导体器件的制备方法，提供一包含有多个芯片安装单元的引线框架，并且每个芯片安装单元至少包含一基座及设置在基座附近的多个引脚，包括以下步骤： 
在所述基座的除了背面以外的余下表面和所述引脚的表面上形成金属层；将一芯片粘贴在所述基座的正面；利用互连结构将设置所述芯片正面的各焊垫分别相对应地电性连接到至少一部分引脚各自的靠近基座的端部；形成一至少包覆在基座正面的塑封体，并且该塑封体同时将所述芯片、互连结构和各端部包覆在内，其中基座背面裸露于塑封体之外；在所述基座的背面形成一层钝化层。
上述的方法，形成金属层之前，先在所述基座的背面粘贴一覆盖膜，并在形成所述金属层之后将该覆盖膜移除。 
在一种实施方式中，本发明提供一种半导体器件的制备方法，所述半导体器件具有承载芯片的基座，并具有一塑封体，用以包覆该芯片和包覆部分基座，其特征在于，包括以下步骤：至少使基座的背面外露于塑封体，并在所述基座的背面形成一层钝化层。 
上述的方法，所述基座的表面覆盖有一金属层，并且基座的底面带有的所述金属层外露于塑封体；其中，在所述基座的背面形成所述的钝化层之前，还包括先将基座背面的所述金属层移除的步骤。 
在一种实施方式中，本发明提供一种半导体器件，包含一芯片安装单元并且每个芯片安装单元至少包含一基座及设置在基座附近的多个引脚，还包括： 
形成在所述基座背面的一钝化层，以及形成在所述基座余下的表面上和所述引脚的表面上的金属层；一个粘贴在所述基座正面的芯片；多个将设置所述芯片正面的各焊垫分别相对应地电性连接到至少一部分引脚的靠近基座的端部的互连结构；至少包覆在基座正面的一塑封体，所述塑封体还将所述芯片、互连结构和各端部包覆在内，其中所述基座背面带有的所述钝化层暴露于塑封体之外。
上述的半导体器件，所述芯片为一垂直式的功率器件，设置在所述芯片背面的一背部金属层通过导电的粘合材料粘贴到基座上；以及至少一个引脚直接连接在该基座上，并且连接到基座上的所述引脚的一部分被塑封体包覆在内。 
上述的半导体器件，所述互连结构为金属片或键合引线或带状的金属导电带。 
上述的半导体器件，所述基座上还连接有一表面覆盖有一层钝化层的散热片。 
上述的半导体器件，所述引脚延伸到塑封体之外的部分的表面所形成的金属层上还镀有另一层电镀层。 
上述的半导体器件，所述的芯片安装单元为铝合金材质，以及所述钝化层包含氧化铝。 
在一种实施方式中，本发明提供一种半导体器件，所述半导体器件具有承载芯片的基座，以及设置在基座附近的多个引脚，粘贴于基座正面的所述芯片与引脚间形成电性连接关系，并具有一塑封体，用以包覆各引脚的一部分，以及包覆该芯片和部分基座，其特征在于，至少使基座的背面外露于塑封体，并且所述基座的背面形成有一层钝化层。 
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。 
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。 
图1A为背景技术所涉及的TO220F或TO262F等封装。 
图1B为背景技术所涉及的TO220封装。 
图2A-1至图2L为利用铝合金引线框架来制备带有钝化层的半导体器件的流程方法。 
图3A至图3C为形成一层抗蚀剂层的一种实施方式。 
图4A至图4E为制备带有钝化层的半导体器件的另一种实施方式。 
具体实施方式
参见图2A-1所示，展示一条铝合金材质的引线框架100，其通常包含有多个芯片安装单元30，并且每个芯片安装单元30至少包含有一个用于承载芯片的方形基座31和设置在基座31附近的多个引脚32a~32c或更多未示意出的引脚，引脚32a、32c分别位于引脚32b的两侧，引脚32a、32c分别包含了靠近基座31的作为内部键合区的端部32a-1和32c-1，而引脚32b则直接连接在基座31上，并且引脚32a~32c均沿着背离基座31的方向向外延伸。其中，芯片安装单元30还包含一个连接在基座31上的带有通孔的散热片35，引脚32a~32c和散热片35分别位于基座31的相对的两侧，图2A-2所示的是将一个芯片安装单元30的进行放大的示意图。 
图2B是沿着图2A-1所示的虚线A-A对芯片安装单元30所截取的竖截面示意图。在图2B-2C中，先在引脚32a~32c和基座31以及散热片35各自的表面形成一层金属层33，可采取电镀、沉积、蒸金、溅镀等方式，金属层33的结构及材质有多种选择，但金属层33的浸润性要相对较好，其可以是一种金属构成的单层结构，也可以是多种不同的金属由内至外依次形成的多层结构（复合层）。譬如所述的金属层33可以选择为Cu或Ni等或贵金属Ag、Pd、Pt等，或者Ni/Pd/Au或Ni/Cu或Ni/Zn/Cu等。然后如图2D-2E所示，在每个基座31的正面相应粘贴一个芯片40，芯片40通常可以是一个垂直式的功率器件，工作电流由其正面流向背面或相反，因此设置在其背面的背部金属层（未标注）可以通过导电的粘合材料34粘贴在基座31的正面，粘合材料34可为导电银胶或焊锡膏等。除此之外，芯片40还可以通过共晶焊的方式焊接在基座31的正面。 
在芯片安装单元30中，平行排列构成一排的引脚32a~32c共面，但它们与彼此连接在一起的并共面的散热片35、基座31分别位于上下两个错开的平面上。在该实施方式中，端部32a-1和32c-1分别较之引脚32a、32c各自的本体部分具有增大了的面积，所以设置在芯片40正面的各焊垫40a、40b可以通过一条/个或多条/个互连结构41分别电性连接到端部32a-1、32c-1上，虽然图中示意出的互连结构41为键合引线，但其还可以被金属片、带状结构的金属导电带等所替代。 
参见图2F，利用环氧树脂类的塑封料形成一塑封体38，塑封体38用以包覆芯片40、互连结构41，和包覆部分基座31和包覆引脚32a、32c各自的一部分，例如至少将各端部32a-1、32c-1包覆在内，以及将引脚32b的一部分包覆在内。其中，塑封体38至少包覆在基座31正面，并至少使基座31的与其正面相对的背面外露出塑封体38，图2G展示从基座31的背面观察的示意图。正如图2G-2H所示，散热片35作为散热构件需要裸露在塑封体38之外，并且基座31背面带有的金属层33也暴露于塑封体38之外。 
然后如图2I所示，利用湿法刻蚀的方式将散热片35表面的和基座31背面的金属层33刻蚀掉。金属层33所采用的材质不同，其所对应的刻蚀液的种类也需要适应性的进行调整，而且刻蚀液不能对塑封体38有腐蚀性。在一个实施方式中，至少要让整个散热片35以及基座31的背面浸泡在一刻蚀槽（未示意出）内的刻蚀液之中，此时基座31背面的金属层33和散热片35表面的金属层33需要充分接触刻蚀液，而引脚32a~32c延伸至塑封体38外部的部分则必须远离刻蚀液并极力避免接触或浸入到刻蚀液中。如此一来，基座31背面的金属层33以及散热片35表面的金属层33受到腐蚀时，引脚32a~32c各自延伸至塑封体38外部的部分的表面上的金属层33将予以保留，可继续用作防氧化层和与外部电路进行电接触的接触层。 
鉴于无金属层33的保护，基座31的背面将直接裸露于塑封体38之外，散热片35的表面同样也是暴露在空气中，因为铝的化学性质极其活波，这将导致在它们裸露的表面迅速被氧化并生成一层稀薄和多孔的薄氧化层，从而降低器件的可靠性。因此，接下来还需要对基座31的背面和散热片35的表面实施清洗以去除这些不期望的氧化层和其他污染物，例如通过脱脂、碱浸蚀和酸洗中和等工序获得洁净的铝材表面。 
之后如图2J所示，可在基座31的背面和散热片35的表面生成一层致密的并且相对较厚的氧化铝的钝化层39，利用铝合金硬质阳极氧化法（Anodized Aluminum）可实现这一目的。例如，先提供另一容纳有电解液的电解槽（未示意出），一般来说酸性电解液、碱性电解液、非水电解液等均适用，但浓度要适中以及其化学性质要保证电解液对塑封体38没有腐蚀性，如低浓度的硫酸H2SO4溶液和各种辅助添加剂等。在该步骤中，要保障散热片35的整个表面和基座31的背面完全浸泡在电解液中，而引脚32a~32c延伸至塑封体38之外的部分则要远离电解液而不能接触和浸泡在电解液浸泡中，以防止这部分的表面所覆盖的金属层33因接触电解液而受到意外的损伤。典型的阳极氧化法，如在直流条件下，将基座31及散热片35作为阳极，铅或铂作为阴极，在铝合金的阳极氧化处理中相当于水的电解，在阴极上析出氢气，在阳极上产生氧。在阳极上，铝合金的基座31及散热片35失去电子而与氧合成，获得基座31背面及散热片35表面的铝的氧化膜即钝化层39（图2J）。在一些特定的氧化条件下，该氧化膜为双层结构，包含相对较薄但致密无孔的内层和厚实而多孔的外层，其中内层为Al2O3，而外层是氧化物膜壁与水反应同时由于化学结合式吸附电解阴离子而形成的多孔层。 
然后实施分割/成型（Trim/Form）的步骤，将一些图中未标注的连筋切割断，将引脚32a~32b从引线框架100上切割下来，并将引脚32a~32b延伸出的部分冲压成各种预先设计好的形状，形成例如图2L所示的半导体器件300，阴影部分代表钝化层39。作为一种选择，当芯片40为MOSFET时，焊垫40b为栅极端，焊垫40a为源极端，芯片40背面的背部金属层为漏极端，又如芯片40为IGBT时，焊垫40a、40b、背部金属层分别为发射极、栅极、集电极，需强调的是，图中示意出的焊垫40a、40b的形状和位置不构成对本发明的限制。如此一来，在高压电子电力器件中，与漏极端（或集电极）电性连接的基座31上往往有较大的压降，如果基座31的背面及散热片35的表面直接裸露在外，会有潜在的安全隐患，也会对其附近的其他电子元器件产生干扰，而所生成了钝化层39则起到绝缘和抑制高压的作用。另一个极大的优势还在于，钝化层39并非是绝热材料，当基座31和散热片35作为芯片40的散热途径时，钝化层39并不影响热量的消散。 
在一些实施方式中，如图2K，还可以进一步在引脚32a~32c延伸至塑封体38之外的部分的表面所覆盖的金属层33上再镀一层电镀层36。例如当金属层33不是贵金属层或者其最外层不含贵金属层，如为Ni/Cu或Ni/Zn/Cu等时，则可以额外的形成该电镀层36，典型的如价格相对低廉的锡Sn的电镀层，因为不采用贵金属所以可最大程度的节省成本。电镀层36的形成时机可以选取在获得钝化层39之后实施，一个便利之处在于，氧化铝的钝化层39不会沾锡料，杜绝了锡膏吸附在基座31的背面或散热片35的表面的麻烦。反之，若是金属层33本身就是一层贵金属层，或者当金属层33为复合层结构时其最外层为贵金属层，就没有必要再额外形成电镀层36。 
在一些实施方式中，考虑到在腐蚀基座31背面和散热片35表面的金属层33的步骤中，无法完全避免引脚32a~32c延伸至塑封体38之外的部分被局部或整体浸入到刻蚀液中，也即意味着它们表面所覆盖的金属层33会接触刻蚀液而可能被腐蚀掉，所以有必要在引脚32a~32c延伸至塑封体38之外的部分的表面所覆盖的金属层33上再形成一层抗蚀剂层37（如图3A），用以将这些部位的金属层33和刻蚀液隔绝来提供保护。通常，只要刻蚀液对金属层33有腐蚀性（敏感）而对抗蚀剂层37没有腐蚀性（不敏感）即可，抗蚀剂层37可作为刻蚀阻挡层（相当于一掩膜层），譬如，金属层33为Ni/Cu复合层，而抗蚀剂层37为贵金属层。一个优势在于，在后续步骤中可根据实际需要选择是否剥离掉抗蚀剂层37，例如前述内容所揭示的贵金属材质的蚀剂层37最终就可以予以保留而无需剥离。如图3B所示，其后才将基座31背面和散热片35表面的金属层33刻蚀掉，即便引脚32a~32c延伸至塑封体38之外的部分整体或局部浸泡在刻蚀液中，其表面的金属层33由于抗蚀剂层37的隔离和抗腐蚀作用，这些部分上的金属层也不会被刻蚀掉，之后如图3C所示形成钝化层39。 
上述内容是以典型的TO220系列的引线框架作为示例来阐明本申请的发明精神，但阅读者需要明确注意的是：这绝非意味着本申请只限制于该封装类型。 
在如图4A所示的实施方式中，芯片安装单元30'没有刻意设置额外的散热片，多个引脚32'a设置在基座31'的附近，这些引脚32'a围绕在基座31'的周围并向外延伸，每个引脚32'a包含的作为键合区的端部32'a-1靠近基座31'。图4B是芯片安装单元30'的竖截面示意图，在本实施方式中，先在每个基座31'的背面粘贴一覆盖膜50，然后如图4C所示，在基座31'的除了被覆盖膜50盖住的背面以外，在余下的表面和引脚32'a的表面镀上一层金属层33，其后移除覆盖膜50，其实也可以在形成后续的塑封体38之后才移除覆盖膜50，如图4D所示，这样就保障了基座31'的背面没有覆盖金属层33。然后如图4E所示，利用粘合材料34将芯片40'粘贴在基座31'的正面，并将芯片40'正面的多个焊垫（未示意出）利用互连结构41分别相对应的连接到多个引脚32'a各自的端部32'a-1。以及形成一至少包覆在基座31正面的塑封体38'，用以包覆该芯片40'和互连结构41，以及包覆部分基座31'和包覆各引脚32'a的一部分，如至少将端部32'a-1包覆在内。其中，塑封体38'可以包覆在基座31'的侧壁和正面，并至少使基座31'的与其正面相对的背面外露出塑封体38'。尽管揭去覆盖膜50之后会迅速在基座31'的背面生成稀薄的氧化层，但只要在形成钝化层39之前将其去除即可，该方法已经在前述内容中有所阐述，不再赘述，之后便可在基座31'的背面利用阳极氧化法获得钝化层39，获得半导体器件300'。 
在一些实施方式中，芯片40'的类型可以有多种，如芯片40'的背面无需设置背部金属层，或者设置有背部金属层但可以选择是否将其与基座31'之间形成电性连接，此时粘合材料34也亦可选取导电或不导电的材料。在一些实施方式中，引脚32'a被冲压成型为台阶状的Z形结构，包括作为高台面的端部32'a-1和作为低台面的接触端32'a-3，两者通过连接部32'a-2连接，其中，基座31'与接触端32'a-3分别位于两个错开的平面，以便基座31'的背面与接触端32'a-3之间有一高度差，从而当接触端32'a-3焊接到PCB上的焊盘时基座31'的背面不会紧贴PCB，利于基座31'背面热量的消散。 
在一些可选实施方式中，铝合金材质的引线框架中，各材料所占的质量百分比大致为：硅Si的含量为0.20%~0.6%，铁Fe的含量为0.3%~0.8%，铜Cu的含量为0.1%~0.3%，锰Mn的含量为0.1%~1%，镁Mg的含量为0.5%~5%，铬Cr的含量为0.1%~0.5%，锌Zn的含量为0.1%~0.4%，钛Ti的含量为0.05%~0.3%，其他的材料为金属铝Al和极少量杂质物（此处公开的含量比仅作为示范而不构成限制）。 
另外，在钝化层39的生成步骤中，因高硅含量的铝合金容易造成硅的晶向偏析，导致成膜困难而且膜的厚度均匀性也比较差，所以硅Si元素在整个铝合金中的含量应当适宜，例如低于10%甚至低于1.00%，以使钝化层39更容易生成并提高它的厚度均匀性。 
由于铝合金是低成本原材料，其硬度及柔韧性均适宜于引线框架的冲切、弯折、成型等需变形的工序，因此适用于大量生产，而且其重量要远远低于金属铜或铁镍材质，这为实际生产带来了极大的便利，这均是本申请所带来的极大优势。 
以上，通过说明和附图，给出了具体实施方式和典型实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。 

Claims (17)

1.一种半导体器件的制备方法，提供一包含有多个芯片安装单元的引线框架，并且每个芯片安装单元至少包含一基座及设置在基座附近的多个引脚，其特征在于，包括以下步骤：
在所述基座和引脚各自的表面上均形成一金属层；
将一芯片粘贴在所述基座的正面；
利用互连结构将设置所述芯片正面的各焊垫分别相对应地电性连接到至少一部分引脚各自的靠近基座的端部；
形成一至少包覆在基座正面的塑封体，并且该塑封体将所述芯片、互连结构和所述的端部包覆在内，其中基座背面带有的所述金属层暴露于塑封体之外；
移除所述基座背面的所述金属层；
在所述基座的背面形成一层钝化层。
2.如权利要求1所述的方法，其特征在于，还包括利用湿法刻蚀移除基座背面的金属层的步骤，并在该步骤中避免引脚延伸到塑封体之外的部分的表面所覆盖的金属层接触刻蚀液以防止其被刻蚀掉。
3.如权利要求1所述的方法，其特征在于，还包括利用湿法刻蚀移除基座背面的金属层的步骤，并在该步骤之前，先在引脚的延伸到塑封体之外的部分的表面上所覆盖的金属层上镀一层抗蚀剂层，用以隔离该部分金属层和刻蚀液。
4.如权利要求1所述的方法，其特征在于，在基座的背面形成一层所述的钝化层之后，在引脚延伸至塑封体之外的部分的表面所覆盖的金属层之上再形成一层电镀层。
5.如权利要求1所述的方法，其特征在于，所述基座上还连接有一散热片，在形成所述金属层的步骤中同时在散热片的表面形成有金属层；以及
在形成所述塑封体的步骤中，所述散热片未被塑封体包覆在内；并且
在移除基座背面的金属层的同时还将散热片表面的金属层一并移除；以及
在基座背面形成钝化层的同时还在散热片的表面生成一层钝化层。
6.如权利要求1所述的方法，其特征在于，所述引线框架的材质为铝合金。
7.如权利要求6所述的方法，其特征在于，所述钝化层是利用铝合金硬质阳极氧化法处理所形成的氧化铝钝化层。
8.一种半导体器件的制备方法，提供一包含有多个芯片安装单元的引线框架，并且每个芯片安装单元至少包含一基座及设置在基座附近的多个引脚，其特征在于，包括以下步骤：
在所述基座的除了背面以外的余下表面和所述引脚的表面上形成金属层；
将一芯片粘贴在所述基座的正面；
利用互连结构将设置所述芯片正面的各焊垫分别相对应地电性连接到至少一部分引脚各自的靠近基座的端部；
形成一至少包覆在基座正面的塑封体，并且该塑封体同时将所述芯片、互连结构和各端部包覆在内，其中基座背面裸露于塑封体之外；
在所述基座的背面形成一层钝化层。
9.一种半导体器件的制备方法，所述半导体器件具有承载芯片的基座，并具有一塑封体，用以包覆该芯片和包覆部分基座，其特征在于，包括以下步骤：至少使基座的背面外露于塑封体，并在所述基座的背面形成一层钝化层。
10.如权利要求9所述的方法，其特征在于，所述基座的表面覆盖有一金属层，并且基座的底面带有的所述金属层外露于塑封体；
其中，在所述基座的背面形成所述的钝化层之前，还包括先将基座背面的所述金属层移除的步骤。
11.一种半导体器件，包含一芯片安装单元并且每个芯片安装单元至少包含一基座及设置在基座附近的多个引脚，其特征在于，还包括：
形成在所述基座背面的一钝化层，以及形成在所述基座余下的表面上和所述引脚的表面上的金属层；
一个粘贴在所述基座正面的芯片；
多个将设置所述芯片正面的各焊垫分别相对应地电性连接到至少一部分引脚的靠近基座的端部的互连结构；
至少包覆在基座正面的一塑封体，所述塑封体还将所述芯片、互连结构和各端部包覆在内，其中所述基座背面带有的所述钝化层暴露于塑封体之外。
12.如权利要求11所述的半导体器件，其特征在于，所述芯片为一垂直式的功率器件，设置在所述芯片背面的一背部金属层通过导电的粘合材料粘贴到基座上；以及
至少一个引脚直接连接在该基座上，并且连接到基座上的所述引脚的一部分被塑封体包覆在内。
13.如权利要求11所述的半导体器件，其特征在于，所述互连结构为金属片或键合引线或带状的金属导电带。
14.如权利要求11所述的半导体器件，其特征在于，所述基座上还连接有一表面覆盖有一层钝化层的散热片。
15.如权利要求11所述的半导体器件，其特征在于，所述引脚延伸到塑封体之外的部分的表面所形成的金属层上还镀有另一层电镀层。
16.如权利要求11所述的半导体器件，其特征在于，所述的芯片安装单元为铝合金材质，以及所述钝化层包含氧化铝。
17.一种半导体器件，所述半导体器件具有承载芯片的基座，以及设置在基座附近的多个引脚，粘贴于基座正面的所述芯片与引脚间形成电性连接关系，并具有一塑封体，用以包覆各引脚的一部分，以及包覆该芯片和部分基座，其特征在于，至少使基座的背面外露于塑封体，并且所述基座的背面形成有一层钝化层。
CN201210563371.1A 2012-12-21 2012-12-21 基于铝合金引线框架的半导体器件及制备方法 Active CN103887225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210563371.1A CN103887225B (zh) 2012-12-21 2012-12-21 基于铝合金引线框架的半导体器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210563371.1A CN103887225B (zh) 2012-12-21 2012-12-21 基于铝合金引线框架的半导体器件及制备方法

Publications (2)

Publication Number Publication Date
CN103887225A true CN103887225A (zh) 2014-06-25
CN103887225B CN103887225B (zh) 2017-02-22

Family

ID=50956058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210563371.1A Active CN103887225B (zh) 2012-12-21 2012-12-21 基于铝合金引线框架的半导体器件及制备方法

Country Status (1)

Country Link
CN (1) CN103887225B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374791A (zh) * 2015-11-25 2016-03-02 宁波德洲精密电子有限公司 一种用于红外发射器的引线框架
CN105489584A (zh) * 2015-11-25 2016-04-13 宁波德洲精密电子有限公司 一种用于交通信号灯的引线框架
CN106206325A (zh) * 2015-04-27 2016-12-07 南茂科技股份有限公司 导线架结构的制作方法
CN111199942A (zh) * 2018-11-16 2020-05-26 泰州友润电子科技股份有限公司 一种高绝缘型引线框架及塑封方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010041424A1 (en) * 1999-12-27 2001-11-15 Takao Matsuura Semiconductor device and a method of manufacturing the same
US20030107112A1 (en) * 2000-03-08 2003-06-12 Tellkamp John P. Aluminum leadframes for semiconductor devices and method of fabrication
CN102194708A (zh) * 2010-03-19 2011-09-21 万国半导体有限公司 一种薄型封装的工艺
CN102569099A (zh) * 2010-12-28 2012-07-11 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010041424A1 (en) * 1999-12-27 2001-11-15 Takao Matsuura Semiconductor device and a method of manufacturing the same
US20030107112A1 (en) * 2000-03-08 2003-06-12 Tellkamp John P. Aluminum leadframes for semiconductor devices and method of fabrication
CN102194708A (zh) * 2010-03-19 2011-09-21 万国半导体有限公司 一种薄型封装的工艺
CN102569099A (zh) * 2010-12-28 2012-07-11 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206325A (zh) * 2015-04-27 2016-12-07 南茂科技股份有限公司 导线架结构的制作方法
CN106206325B (zh) * 2015-04-27 2019-03-19 南茂科技股份有限公司 导线架结构的制作方法
CN105374791A (zh) * 2015-11-25 2016-03-02 宁波德洲精密电子有限公司 一种用于红外发射器的引线框架
CN105489584A (zh) * 2015-11-25 2016-04-13 宁波德洲精密电子有限公司 一种用于交通信号灯的引线框架
CN111199942A (zh) * 2018-11-16 2020-05-26 泰州友润电子科技股份有限公司 一种高绝缘型引线框架及塑封方法
CN111199942B (zh) * 2018-11-16 2022-05-06 泰州友润电子科技股份有限公司 一种高绝缘型引线框架及塑封方法

Also Published As

Publication number Publication date
CN103887225B (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
US8716069B2 (en) Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
KR100720607B1 (ko) 반도체장치
TWI225672B (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
TWI591775B (zh) 樹脂密封型半導體裝置及其製造方法
JP3537417B2 (ja) 半導体装置およびその製造方法
US8319340B2 (en) Lead frame and method of manufacturing the same
CN112753101B (zh) 半导体装置
US20110031608A1 (en) Power device package and method of fabricating the same
TWI221663B (en) Semiconductor device
CN103887225A (zh) 基于铝合金引线框架的半导体器件及制备方法
CN104835796A (zh) 一种无铅扩散焊的功率模块
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
US10763184B2 (en) Power module substrate, power module, and method for manufacturing power module substrate
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
US20150262925A1 (en) Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
CN105206594B (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
TWI497670B (zh) 基於鋁合金引線框架的半導體元件及製備方法
CN105355567B (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
JP2011193007A (ja) 半導体チップおよびこれを用いた半導体装置
JP2000012762A (ja) 耐食性に優れる電気電子機器用部品材料、及びその製造方法
JPH06302756A (ja) 半導体装置用リードフレーム
KR101677061B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
KR20080030413A (ko) 반도체 패키지 및 그 제조방법
KR101971605B1 (ko) 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200527

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right