CN111199942B - 一种高绝缘型引线框架及塑封方法 - Google Patents

一种高绝缘型引线框架及塑封方法 Download PDF

Info

Publication number
CN111199942B
CN111199942B CN201811364516.9A CN201811364516A CN111199942B CN 111199942 B CN111199942 B CN 111199942B CN 201811364516 A CN201811364516 A CN 201811364516A CN 111199942 B CN111199942 B CN 111199942B
Authority
CN
China
Prior art keywords
lead frame
insulation
lead
frame body
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811364516.9A
Other languages
English (en)
Other versions
CN111199942A (zh
Inventor
张轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taizhou Yourun Electronic Technologies Co ltd
Original Assignee
Taizhou Yourun Electronic Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taizhou Yourun Electronic Technologies Co ltd filed Critical Taizhou Yourun Electronic Technologies Co ltd
Priority to CN201811364516.9A priority Critical patent/CN111199942B/zh
Publication of CN111199942A publication Critical patent/CN111199942A/zh
Application granted granted Critical
Publication of CN111199942B publication Critical patent/CN111199942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种高绝缘型引线框架,包括主架体,所述主架体呈工字形,所述主架体上设置有对称布设的至少八组副架体,所述主架体和副架体之间通过连杆设置有载板,所述载板上嵌入式安装有载片台,所述载板上焊接有第一引线,所述主架体和副架体上均设置有绝缘框体。本发明还提供了一种高绝缘型引线框架的塑封方法。本发明提供的一种高绝缘型引线框架通过设置第一引线和第二引线方便与外引线的连接,通过绝缘聚合物层、氧化铝绝缘层和电镀陶瓷层组成的绝缘框体可保证该引线框体良好的绝缘性,本发明提供的一种高绝缘型引线框架的塑封方法采用浸入方式,不需要高压,提高了封装良率,塑封效果好,良品率高。

Description

一种高绝缘型引线框架及塑封方法
技术领域
本发明属于引线框架技术领域,具体涉及一种高绝缘型引线框架及塑封方法。
背景技术
引线框架作为集成电路的芯片载体,是一种借助于键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关键结构件,它起到了和外部导线连接的桥梁作用,绝大部分的半导体集成块中都需要使用引线框架,是电子信息产业中重要的基础材料。
现有的引线框架不方便连接外引线,且外层均设置一层绝缘层,若绝缘层破损,可能会发生漏电,影响引线框架的使用,且现有的引线框架的塑封方法大都采用加压注塑法,高压可能会导致引线框架被冲倒或焊接电路断裂的问题。
发明内容
本发明的目的在于提供一种高绝缘型引线框架及塑封方法,以解决上述背景技术中提出的问题。
为实现上述目的,本发明采用了如下技术方案:
一种高绝缘型引线框架,包括主架体,所述主架体呈工字形,所述主架体上设置有对称布设的至少八组副架体,所述主架体和副架体之间通过连杆设置有载板,所述载板上嵌入式安装有载片台,所述载板上焊接有第一引线,所述第一引线的左右两侧通过连接筋设置有两组第二引线,所述主架体和副架体上均设置有绝缘框体,所述绝缘框体包括绝缘聚合物层、氧化铝绝缘层和电镀陶瓷层,所述绝缘聚合物层设置在主架体和副架体的外侧,所述氧化铝绝缘层设置在绝缘聚合物层的外侧,所述电镀陶瓷层设置在氧化铝绝缘层的一侧。
较佳地,所述载片台上设置有两组对称布设的限位卡块。
较佳地,所述载板上开设有散热孔,所述散热孔对称设置在载片台的左右两侧。
较佳地,所述连杆点焊在主架体、副架体和载板上。
较佳地,所述主架体、副架体和载板上均开设有定位孔。
较佳地,所述第一引线和第二引线的端头上均设置有连接压片。
较佳地,所述绝缘聚合物层、氧化铝绝缘层和电镀陶瓷层的厚度分别为20-30μm、50-80μm和30-50μm。
本发明还提供了一种高绝缘型引线框架的塑封方法,包括以下步骤:
S1、将半导体芯片安装在引线框架上的载片台上;
S2、用电浆清洗引线框架及半导体芯片,同时取塑封料粉进行回温;
S3、将安装有半导体芯片的引线框架的背面,利用真空压力吸附于模压腔体的上模,已安装有半导体芯片的引线框架倒贴于上模体,上模与下模保持一定距离;
S4、向下模槽内均匀填撒经过回温的塑封料粉;
S5、使下模位于密封墙内,加热至150-200℃,使下模内塑封料粉中有机树脂从固体完全融化为液体;
S6、抽取上下模内气体至真空状态;
S7、上下腔体相向移动,使引线框架逐步浸入下模内流体塑封料内,直至上下模完全压合后,腔内温度设置为150-180℃,并保持50-70s;
S8、上下模压合状态下降温固化塑封料,完成再结晶过程;
S9、关闭腔内吸真空,退出已塑封的引线框架;
S10、对引线框架进行烘烤,烘烤温度为85-125℃,烘烤时间为24-72h,即完成对该高绝缘型引线框架的塑封。
较佳地,所述S2中的电浆为95%氩气与5%氧气的组合气体。
较佳地,所述S2中塑封料粉回温时间为4-6h。
本发明的技术效果和优点:本发明提出的一种高绝缘型引线框架及塑封方法,与现有技术相比,具有以下优点:
本发明提供的一种高绝缘型引线框架通过设置第一引线和第二引线方便与外引线的连接,同时,连接筋设置有至少两组,保证第一引线和第二引线的连接强度,通过绝缘聚合物层、氧化铝绝缘层和电镀陶瓷层组成的绝缘框体可保证该引线框体良好的绝缘性,本发明提供的一种高绝缘型引线框架的塑封方法采用浸入方式,不需要高压,提高了封装良率,塑封效果好,良品率高。
附图说明
图1为本发明的结构示意图;
图2为本发明的图1中A处放大示意图;
图3为本发明的载片台的结构示意图;
图4为本发明的绝缘框体的剖视示意图;
图5为本发明的塑封方法的流程图。
图中:1、主架体;2、副架体;3、连杆;4、载板;5、载片台;6、第一引线;7、连接筋;8、第二引线;9、绝缘框体;901、绝缘聚合物层;902、氧化铝绝缘层;903、电镀陶瓷层;10、限位卡块;11、散热孔;12、定位孔;13、连接压片。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供了如图1-4所示的一种高绝缘型引线框架,包括主架体1,所述主架体1呈工字形,所述主架体1上设置有对称布设的至少八组副架体2,所述主架体1和副架体2之间通过连杆3设置有载板4,所述载板4上嵌入式安装有载片台5,所述载板4上焊接有第一引线6,所述第一引线6的左右两侧通过连接筋7设置有两组第二引线8,所述主架体1和副架体2上均设置有绝缘框体9,所述绝缘框体9包括绝缘聚合物层901、氧化铝绝缘层902和电镀陶瓷层903,所述绝缘聚合物层901设置在主架体1和副架体2的外侧,所述氧化铝绝缘层902设置在绝缘聚合物层901的外侧,所述电镀陶瓷层903设置在氧化铝绝缘层902的一侧。
较佳地,所述载片台5上设置有两组对称布设的限位卡块10。
通过采用上述技术方案,限位卡块10可将半导体芯片卡住,不必进行焊接,提高了半导体芯片的安装效率。
较佳地,所述载板4上开设有散热孔11,所述散热孔11对称设置在载片台5的左右两侧。
通过采用上述技术方案,散热孔11可提高散热效率。
较佳地,所述连杆3点焊在主架体1、副架体2和载板4上。
通过采用上述技术方案,方便载板4的分离。
较佳地,所述主架体1、副架体2和载板4上均开设有定位孔12。
通过采用上述技术方案,定位孔12方便进行定位
较佳地,所述第一引线6和第二引线8的端头上均设置有连接压片13。
通过采用上述技术方案,连接压片13方便连接外引线。
较佳地,所述绝缘聚合物层901、氧化铝绝缘层902和电镀陶瓷层903的厚度分别为20-30μm、50-80μm和30-50μm。
通过采用上述技术方案,保证良好的绝缘性能。
本发明还提供了如图5所示的一种高绝缘型引线框架的塑封方法,包括以下步骤:
S1、将半导体芯片安装在引线框架上的载片台上;
S2、用电浆清洗引线框架及半导体芯片,同时取塑封料粉进行回温;
S3、将安装有半导体芯片的引线框架的背面,利用真空压力吸附于模压腔体的上模,已安装有半导体芯片的引线框架倒贴于上模体,上模与下模保持一定距离;
S4、向下模槽内均匀填撒经过回温的塑封料粉;
S5、使下模位于密封墙内,加热至150℃,使下模内塑封料粉中有机树脂从固体完全融化为液体;
S6、抽取上下模内气体至真空状态;
S7、上下腔体相向移动,使引线框架逐步浸入下模内流体塑封料内,直至上下模完全压合后,腔内温度设置为150℃,并保持70s;
S8、上下模压合状态下降温固化塑封料,完成再结晶过程;
S9、关闭腔内吸真空,退出已塑封的引线框架;
S10、对引线框架进行烘烤,烘烤温度为85℃,烘烤时间为72h,即完成对该高绝缘型引线框架的塑封。
较佳地,所述S2中的电浆为95%氩气与5%氧气的组合气体。
较佳地,所述S2中塑封料粉回温时间为4h。
实施例2
与实施例1的不同之处在于高绝缘型引线框架的塑封方法,包括如下步骤:
S1、将半导体芯片安装在引线框架上的载片台上;
S2、用电浆清洗引线框架及半导体芯片,同时取塑封料粉进行回温;
S3、将安装有半导体芯片的引线框架的背面,利用真空压力吸附于模压腔体的上模,已安装有半导体芯片的引线框架倒贴于上模体,上模与下模保持一定距离;
S4、向下模槽内均匀填撒经过回温的塑封料粉;
S5、使下模位于密封墙内,加热至180℃,使下模内塑封料粉中有机树脂从固体完全融化为液体;
S6、抽取上下模内气体至真空状态;
S7、上下腔体相向移动,使引线框架逐步浸入下模内流体塑封料内,直至上下模完全压合后,腔内温度设置为165℃,并保持60s;
S8、上下模压合状态下降温固化塑封料,完成再结晶过程;
S9、关闭腔内吸真空,退出已塑封的引线框架;
S10、对引线框架进行烘烤,烘烤温度为105℃,烘烤时间为48h,即完成对该高绝缘型引线框架的塑封。
较佳地,所述S2中的电浆为95%氩气与5%氧气的组合气体。
较佳地,所述S2中塑封料粉回温时间为5h。
实施例3
与实施例2的不同之处在于高绝缘型引线框架的塑封方法,包括如下步骤:
S1、将半导体芯片安装在引线框架上的载片台上;
S2、用电浆清洗引线框架及半导体芯片,同时取塑封料粉进行回温;
S3、将安装有半导体芯片的引线框架的背面,利用真空压力吸附于模压腔体的上模,已安装有半导体芯片的引线框架倒贴于上模体,上模与下模保持一定距离;
S4、向下模槽内均匀填撒经过回温的塑封料粉;
S5、使下模位于密封墙内,加热至200℃,使下模内塑封料粉中有机树脂从固体完全融化为液体;
S6、抽取上下模内气体至真空状态;
S7、上下腔体相向移动,使引线框架逐步浸入下模内流体塑封料内,直至上下模完全压合后,腔内温度设置为180℃,并保持50s;
S8、上下模压合状态下降温固化塑封料,完成再结晶过程;
S9、关闭腔内吸真空,退出已塑封的引线框架;
S10、对引线框架进行烘烤,烘烤温度为125℃,烘烤时间为24h,即完成对该高绝缘型引线框架的塑封。
较佳地,所述S2中的电浆为95%氩气与5%氧气的组合气体。
较佳地,所述S2中塑封料粉回温时间为6h。
本发明提供的一种高绝缘型引线框架的塑封方法,其腔内温度与保持时间的数据,如下表:
实施例 实施例1 实施例2 实施例3
腔内温度(℃) 125 105 180
保持时间(s) 70 60 50
烘烤温度与烘烤时间的数据,如下表:
实施例 实施例1 实施例2 实施例3
烘干温度(℃) 85 105 125
烘干时间(h) 72 48 24
综上所述:本发明提供的一种高绝缘型引线框架通过设置第一引线和第二引线方便与外引线的连接,同时,连接筋设置有至少两组,保证第一引线和第二引线的连接强度,通过绝缘聚合物层、氧化铝绝缘层和电镀陶瓷层组成的绝缘框体可保证该引线框体良好的绝缘性,本发明提供的一种高绝缘型引线框架的塑封方法采用浸入方式,不需要高压,提高了封装良率,塑封效果好,良品率高。
最后应说明的是:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种高绝缘型引线框架,包括主架体(1),其特征在于:所述主架体(1)呈工字形,所述主架体(1)上设置有对称布设的至少八组副架体(2),所述主架体(1)和副架体(2)之间通过连杆(3)设置有载板(4),所述载板(4)上嵌入式安装有载片台(5),所述载板(4)上焊接有第一引线(6),所述第一引线(6)的左右两侧通过连接筋(7)设置有两组第二引线(8),所述主架体(1)和副架体(2)上均设置有绝缘框体(9),所述绝缘框体(9)包括绝缘聚合物层(901)、氧化铝绝缘层(902)和电镀陶瓷层(903),所述绝缘聚合物层(901)设置在主架体(1)和副架体(2)的外侧,所述氧化铝绝缘层(902)设置在绝缘聚合物层(901)的外侧,所述电镀陶瓷层(903)设置在氧化铝绝缘层(902)的一侧。
2.根据权利要求1所述的一种高绝缘型引线框架,其特征在于:所述载片台(5)上设置有两组对称布设的限位卡块(10)。
3.根据权利要求1所述的一种高绝缘型引线框架,其特征在于:所述载板(4)上开设有散热孔(11),所述散热孔(11)对称设置在载片台(5)的左右两侧。
4.根据权利要求1所述的一种高绝缘型引线框架,其特征在于:所述连杆(3)点焊在主架体(1)、副架体(2)和载板(4)上。
5.根据权利要求1所述的一种高绝缘型引线框架,其特征在于:所述主架体(1)、副架体(2)和载板(4)上均开设有定位孔(12)。
6.根据权利要求1所述的一种高绝缘型引线框架,其特征在于:所述第一引线(6)和第二引线(8)的端头上均设置有连接压片(13)。
7.根据权利要求1所述的一种高绝缘型引线框架,其特征在于:所述绝缘聚合物层(901)、氧化铝绝缘层(902)和电镀陶瓷层(903)的厚度分别为20-30μm、50-80μm和30-50μm。
8.一种权利要求1所述的高绝缘型引线框架的塑封方法,其特征在于,包括以下步骤:
S1、将半导体芯片安装在引线框架上的载片台上;
S2、用电浆清洗引线框架及半导体芯片,同时取塑封料粉进行回温;
S3、将安装有半导体芯片的引线框架的背面,利用真空压力吸附于模压腔体的上模,已安装有半导体芯片的引线框架倒贴于上模体,上模与下模保持一定距离;
S4、向下模槽内均匀填撒经过回温的塑封料粉;
S5、使下模位于密封墙内,加热至150-200℃,使下模内塑封料粉中有机树脂从固体完全融化为液体;
S6、抽取上下模内气体至真空状态;
S7、上下腔体相向移动,使引线框架逐步浸入下模内流体塑封料内,直至上下模完全压合后,腔内温度设置为150-180℃,并保持50-70s;
S8、上下模压合状态下降温固化塑封料,完成再结晶过程;
S9、关闭腔内吸真空,退出已塑封的引线框架;
S10、对引线框架进行烘烤,烘烤温度为85-125℃,烘烤时间为24-72h,即完成对该高绝缘型引线框架的塑封。
9.根据权利要求8所述的一种高绝缘型引线框架的塑封方法,其特征在于:所述S2中的电浆为95%氩气与5%氧气的组合气体。
10.根据权利要求8所述的一种高绝缘型引线框架的塑封方法,其特征在于:所述S2中塑封料粉回温时间为4-6h。
CN201811364516.9A 2018-11-16 2018-11-16 一种高绝缘型引线框架及塑封方法 Active CN111199942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811364516.9A CN111199942B (zh) 2018-11-16 2018-11-16 一种高绝缘型引线框架及塑封方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811364516.9A CN111199942B (zh) 2018-11-16 2018-11-16 一种高绝缘型引线框架及塑封方法

Publications (2)

Publication Number Publication Date
CN111199942A CN111199942A (zh) 2020-05-26
CN111199942B true CN111199942B (zh) 2022-05-06

Family

ID=70745992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811364516.9A Active CN111199942B (zh) 2018-11-16 2018-11-16 一种高绝缘型引线框架及塑封方法

Country Status (1)

Country Link
CN (1) CN111199942B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675094A (zh) * 2021-08-04 2021-11-19 泰兴市龙腾电子有限公司 一种半导体框架的内引线分层制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268646B1 (en) * 1996-08-27 2001-07-31 Hitachi Cable, Ltd. Lead frame for lead on chip
CN102891129A (zh) * 2012-08-30 2013-01-23 无锡永阳电子科技有限公司 预塑封引线框架及其封装工艺
CN103887225A (zh) * 2012-12-21 2014-06-25 万国半导体股份有限公司 基于铝合金引线框架的半导体器件及制备方法
CN206806334U (zh) * 2017-06-06 2017-12-26 深圳市三联盛科技股份有限公司 一种应用于大功率器件的多腿位集成电路
CN207909872U (zh) * 2018-03-22 2018-09-25 泰州东田电子有限公司 一种大功率半导体引线框架
CN208014689U (zh) * 2017-12-01 2018-10-26 泰州友润电子科技股份有限公司 一种改进的to-220c7引线框架

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387732B1 (en) * 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
CN206210784U (zh) * 2016-08-31 2017-05-31 无锡罗姆半导体科技有限公司 局部绝缘的to‑220型引线框架
CN106935520A (zh) * 2017-03-29 2017-07-07 江苏长电科技股份有限公司 一种内绝缘封装结构及其制造工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268646B1 (en) * 1996-08-27 2001-07-31 Hitachi Cable, Ltd. Lead frame for lead on chip
CN102891129A (zh) * 2012-08-30 2013-01-23 无锡永阳电子科技有限公司 预塑封引线框架及其封装工艺
CN103887225A (zh) * 2012-12-21 2014-06-25 万国半导体股份有限公司 基于铝合金引线框架的半导体器件及制备方法
CN206806334U (zh) * 2017-06-06 2017-12-26 深圳市三联盛科技股份有限公司 一种应用于大功率器件的多腿位集成电路
CN208014689U (zh) * 2017-12-01 2018-10-26 泰州友润电子科技股份有限公司 一种改进的to-220c7引线框架
CN207909872U (zh) * 2018-03-22 2018-09-25 泰州东田电子有限公司 一种大功率半导体引线框架

Also Published As

Publication number Publication date
CN111199942A (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
CN104009361A (zh) 一种玻璃密封微型电连接器的制作方法
CN111199942B (zh) 一种高绝缘型引线框架及塑封方法
CN109849278A (zh) 利用模具改善智能功率半导体模块产品翘曲的方法
WO2019019857A1 (zh) 散热元件及其制备方法和igbt模组
JP2008277470A (ja) 半導体パッケージの製造方法及び製造装置
WO2019020015A1 (zh) 散热元件及其制备方法和igbt模组
CN108493166B (zh) 一种功率半导体模块封装结构及封装方法
TWI244706B (en) Method of resin sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin sealing the semiconductor device
CN112590174A (zh) 一种汽车零部件多温区动态加热吸塑模具
CN210381340U (zh) 一种模具用陶瓷加热片
CN111834346A (zh) 晶体管功率模块封装结构及其封装方法
US9548253B2 (en) Semiconductor device and method of manufacturing the same
CN206340568U (zh) 一种qfn表面贴装rgb‑led封装体
JP2010165777A5 (zh)
CN210148600U (zh) 改善智能功率半导体模块产品翘曲用模具
CN102709440A (zh) 贴片led支架、贴片led制造方法及其贴片led
CN211467276U (zh) 一种用于led灯具中的led灯板的注塑模具
CN201142329Y (zh) 塑封型整流模块
CN215845536U (zh) 一种汽车零部件铸件加工模具
CN215644475U (zh) 内绝缘封装预防残胶的功率器件
CN216329615U (zh) 一种半导体加工的注塑固定夹具
CN220180019U (zh) 一种手机边框铝合金包胶模具
CN216698078U (zh) 一种功率电感的灌封结构
CN219476622U (zh) 具有金属陶瓷的半导体加工装置
CN214324090U (zh) 一种高散热精密模具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant