CN215644475U - 内绝缘封装预防残胶的功率器件 - Google Patents

内绝缘封装预防残胶的功率器件 Download PDF

Info

Publication number
CN215644475U
CN215644475U CN202122410102.9U CN202122410102U CN215644475U CN 215644475 U CN215644475 U CN 215644475U CN 202122410102 U CN202122410102 U CN 202122410102U CN 215644475 U CN215644475 U CN 215644475U
Authority
CN
China
Prior art keywords
copper
copper frame
cushion block
power device
ceramic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122410102.9U
Other languages
English (en)
Inventor
郑忠庆
原江伟
傅信强
王毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Yangjie Electronic Co Ltd
Original Assignee
Yangzhou Yangjie Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Yangjie Electronic Co Ltd filed Critical Yangzhou Yangjie Electronic Co Ltd
Priority to CN202122410102.9U priority Critical patent/CN215644475U/zh
Application granted granted Critical
Publication of CN215644475U publication Critical patent/CN215644475U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

内绝缘封装预防残胶的功率器件。涉及一种集成电路芯片，尤其涉及内绝缘封装预防残胶的功率器件的结构改进。提供了一种加工简便、预防残胶出现，保证产品散热性的内绝缘封装预防残胶的功率器件。包括依次连接的铜框架一、陶瓷层、铜框架二和芯片；铜框架二上设有若干用于提高绝缘性的豁口，以防止因四个豁口处塑封体太薄而产生的电性干扰情况。豁口内设有与陶瓷层固定连接的铜垫块，铜垫块的厚度与铜框架二的厚度相等。本案通过在豁口处间隔设置铜垫块，使塑封时上模腔能够压紧四个垫块，从而解决在塑封过程中出现产品背面散热片和塑封模腔无法贴合，导致背面有残胶存在，影响产品散热性的问题。本案结构紧凑、改进成本低、易操作。

Description

内绝缘封装预防残胶的功率器件
技术领域
本实用新型涉及一种集成电路芯片，尤其涉及内绝缘封装预防残胶的功率器件的结构改进。
背景技术
功率器件单管产品在实际应用中，在散热要求高的场合，会要求分立器件背面贴装散热器，然后，为了保证高压环境中的功率器件的绝缘性能，需要在制造过程中采用绝缘措施将引线框架与散热器隔开。一般的做法有两种：
1、将陶瓷片贴装在分立器件背面，但该方式的缺点是陶瓷片绝缘性能优劣不等，需要繁琐的检验流程，另外，外部贴陶瓷片，制作流程复杂，成品率低，成本偏高，且外部裸露陶瓷片，运输和安装过程中容易磕碰破裂，影响绝缘性能。
2、三明治内绝缘结构，即塑封材料采用两层铜框架，一层用于芯片焊接，一层用于背面散热，两层铜框架内用双面覆铜陶瓷片进行绝缘隔离。该方案比外部贴陶瓷片方案可靠性更高，更容易实现量产，但该方案增加了一层焊接层，热阻会增加，另外两层厚框架，成本也随之提高。
现有产品中，如封装型号为TO264P产品，采用的是第二种做法，但是在塑封工序的注塑合模过程中整条框架是通过框架上引脚侧的定位孔压合，使产品引脚端压紧，但是塑封本体处并没有有效固定，无法压紧产品，使产品背面散热片和塑封模腔无法贴合，导致产品塑封时液态塑封料流到产品背面缝隙里，使背面有残胶存在。残胶过多一方面影响了产品背面散热，另一方面不满足客户对产品的外观需求，同时还会影响产品的焊接质量。
实用新型内容
本实用新型针对以上问题，提供了一种加工简便、预防残胶出现，保证产品散热性的内绝缘封装预防残胶的功率器件。
本实用新型的技术方案是：内绝缘封装预防残胶的功率器件，包括依次连接的铜框架一、陶瓷层、铜框架二和芯片；所述铜框架二上设有若干用于提高绝缘性的豁口，所述豁口内设有与所述陶瓷层固定连接的铜垫块；
所述铜垫块的厚度与所述铜框架二的厚度相等。
所述铜垫块的截面呈圆角矩形。
所述铜垫块设有若干，截面呈圆形或多边形，间隔设置在所述豁口内。
所述铜框架二包括连接成整体的芯片连接部和引脚连接部；
所述芯片固定设置在所述芯片连接部上；
所述引脚一通过锡膏固定连接在所述引脚连接部上。
还包括与所述陶瓷层固定连接的铜框架三；
所述铜框架二上设有与所述铜框架三适配的开口；
所述铜框架三与所述铜框架二间隔设置；
所述铜框架三通过若干铝线与所述芯片的一侧连接。
引脚二通过锡膏固定连接在铜框架三上。
所述铜框架三的厚度与所述铜框架二的厚度相等。
所述铜垫块与所述陶瓷层的边缘侧设有间距。
所述豁口包括豁口A、豁口B、豁口C和豁口D；
所述铜垫块包括垫块A、垫块B、垫块C和垫块D；
所述垫块A固定设置在所述陶瓷层上，位于豁口A内；
所述垫块B固定设置在所述陶瓷层上，位于豁口B内；
所述垫块C固定设置在所述陶瓷层上，位于豁口C内；
所述垫块D固定设置在所述陶瓷层上，位于豁口D内。
所述铜框架二的面积小于陶瓷层的面积。
本实用新型中包括依次连接的铜框架一、陶瓷层、铜框架二和芯片；铜框架二上设有若干用于提高绝缘性的豁口，以防止因四个豁口处塑封体太薄而产生的电性干扰情况。豁口内设有与陶瓷层固定连接的铜垫块，铜垫块的厚度与铜框架二的厚度相等。本案通过在豁口处间隔设置铜垫块，使塑封时上模腔能够压紧四个垫块，从而解决在塑封过程中出现产品背面散热片和塑封模腔无法贴合，导致背面有残胶存在，影响产品散热性的问题。本案结构紧凑、改进成本低、易操作。
附图说明
图1是本实用新型塑封内部的立体结构示意图一，
图2是本实用新型塑封内部的立体结构示意图二，
图3是本实用新型放入模具进行塑封时的立体结构示意图，
图4是图3中放入下模部分的立体结构示意图；
图中1是铜框架一，2是陶瓷层，3是铜框架二，31是芯片连接部，32是引脚连接部，4是芯片，5是豁口，6是铜垫块；7是铜框架三，71是引脚二，81是上模，82是下模。
具体实施方式
下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
以TO264P产品为例，一个典型的器件封装过程包括：
芯片焊接（芯片通过锡膏连接在铜框架二上）、
打线（通过铝线将芯片正面电极和框架三连接）、
框架焊接（铜框架一、陶瓷层和铜框架二以及引脚一）、
放入模具进行塑封（注入塑封料以保护内部结构）、
塑封料固化、切筋成型、回流焊（模拟客户端应用进行高温应力老化）、电镀及电镀烘烤（在引脚镀致密锡及去除水汽）和测试印字包装。本案主要是针对放入模具进行塑封工艺时出现的问题进行结构改进。
本实用新型如图1-4所示，内绝缘封装预防残胶的功率器件，包括依次连接的铜框架一、陶瓷层、铜框架二和芯片；所述铜框架二上设有若干用于提高绝缘性的豁口，所述豁口内设有与所述陶瓷层固定连接的铜垫块；
本案采用铜垫块有以下原因：
一是此框架为陶瓷覆铜基板，制造工艺就是在陶瓷上下侧各增加铜板；
二是铜垫块制作工艺简单，并且和陶瓷的粘接性更好，更易焊接在陶瓷上。
所述铜垫块的厚度与所述铜框架二的厚度相等。
豁口处通过设有与上模内腔适配的铜垫块，使上模与下模闭合后，通过压紧四个豁口处的垫块（上模的内腔设有与垫块适配的支撑部，合模后，支撑部与垫块贴合，形成稳固的支撑点，使塑封本体下侧也能达到稳定连接的效果），避免上模盖合后出现配合不严，造成塑封时液态塑封料流到框架二底面的问题。
所述铜垫块的截面呈圆角矩形。
进一步，对铜垫块进行拓展，豁口内的所述铜垫块设有若干，截面呈圆形或多边形，间隔依次排布（形成一行）设置在所述豁口内。
所述铜框架二包括连接成整体的芯片连接部和引脚连接部；
所述芯片固定设置在所述芯片连接部上；
所述引脚一通过锡膏固定连接在所述引脚连接部上。
还包括与所述陶瓷层固定连接的铜框架三；
所述铜框架二上设有与所述铜框架三适配的开口；
所述铜框架三与所述铜框架二间隔设置；
所述铜框架三通过若干铝线与所述芯片的一侧连接。
引脚二通过锡膏固定连接在铜框架三上。
所述铜框架三的厚度与所述铜框架二的厚度相等。
所述铜垫块与所述陶瓷层的边缘侧设有间距。间距处通过塑封料填充，从而确保器件的绝缘性。
所述豁口包括豁口A、豁口B、豁口C和豁口D；
所述铜垫块包括垫块A、垫块B、垫块C和垫块D；
所述垫块A固定设置在所述陶瓷层上，位于豁口A内；
所述垫块B固定设置在所述陶瓷层上，位于豁口B内；
所述垫块C固定设置在所述陶瓷层上，位于豁口C内；
所述垫块D固定设置在所述陶瓷层上，位于豁口D内。
四个豁口为产品外观要求，四个豁口处塑封体都特别薄，铜框架二没有铺满此处是为防止电性影响，垫块和铜框架二下面是陶瓷层，可以绝缘的作用，设计制作时，铜框架二的面积小于陶瓷层的面积。
四处豁口为本型号产品的封装外形需要
对于本案所公开的内容，还有以下几点需要说明：
（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。

Claims (10)

1.内绝缘封装预防残胶的功率器件，包括依次连接的铜框架一、陶瓷层、铜框架二和芯片；其特征在于，所述铜框架二上设有若干用于提高绝缘性的豁口，所述豁口内设有与所述陶瓷层固定连接的铜垫块；
所述铜垫块的厚度与所述铜框架二的厚度相等。
2.根据权利要求1所述的内绝缘封装预防残胶的功率器件，其特征在于，所述铜垫块的截面呈圆角矩形。
3.根据权利要求1所述的内绝缘封装预防残胶的功率器件，其特征在于，所述铜垫块设有若干，截面呈圆形或多边形，间隔设置在所述豁口内。
4.根据权利要求1所述的内绝缘封装预防残胶的功率器件，其特征在于，所述铜框架二包括连接成整体的芯片连接部和引脚连接部；
所述芯片固定设置在所述芯片连接部上；
所述引脚一通过锡膏固定连接在所述引脚连接部上。
5.根据权利要求1所述的内绝缘封装预防残胶的功率器件，其特征在于，还包括与所述陶瓷层固定连接的铜框架三；
所述铜框架二上设有与所述铜框架三适配的开口；
所述铜框架三与所述铜框架二间隔设置；
所述铜框架三通过若干铝线与所述芯片的一侧连接。
6.根据权利要求5所述的内绝缘封装预防残胶的功率器件，其特征在于，引脚二通过锡膏固定连接在铜框架三上。
7.根据权利要求5所述的内绝缘封装预防残胶的功率器件，其特征在于，所述铜框架三的厚度与所述铜框架二的厚度相等。
8.根据权利要求1所述的内绝缘封装预防残胶的功率器件，其特征在于，所述铜垫块与所述陶瓷层的边缘侧设有间距。
9.根据权利要求1所述的内绝缘封装预防残胶的功率器件，其特征在于，所述豁口包括豁口A、豁口B、豁口C和豁口D；
所述铜垫块包括垫块A、垫块B、垫块C和垫块D；
所述垫块A固定设置在所述陶瓷层上，位于豁口A内；
所述垫块B固定设置在所述陶瓷层上，位于豁口B内；
所述垫块C固定设置在所述陶瓷层上，位于豁口C内；
所述垫块D固定设置在所述陶瓷层上，位于豁口D内。
10.根据权利要求1所述的内绝缘封装预防残胶的功率器件，其特征在于，所述铜框架二的面积小于陶瓷层的面积。
CN202122410102.9U 2021-09-30 2021-09-30 内绝缘封装预防残胶的功率器件 Active CN215644475U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122410102.9U CN215644475U (zh) 2021-09-30 2021-09-30 内绝缘封装预防残胶的功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122410102.9U CN215644475U (zh) 2021-09-30 2021-09-30 内绝缘封装预防残胶的功率器件

Publications (1)

Publication Number Publication Date
CN215644475U true CN215644475U (zh) 2022-01-25

Family

ID=79933996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122410102.9U Active CN215644475U (zh) 2021-09-30 2021-09-30 内绝缘封装预防残胶的功率器件

Country Status (1)

Country Link
CN (1) CN215644475U (zh)

Similar Documents

Publication Publication Date Title
CA2276376C (en) Power module board and power module using the board
US20040017004A1 (en) Electronic device and production method therefor
JP4676640B2 (ja) インテリジェントパワーモジュールパッケージ
JPS6327860B2 (zh)
US10037837B2 (en) Resistor and method for manufacturing resistor
CN116259549B (zh) 一种双面散热功率半导体的封装方法及封装结构
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
CN108962846B (zh) 一种厚膜混合集成电路的封装结构及其制作方法
CN215644475U (zh) 内绝缘封装预防残胶的功率器件
JP7067255B2 (ja) 半導体装置及び半導体装置の製造方法
WO2019020015A1 (zh) 散热元件及其制备方法和igbt模组
JP2010192848A (ja) 半導体パッケージ及びその製造方法
JP5791283B2 (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
CN111029894A (zh) 一种半导体激光器及其封装方法
CN216354191U (zh) 智能功率模块
CN109887889A (zh) 一种功率模块封装及其制作方法
CN107482001A (zh) 一种超大功率cob光源及其制作工艺
US9397053B2 (en) Molded device with anti-delamination structure providing multi-layered compression forces
CN109037186A (zh) 一种pcb型tvs二极管封装及其制备工艺
CN111199942A (zh) 一种高绝缘型引线框架及塑封方法
CN212812162U (zh) 一种声表面波谐振器的封装结构
JPS5840848A (ja) 絶縁型半導体装置
CN218004827U (zh) 一种新型陶瓷多层封装结构
JP5192860B2 (ja) パッケージ
JP2005285866A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant