JP2005005356A - パワー半導体モジュール及びその製造方法 - Google Patents
パワー半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2005005356A JP2005005356A JP2003164731A JP2003164731A JP2005005356A JP 2005005356 A JP2005005356 A JP 2005005356A JP 2003164731 A JP2003164731 A JP 2003164731A JP 2003164731 A JP2003164731 A JP 2003164731A JP 2005005356 A JP2005005356 A JP 2005005356A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- insulating substrate
- semiconductor
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Power Conversion In General (AREA)
Abstract
【課題】パワー半導体モジュールの特性不良品を廃棄することなく、製品として活用すること。
【解決手段】絶縁基板上に複数個の半導体素子を接合し、樹脂ケースで覆った内部絶縁基板型のパワー半導体モジュールにおいて、半導体素子毎に独立した回路パターンに接合しておき、個別テストで不良と診断された素子を除いて、ワイヤボンディングで並列接続する。
【効果】テストで合格した素子数に応じた電流定格のモジュールとすることで、一部の素子に異常があっても廃棄することなく製品として活用できる。
【選択図】 図２
【解決手段】絶縁基板上に複数個の半導体素子を接合し、樹脂ケースで覆った内部絶縁基板型のパワー半導体モジュールにおいて、半導体素子毎に独立した回路パターンに接合しておき、個別テストで不良と診断された素子を除いて、ワイヤボンディングで並列接続する。
【効果】テストで合格した素子数に応じた電流定格のモジュールとすることで、一部の素子に異常があっても廃棄することなく製品として活用できる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、パワー半導体装置に関わり、特に半導体モジュールの構造、及び組立プロセスに関する。
【０００２】
【従来の技術】
従来からＩＧＢＴ、ダイオード、ＧＴＯ、トランジスタ等のパワー半導体素子を絶縁容器内に封入したパワー半導体モジュールが知られている。これらの素子はその耐圧や電流容量に応じて、各種インバータ装置などに適用されている。中でもＩＧＢＴは、大電流の高周波動作が可能であり、電圧制御素子のため制御が容易であるなどの利点を有している。電流容量が大きくなると、ＩＧＢＴを電気的に複数個並列接続した構造を用いることが多い。また、使用上の簡便性の点から多くの場合はモジュールのベース部分と電流通流部分が絶縁基板によって電気的に絶縁された、内部絶縁型の構造となっている。
【０００３】
特許文献１に、このようなＩＧＢＴモジュールの構造の一例が開示されている。その図１や図８から明らかなように、並列接続して使用される複数のＩＧＢＴが、同一のコレクタ回路パターン上に半田により接合されている。
【０００４】
【特許文献１】
特開平８−７８６２０号公報（図１、図２、図８）
【０００５】
【発明が解決しようとする課題】
パワー半導体モジュールでは、モジュール完成品の出荷前特性検査で不合格となるリスクを低減するため、一般的に組立プロセス中でのインライン品質検査（ＰＱＣ）が行われる。そのうち、複数の半導体素子を絶縁基板に接続し、金属ワイヤボンディング完了後の状態でＰＱＣを行った場合、その不合格品は、たいていの場合１つの半導体素子が原因であることが多い。しかし、既に半田で接合され、金属ワイヤボンディングされているため修復が困難であり、そのまま廃棄せざるを得ない。
【０００６】
このような組立中に不合格となることを防ぐには、前もって半導体素子単体で特性検査を行っておけばよい。しかしながら、半導体素子単体での特性検査では、試験回路との電気的接続がうまくとれないため、特に大電流を流す試験を行えないことがある。また、仮に行えた場合にも、合格品を組立てた後に試験すると、並列接続での電流アンバランス等の問題で不合格となる場合がある。
【０００７】
本発明の目的は、複数の半導体素子のうち、一部の素子に異常があっても製品として利用できるパワー半導体モジュールを提供することである。
【０００８】
【課題を解決するための手段】
本発明の特徴とするところは、絶縁基板上に接合した複数の回路パターンを接合し、この回路パターン上に複数の半導体素子を接合し、これらの半導体素子を外気より遮断する樹脂ケースを備えた内部絶縁基板型のパワー半導体モジュールにおいて、並列接続して使用される複数の半導体素子を、素子毎に電気的に絶縁したコレクタ回路パターン上に接合したことである。
【０００９】
本発明の望ましい実施態様においては、絶縁基板上の回路パターンに複数の半導体素子を電気的に並列接続する構造において、各半導体素子を接続した回路パターンをそれぞれ独立させておく。次に、金属ワイヤボンディングで各半導体素子の低圧側（エミッタ、ソース側）と絶縁基板上の回路パターンを接続した後、半導体素子を樹脂でコーティングし外気から遮断する。この状態で、各半導体素子毎に特性検査を行う。その結果合格となった半導体素子の回路パターンのみを、金属リードと接続された回路パターンに接続する。このとき、各半導体素子から金属リードまでのインピーダンス（主にインダクタンスと抵抗分）をなるべく同じになるように設計しておく。
【００１０】
これにより、一部の素子に異常があれば、その素子を除いた並列数で、電流容量の小さなパワー半導体モジュールとして、製品に適用可能である。通常、半導体素子の接続及び金属ワイヤボンディングの完了後に、特性検査で不合格となった絶縁基板は、そのまま廃棄せざるを得ない。これに対して本発明では、製品ラインアップの電流定格を、絶縁基板上に並列接続した半導体素子数分だけ揃えれば、原理的には絶縁基板上の半導体素子が一つも合格しなかった場合以外はいずれかの電流定格の製品として適用可能である。したがって、廃棄される絶縁基板を大幅に低減することができる。
【００１１】
本発明の他の特徴とするところは、並列接続して使用される複数の半導体素子を接合したコレクタ回路パターンと、半導体素子のエミッタをエミッタ回路パターンにそれぞれ電気的に接続するワイヤと、絶縁基板上の半導体素子を素子毎に独立して外気から遮断するコーティング材を備え、複数の半導体素子のうち１部の半導体素子に対応する前記ワイヤを、コーティング材の外側で切断したことである。
【００１２】
これにより、異常のある一部の半導体素子を電気的に不活性な状態にすることができ、やはり、廃棄することなく、電流定格を下げた製品として適用可能である。したがって、廃棄される絶縁基板を大幅に低減することができる。
【００１３】
本発明のさらに他の特徴とするところは、並列接続して使用される複数の半導体素子の１つづつを、互いに電気的に絶縁された複数の回路パターンに接合し、半導体素子のエミッタをエミッタ回路パターンにワイヤでそれぞれ電気的に接続し、半導体素子毎に独立してコーティングし、複数の半導体素子を、それぞれ独立してテストし、複数の半導体素子を選択的に並列接続するように、一部の半導体素子を除く複数の半導体素子に対応する複数のコレクタ回路パターン同士をワイヤで接続することである。
【００１４】
本発明のその他の目的及び特徴は、以下の実施形態において明らかにする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
【００１６】
図１は、本発明の第１の実施形態によるパワー半導体モジュールの構造を示す平面図であり、モジュール内のＩＧＢＴを並列接続する前の状態を示す。なお、図３に、モジュール内のＩＧＢＴを並列接続した後の断面図を示しており、図３も参照しながら説明を進める。まず、４つのＩＧＢＴ１０１〜１０４及びダイオード２０１〜２０４の半導体素子を、半田３，４（図３）によって素子用のコレクタ回路パターン５０１〜５０４に接合する。これらのコレクタ回路パターン５０１〜５０４のほか、端子用のコレクタ回路パターン６，７、エミッタ回路パターン８及びゲート回路パターン９１〜９４が、絶縁基板１１上に接合されている。絶縁基板１１には、アルミナ（Ａｌ２Ｏ２）や窒化アルミニウム（ＡｌＮ）などのセラミックに、銅（Ｃｕ）やアルミニウム（Ａｌ）などで上記各回路パターンを接合したものが使用される。並列接続して使用される４つのＩＧＢＴ１０１〜１０４は、それぞれ電気的に絶縁分離した素子用のコレクタ回路パターン５０１〜５０４上に半田付けされており、まだ、並列関係には無い。ＩＧＢＴ素子１０１〜１０４及びダイオード２０１〜２０４のエミッタを、アルミ（Ａｌ）などの金属ワイヤ１２１〜１２４によって、エミッタ回路パターン８にボンディング接続する。また、各ＩＧＢＴのゲート電極も、素子毎に独立したゲート回路パターン９１〜９４に、それぞれワイヤ１３１〜１３４によりボンディング接続し、個々のＩＧＢＴとして機能するための回路としては完成する。
【００１７】
その後、各素子を樹脂１４１〜１４４でコーティングする。このように各素子を保護するのは、外部からの異物混入防止のほか、スイッチング試験等で素子が破壊した場合、素子表面の電極等が溶解して飛散するのを防ぐためである。なお、１５１〜１５４は、外部端子を引出すための金属リードを接続する位置を示している。
【００１８】
この図１に示す状態で、ＩＧＢＴとダイオードの並列体を個々に検査する。例えば、ＩＧＢＴ素子１０１とダイオード２０１の検査を行うときは、その他のＩＧＢＴ１０２〜１０４のコレクタ及びゲートを、それらのエミッタに接続してショートさせる。同様にして、ＩＧＢＴ素子１０２〜１０４及びダイオード素子２０２〜２０４の各並列体の検査を行う。
【００１９】
検査の結果、いずれかの素子が不合格だった場合、モジュールを廃棄することなく、不合格の素子を省いて、健全な素子のみで、電流容量の小さなパワーＩＧＢＴモジュールとして組立てる。以下に、ＩＧＢＴ素子１０４又はダイオード素子２０４のいずれかに異常があった場合を例に採って説明する。
【００２０】
図２は、本発明の第１の実施形態によるパワー半導体モジュールの構造を示す平面図であり、健全なＩＧＢＴを並列接続した後の構造を示している。また、図３は、図２の▲３▼−▲３▼断面図である。まず、検査に合格した素子を接合している素子用のコレクタ回路パターン５０１〜５０３を、金属リードが接続される端子用のコレクタ回路パターン６及び７にワイヤ１６１〜１６３を用いてそれぞれボンディング接続する。これによって、合格した３つの素子１０１〜１０３及び２０１〜２０３のみを並列接続することが可能になる。このとき、端子用のコレクタ回路パターン７に接続しなかった素子用のコレクタ回路パターン５０４は、電位が不定となるため、ワイヤ１７によってエミッタ回路パターン８に接続しておくことが望ましい。また、採用しないＩＧＢＴ１０４のゲート回路パターン９４も、ワイヤ１８を用いてエミッタ回路パターン８に接続しておくことが望ましい。
【００２１】
その後、これらの素子群をマウントした絶縁基板１１を、図３に示すように、半田１９により金属ベース２０に接合する。金属ベース２０は、モジュールの底面を支え、放熱板の役目も果たす。モジュールの外部に、コレクタ端子２１、エミッタ端子２２、ゲート端子２３及び２４を引出す必要がある。このため、コレクタ金属リード２５、エミッタ金属リード２６、ゲート金属リード２７及び２８を、それぞれ回路パターン上の電極部において半田２９等によって接合する。金属リード２５〜２８は、有機樹脂製ケース３０と一体成型される場合が多いため、この工程で樹脂ケース３０は接着剤を用いて同時接着され、モジュール内部の気密性確保のために、シリコンゲル３１が充填される。最後に樹脂のフタ３２を接着剤３３で接着する。
【００２２】
この例では４つのＩＧＢＴ素子を１つの絶縁基板に搭載している。ＩＧＢＴ素子１つ当りの電流定格を１００［Ａ］とすれば、１基板あたり１００［Ａ］〜４００［Ａ］の電流定格を製品ラインアップとして揃えておけば、ＩＧＢＴ素子が全て不合格にならない限り、１００［Ａ］〜４００［Ａ］いずれかの電流定格として使用可能となる。また、複数の絶縁基板を１つのモジュールに並列接続する場合にも、電流定格を絶縁基板の並列接続数倍すれば良いだけであり、本発明の適用は可能である。
【００２３】
実際の適用においては、不合格になって抜き取った素子の位置により、インピーダンスが多少変化することが想定される。しかし、図１に示すように、各素子から隣接するリードまでの相対距離が同じになるように対称配置すれば、どの素子を抜いた場合でも、ほぼ同じ特性を得ることができるため、モジュールとしてのスペックを満足することが可能である。
【００２４】
以上の本発明による第１の実施形態を要約すると次の通りである。まず、モジュール底面を支持するベース２０上に絶縁基板１１を接合し、その上にコレクタ，エミッタ及びゲート回路パターンを接合する。このコレクタ回路パターンには、複数の半導体素子を接合し、そのエミッタを、エミッタ回路パターン８にそれぞれワイヤ１２１〜１２４で接続する。これらの半導体素子を外気より遮断する樹脂ケース３０を備え、並列接続して使用される複数の半導体素子１０１〜１０４の１つづつを、互いに電気的に絶縁された複数の素子用のコレクタ回路パターン５０１〜５０４に接合する。その上で、複数の半導体素子を電気的に並列接続するように複数の素子用のコレクタ回路パターン５０１と５０３同士を接続する接続手段を備えている。この接続手段は、複数の前記素子用のコレクタ回路パターン５０１と５０３を、同一の端子用のコレクタ回路パターン６を介して接続するように、この回路パターン６にそれぞれ接続するワイヤを備えている。
【００２５】
また、パワー半導体モジュールの製造方法としては、次の各ステップを備えている。まず、並列接続して使用される複数のＩＧＢＴ（半導体）素子１０１〜１０４の１つづつを、互いに電気的に絶縁された複数の素子用のコレクタ回路パターン５０１〜５０４にそれぞれ接合するステップである。次に、これらＩＧＢＴ素子のエミッタをエミッタ回路パターン８にワイヤ１２１〜１２４でそれぞれ電気的に接続するステップである。また、各ＩＧＢＴ素子のゲートもそれぞれゲート回路パターン９１〜９４に接続される。その後、これらＩＧＢＴ素子毎に独立して樹脂コーティング材１４１〜１４４でコーティングするステップがある。この状態で、複数のＩＧＢＴ素子を、それぞれ独立してテストするステップがある。この結果、複数のＩＧＢＴ素子を選択的に並列接続するように、一部の不良のＩＧＢＴ素子１０４を除く複数のＩＧＢＴ素子１０１と１０３に対応する複数のコレクタ回路パターン同士５０１と５０３をワイヤ１６１と１６３で接続するステップを備えている。具体的には、端子用のコレクタ回路パターン６を介して、コレクタ回路パターン同士５０１と５０３をワイヤ１６１と１６３で接続している。ここで、選択から外れたＩＧＢＴ素子１０４に対応する素子用のコレクタ回路パターン５０４をエミッタ回路パターン８にワイヤ１７で接続するステップと、同じくゲート回路パターン９４を、エミッタ回路パターン８にワイヤ１８で接続するステップを備えることが望ましい。最後に、外部端子２１〜２４を取出すリード２５〜２８を、コレクタ回路パターン５０１〜５０４，エミッタ回路パターン８及びゲート回路パターン９１〜９４に接続して樹脂ケース３０に入れ、樹脂製ゲル３１を充填するステップを備える。
【００２６】
これによって、一部の半導体素子に異常がある場合、これを省いて、健全な素子のみを並列接続することが可能となる。また、異常が認められた一部の半導体素子１０４に対応する回路パターン５０４，９４を、エミッタ回路パターン８に接続することによって、その電位を安定させ、健全な素子の動作に悪影響を及ぼすことがないようにしている。
【００２７】
図４は、本発明の第２の実施形態によるパワー半導体モジュールの構造を示す平面図であり、モジュール内のＩＧＢＴを並列接続する前の状態を示す。なお、図６に、モジュール内のＩＧＢＴを並列接続した後の断面図を示しており、図６も参照しながら説明を進める。これらの図において、図１〜３と同一符号は同一物を示しており、重複説明は避ける。さて、図４の場合、４つのＩＧＢＴ素子及びダイオードは、特許文献１と同じように、共通のコレクタ回路パターン５１３と５２４に、２つづつ半田付けされている。各半導体素子は、第１の実施形態と同様に、樹脂などのコーティング材１４１〜１４４で表面を覆われている。この例では、ゲート回路パターン９１２と９３４は上下の素子に共通化されている。
【００２８】
この図４の状態で、ＩＧＢＴとダイオードの並列体を個々に検査した結果、例えばＩＧＢＴ素子１０４が特性不合格であることが判明したとする。この場合、モジュールを廃棄することなく、不合格の素子を省いて、健全な素子１０１〜１０３のみで、電流容量の小さなパワーＩＧＢＴモジュールとして組立てる。
【００２９】
図５は、本発明の第２の実施形態によるパワー半導体モジュールの構造を示す平面図であり、健全なＩＧＢＴを並列接続した後の構造を示している。また、図６は、図５の▲６▼−▲６▼断面図である。まず、ＩＧＢＴ素子１０４及びダイオード素子２０４から、別の回路パターンすなわちエミッタ回路パターン８及びゲート回路パターン９３４に接続しているワイヤを切断する。図４のワイヤ１２４が切断され、エミッタ回路パターン８上に、その切れ端１２４１が残り、一方、コレクタ回路パターン５２４上にも同じく切れ端１２４２が残っている。また、図４のワイヤ１３４も切断され、ゲート回路パターン９３４上に、その切れ端１３４１が残り、一方、コレクタ回路パターン５２４の素子上にも同じく切れ端１３４２が残っている。切断したワイヤの先端は電界強度が高くなるため、ワイヤの先端部からワイヤの接続していない別のパターンや金属ベースに放電が起こらないようにワイヤは十分短く、かつ別のパターンや金属ベースから十分遠ざけておく。これにより、ＩＧＢＴ素子１０４とダイオード素子２０４を電気的に不活性な状態にすることができる。その後、もう一度特性検査を行い、合格した３つの素子１０１〜１０３及び２０１〜２０３のみを並列接続し、電流定格を下げたモジュールとして活用することが可能となる。
【００３０】
その後、これらの素子群をマウントした絶縁基板１１を、図６に示すように、半田１９により金属ベース２０に接合する。以下、先の実施形態と同じである。
【００３１】
この実施形態を要約すると次の通りである。まず、モジュール底面を支持するベース２０上に絶縁基板１１を接合し、その上にコレクタ，エミッタ及びゲート回路パターンを接合する。このコレクタ回路パターン５１３と５２４には、それぞれ複数のＩＧＢＴ（半導体）素子２０１と２０３及び２０２と２０４を接合し、それらのエミッタを、エミッタ回路パターン８にそれぞれワイヤ１２１〜１２４で接続する。これらのＩＧＢＴ素子を外気より遮断する樹脂ケース３０を備えている。絶縁基板１１上のＩＧＢＴ素子を素子毎に独立して外気から遮断するコーティング材１４１〜１４４を備え、複数のＩＧＢＴ素子のうち１部のＩＧＢＴ素子１０４に対応するワイヤ１２４を、コーティング材１４４の外側で切断している。
【００３２】
この第２の実施形態によれば、第１の実施形態と同様、一部の素子に異常があっても製品として利用できるほか、素子用のコレクタ回路パターン５１３，５２４は、個々の素子毎に絶縁分離する必要はなく、従来技術がそのまま採用できる。
【００３３】
本例ではＩＧＢＴ素子を例に説明したが、ＭＯＳＦＥＴ、パワートランジスタなど他の半導体素子に対しても同様に適用可能である。
【００３４】
以上の本発明の実施形態によれば、従来廃棄していた特性不良の組立済みの絶縁基板を、より低い電流定格のパワー半導体モジュールとして活用可能であり、廃棄する特性不良品の数を大幅に低減できる。
【００３５】
【発明の効果】
本発明によれば、複数の半導体素子のうち、一部の素子に異常があっても製品として利用できるパワー半導体モジュールを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるパワー半導体モジュールの構造を示す平面図であり、ＩＧＢＴモジュールの並列接続前の構造図。
【図２】本発明の第１の実施形態によるパワー半導体モジュールの構造を示す平面図であり、ＩＧＢＴモジュールの並列接続後の構造図。
【図３】本発明の第１の実施形態によるパワー半導体モジュールの構造を示す図２の▲３▼−▲３▼断面図。
【図４】本発明の第２の実施形態によるパワー半導体モジュールの構造を示す平面図であり、ＩＧＢＴモジュールの並列接続前の構造図。
【図５】本発明の第２の実施形態によるパワー半導体モジュールの構造を示す平面図であり、ＩＧＢＴモジュールの並列接続後の構造図。
【図６】本発明の第２の実施形態によるパワー半導体モジュールの構造を示す図５の▲６▼−▲６▼断面図。
【符号の説明】
１０１〜１０４…ＩＧＢＴ素子、２０１〜２０４…ダイオード素子、３，４，１９，２９…半田、５０１〜５０４…素子用のコレクタ回路パターン、６，７…端子用のコレクタ回路パターン、８…エミッタ回路パターン、９１〜９４，９１２，９３４…ゲート回路パターン、１１…絶縁基板、１２１〜１２４，１３１〜１３４，１６１〜１６３，１７，１８…金属ワイヤ、１４１〜１４４…樹脂コーティング材、１５１〜１５４…金属リード接続位置、２０…金属ベース、２１…コレクタ端子、２２…エミッタ端子、２３，２４…ゲート端子、２５〜２８…金属リード、３０…有機樹脂製ケース、３１…シリコンゲル、３２…樹脂のフタ、３３…接着剤。
【発明の属する技術分野】
本発明は、パワー半導体装置に関わり、特に半導体モジュールの構造、及び組立プロセスに関する。
【０００２】
【従来の技術】
従来からＩＧＢＴ、ダイオード、ＧＴＯ、トランジスタ等のパワー半導体素子を絶縁容器内に封入したパワー半導体モジュールが知られている。これらの素子はその耐圧や電流容量に応じて、各種インバータ装置などに適用されている。中でもＩＧＢＴは、大電流の高周波動作が可能であり、電圧制御素子のため制御が容易であるなどの利点を有している。電流容量が大きくなると、ＩＧＢＴを電気的に複数個並列接続した構造を用いることが多い。また、使用上の簡便性の点から多くの場合はモジュールのベース部分と電流通流部分が絶縁基板によって電気的に絶縁された、内部絶縁型の構造となっている。
【０００３】
特許文献１に、このようなＩＧＢＴモジュールの構造の一例が開示されている。その図１や図８から明らかなように、並列接続して使用される複数のＩＧＢＴが、同一のコレクタ回路パターン上に半田により接合されている。
【０００４】
【特許文献１】
特開平８−７８６２０号公報（図１、図２、図８）
【０００５】
【発明が解決しようとする課題】
パワー半導体モジュールでは、モジュール完成品の出荷前特性検査で不合格となるリスクを低減するため、一般的に組立プロセス中でのインライン品質検査（ＰＱＣ）が行われる。そのうち、複数の半導体素子を絶縁基板に接続し、金属ワイヤボンディング完了後の状態でＰＱＣを行った場合、その不合格品は、たいていの場合１つの半導体素子が原因であることが多い。しかし、既に半田で接合され、金属ワイヤボンディングされているため修復が困難であり、そのまま廃棄せざるを得ない。
【０００６】
このような組立中に不合格となることを防ぐには、前もって半導体素子単体で特性検査を行っておけばよい。しかしながら、半導体素子単体での特性検査では、試験回路との電気的接続がうまくとれないため、特に大電流を流す試験を行えないことがある。また、仮に行えた場合にも、合格品を組立てた後に試験すると、並列接続での電流アンバランス等の問題で不合格となる場合がある。
【０００７】
本発明の目的は、複数の半導体素子のうち、一部の素子に異常があっても製品として利用できるパワー半導体モジュールを提供することである。
【０００８】
【課題を解決するための手段】
本発明の特徴とするところは、絶縁基板上に接合した複数の回路パターンを接合し、この回路パターン上に複数の半導体素子を接合し、これらの半導体素子を外気より遮断する樹脂ケースを備えた内部絶縁基板型のパワー半導体モジュールにおいて、並列接続して使用される複数の半導体素子を、素子毎に電気的に絶縁したコレクタ回路パターン上に接合したことである。
【０００９】
本発明の望ましい実施態様においては、絶縁基板上の回路パターンに複数の半導体素子を電気的に並列接続する構造において、各半導体素子を接続した回路パターンをそれぞれ独立させておく。次に、金属ワイヤボンディングで各半導体素子の低圧側（エミッタ、ソース側）と絶縁基板上の回路パターンを接続した後、半導体素子を樹脂でコーティングし外気から遮断する。この状態で、各半導体素子毎に特性検査を行う。その結果合格となった半導体素子の回路パターンのみを、金属リードと接続された回路パターンに接続する。このとき、各半導体素子から金属リードまでのインピーダンス（主にインダクタンスと抵抗分）をなるべく同じになるように設計しておく。
【００１０】
これにより、一部の素子に異常があれば、その素子を除いた並列数で、電流容量の小さなパワー半導体モジュールとして、製品に適用可能である。通常、半導体素子の接続及び金属ワイヤボンディングの完了後に、特性検査で不合格となった絶縁基板は、そのまま廃棄せざるを得ない。これに対して本発明では、製品ラインアップの電流定格を、絶縁基板上に並列接続した半導体素子数分だけ揃えれば、原理的には絶縁基板上の半導体素子が一つも合格しなかった場合以外はいずれかの電流定格の製品として適用可能である。したがって、廃棄される絶縁基板を大幅に低減することができる。
【００１１】
本発明の他の特徴とするところは、並列接続して使用される複数の半導体素子を接合したコレクタ回路パターンと、半導体素子のエミッタをエミッタ回路パターンにそれぞれ電気的に接続するワイヤと、絶縁基板上の半導体素子を素子毎に独立して外気から遮断するコーティング材を備え、複数の半導体素子のうち１部の半導体素子に対応する前記ワイヤを、コーティング材の外側で切断したことである。
【００１２】
これにより、異常のある一部の半導体素子を電気的に不活性な状態にすることができ、やはり、廃棄することなく、電流定格を下げた製品として適用可能である。したがって、廃棄される絶縁基板を大幅に低減することができる。
【００１３】
本発明のさらに他の特徴とするところは、並列接続して使用される複数の半導体素子の１つづつを、互いに電気的に絶縁された複数の回路パターンに接合し、半導体素子のエミッタをエミッタ回路パターンにワイヤでそれぞれ電気的に接続し、半導体素子毎に独立してコーティングし、複数の半導体素子を、それぞれ独立してテストし、複数の半導体素子を選択的に並列接続するように、一部の半導体素子を除く複数の半導体素子に対応する複数のコレクタ回路パターン同士をワイヤで接続することである。
【００１４】
本発明のその他の目的及び特徴は、以下の実施形態において明らかにする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
【００１６】
図１は、本発明の第１の実施形態によるパワー半導体モジュールの構造を示す平面図であり、モジュール内のＩＧＢＴを並列接続する前の状態を示す。なお、図３に、モジュール内のＩＧＢＴを並列接続した後の断面図を示しており、図３も参照しながら説明を進める。まず、４つのＩＧＢＴ１０１〜１０４及びダイオード２０１〜２０４の半導体素子を、半田３，４（図３）によって素子用のコレクタ回路パターン５０１〜５０４に接合する。これらのコレクタ回路パターン５０１〜５０４のほか、端子用のコレクタ回路パターン６，７、エミッタ回路パターン８及びゲート回路パターン９１〜９４が、絶縁基板１１上に接合されている。絶縁基板１１には、アルミナ（Ａｌ２Ｏ２）や窒化アルミニウム（ＡｌＮ）などのセラミックに、銅（Ｃｕ）やアルミニウム（Ａｌ）などで上記各回路パターンを接合したものが使用される。並列接続して使用される４つのＩＧＢＴ１０１〜１０４は、それぞれ電気的に絶縁分離した素子用のコレクタ回路パターン５０１〜５０４上に半田付けされており、まだ、並列関係には無い。ＩＧＢＴ素子１０１〜１０４及びダイオード２０１〜２０４のエミッタを、アルミ（Ａｌ）などの金属ワイヤ１２１〜１２４によって、エミッタ回路パターン８にボンディング接続する。また、各ＩＧＢＴのゲート電極も、素子毎に独立したゲート回路パターン９１〜９４に、それぞれワイヤ１３１〜１３４によりボンディング接続し、個々のＩＧＢＴとして機能するための回路としては完成する。
【００１７】
その後、各素子を樹脂１４１〜１４４でコーティングする。このように各素子を保護するのは、外部からの異物混入防止のほか、スイッチング試験等で素子が破壊した場合、素子表面の電極等が溶解して飛散するのを防ぐためである。なお、１５１〜１５４は、外部端子を引出すための金属リードを接続する位置を示している。
【００１８】
この図１に示す状態で、ＩＧＢＴとダイオードの並列体を個々に検査する。例えば、ＩＧＢＴ素子１０１とダイオード２０１の検査を行うときは、その他のＩＧＢＴ１０２〜１０４のコレクタ及びゲートを、それらのエミッタに接続してショートさせる。同様にして、ＩＧＢＴ素子１０２〜１０４及びダイオード素子２０２〜２０４の各並列体の検査を行う。
【００１９】
検査の結果、いずれかの素子が不合格だった場合、モジュールを廃棄することなく、不合格の素子を省いて、健全な素子のみで、電流容量の小さなパワーＩＧＢＴモジュールとして組立てる。以下に、ＩＧＢＴ素子１０４又はダイオード素子２０４のいずれかに異常があった場合を例に採って説明する。
【００２０】
図２は、本発明の第１の実施形態によるパワー半導体モジュールの構造を示す平面図であり、健全なＩＧＢＴを並列接続した後の構造を示している。また、図３は、図２の▲３▼−▲３▼断面図である。まず、検査に合格した素子を接合している素子用のコレクタ回路パターン５０１〜５０３を、金属リードが接続される端子用のコレクタ回路パターン６及び７にワイヤ１６１〜１６３を用いてそれぞれボンディング接続する。これによって、合格した３つの素子１０１〜１０３及び２０１〜２０３のみを並列接続することが可能になる。このとき、端子用のコレクタ回路パターン７に接続しなかった素子用のコレクタ回路パターン５０４は、電位が不定となるため、ワイヤ１７によってエミッタ回路パターン８に接続しておくことが望ましい。また、採用しないＩＧＢＴ１０４のゲート回路パターン９４も、ワイヤ１８を用いてエミッタ回路パターン８に接続しておくことが望ましい。
【００２１】
その後、これらの素子群をマウントした絶縁基板１１を、図３に示すように、半田１９により金属ベース２０に接合する。金属ベース２０は、モジュールの底面を支え、放熱板の役目も果たす。モジュールの外部に、コレクタ端子２１、エミッタ端子２２、ゲート端子２３及び２４を引出す必要がある。このため、コレクタ金属リード２５、エミッタ金属リード２６、ゲート金属リード２７及び２８を、それぞれ回路パターン上の電極部において半田２９等によって接合する。金属リード２５〜２８は、有機樹脂製ケース３０と一体成型される場合が多いため、この工程で樹脂ケース３０は接着剤を用いて同時接着され、モジュール内部の気密性確保のために、シリコンゲル３１が充填される。最後に樹脂のフタ３２を接着剤３３で接着する。
【００２２】
この例では４つのＩＧＢＴ素子を１つの絶縁基板に搭載している。ＩＧＢＴ素子１つ当りの電流定格を１００［Ａ］とすれば、１基板あたり１００［Ａ］〜４００［Ａ］の電流定格を製品ラインアップとして揃えておけば、ＩＧＢＴ素子が全て不合格にならない限り、１００［Ａ］〜４００［Ａ］いずれかの電流定格として使用可能となる。また、複数の絶縁基板を１つのモジュールに並列接続する場合にも、電流定格を絶縁基板の並列接続数倍すれば良いだけであり、本発明の適用は可能である。
【００２３】
実際の適用においては、不合格になって抜き取った素子の位置により、インピーダンスが多少変化することが想定される。しかし、図１に示すように、各素子から隣接するリードまでの相対距離が同じになるように対称配置すれば、どの素子を抜いた場合でも、ほぼ同じ特性を得ることができるため、モジュールとしてのスペックを満足することが可能である。
【００２４】
以上の本発明による第１の実施形態を要約すると次の通りである。まず、モジュール底面を支持するベース２０上に絶縁基板１１を接合し、その上にコレクタ，エミッタ及びゲート回路パターンを接合する。このコレクタ回路パターンには、複数の半導体素子を接合し、そのエミッタを、エミッタ回路パターン８にそれぞれワイヤ１２１〜１２４で接続する。これらの半導体素子を外気より遮断する樹脂ケース３０を備え、並列接続して使用される複数の半導体素子１０１〜１０４の１つづつを、互いに電気的に絶縁された複数の素子用のコレクタ回路パターン５０１〜５０４に接合する。その上で、複数の半導体素子を電気的に並列接続するように複数の素子用のコレクタ回路パターン５０１と５０３同士を接続する接続手段を備えている。この接続手段は、複数の前記素子用のコレクタ回路パターン５０１と５０３を、同一の端子用のコレクタ回路パターン６を介して接続するように、この回路パターン６にそれぞれ接続するワイヤを備えている。
【００２５】
また、パワー半導体モジュールの製造方法としては、次の各ステップを備えている。まず、並列接続して使用される複数のＩＧＢＴ（半導体）素子１０１〜１０４の１つづつを、互いに電気的に絶縁された複数の素子用のコレクタ回路パターン５０１〜５０４にそれぞれ接合するステップである。次に、これらＩＧＢＴ素子のエミッタをエミッタ回路パターン８にワイヤ１２１〜１２４でそれぞれ電気的に接続するステップである。また、各ＩＧＢＴ素子のゲートもそれぞれゲート回路パターン９１〜９４に接続される。その後、これらＩＧＢＴ素子毎に独立して樹脂コーティング材１４１〜１４４でコーティングするステップがある。この状態で、複数のＩＧＢＴ素子を、それぞれ独立してテストするステップがある。この結果、複数のＩＧＢＴ素子を選択的に並列接続するように、一部の不良のＩＧＢＴ素子１０４を除く複数のＩＧＢＴ素子１０１と１０３に対応する複数のコレクタ回路パターン同士５０１と５０３をワイヤ１６１と１６３で接続するステップを備えている。具体的には、端子用のコレクタ回路パターン６を介して、コレクタ回路パターン同士５０１と５０３をワイヤ１６１と１６３で接続している。ここで、選択から外れたＩＧＢＴ素子１０４に対応する素子用のコレクタ回路パターン５０４をエミッタ回路パターン８にワイヤ１７で接続するステップと、同じくゲート回路パターン９４を、エミッタ回路パターン８にワイヤ１８で接続するステップを備えることが望ましい。最後に、外部端子２１〜２４を取出すリード２５〜２８を、コレクタ回路パターン５０１〜５０４，エミッタ回路パターン８及びゲート回路パターン９１〜９４に接続して樹脂ケース３０に入れ、樹脂製ゲル３１を充填するステップを備える。
【００２６】
これによって、一部の半導体素子に異常がある場合、これを省いて、健全な素子のみを並列接続することが可能となる。また、異常が認められた一部の半導体素子１０４に対応する回路パターン５０４，９４を、エミッタ回路パターン８に接続することによって、その電位を安定させ、健全な素子の動作に悪影響を及ぼすことがないようにしている。
【００２７】
図４は、本発明の第２の実施形態によるパワー半導体モジュールの構造を示す平面図であり、モジュール内のＩＧＢＴを並列接続する前の状態を示す。なお、図６に、モジュール内のＩＧＢＴを並列接続した後の断面図を示しており、図６も参照しながら説明を進める。これらの図において、図１〜３と同一符号は同一物を示しており、重複説明は避ける。さて、図４の場合、４つのＩＧＢＴ素子及びダイオードは、特許文献１と同じように、共通のコレクタ回路パターン５１３と５２４に、２つづつ半田付けされている。各半導体素子は、第１の実施形態と同様に、樹脂などのコーティング材１４１〜１４４で表面を覆われている。この例では、ゲート回路パターン９１２と９３４は上下の素子に共通化されている。
【００２８】
この図４の状態で、ＩＧＢＴとダイオードの並列体を個々に検査した結果、例えばＩＧＢＴ素子１０４が特性不合格であることが判明したとする。この場合、モジュールを廃棄することなく、不合格の素子を省いて、健全な素子１０１〜１０３のみで、電流容量の小さなパワーＩＧＢＴモジュールとして組立てる。
【００２９】
図５は、本発明の第２の実施形態によるパワー半導体モジュールの構造を示す平面図であり、健全なＩＧＢＴを並列接続した後の構造を示している。また、図６は、図５の▲６▼−▲６▼断面図である。まず、ＩＧＢＴ素子１０４及びダイオード素子２０４から、別の回路パターンすなわちエミッタ回路パターン８及びゲート回路パターン９３４に接続しているワイヤを切断する。図４のワイヤ１２４が切断され、エミッタ回路パターン８上に、その切れ端１２４１が残り、一方、コレクタ回路パターン５２４上にも同じく切れ端１２４２が残っている。また、図４のワイヤ１３４も切断され、ゲート回路パターン９３４上に、その切れ端１３４１が残り、一方、コレクタ回路パターン５２４の素子上にも同じく切れ端１３４２が残っている。切断したワイヤの先端は電界強度が高くなるため、ワイヤの先端部からワイヤの接続していない別のパターンや金属ベースに放電が起こらないようにワイヤは十分短く、かつ別のパターンや金属ベースから十分遠ざけておく。これにより、ＩＧＢＴ素子１０４とダイオード素子２０４を電気的に不活性な状態にすることができる。その後、もう一度特性検査を行い、合格した３つの素子１０１〜１０３及び２０１〜２０３のみを並列接続し、電流定格を下げたモジュールとして活用することが可能となる。
【００３０】
その後、これらの素子群をマウントした絶縁基板１１を、図６に示すように、半田１９により金属ベース２０に接合する。以下、先の実施形態と同じである。
【００３１】
この実施形態を要約すると次の通りである。まず、モジュール底面を支持するベース２０上に絶縁基板１１を接合し、その上にコレクタ，エミッタ及びゲート回路パターンを接合する。このコレクタ回路パターン５１３と５２４には、それぞれ複数のＩＧＢＴ（半導体）素子２０１と２０３及び２０２と２０４を接合し、それらのエミッタを、エミッタ回路パターン８にそれぞれワイヤ１２１〜１２４で接続する。これらのＩＧＢＴ素子を外気より遮断する樹脂ケース３０を備えている。絶縁基板１１上のＩＧＢＴ素子を素子毎に独立して外気から遮断するコーティング材１４１〜１４４を備え、複数のＩＧＢＴ素子のうち１部のＩＧＢＴ素子１０４に対応するワイヤ１２４を、コーティング材１４４の外側で切断している。
【００３２】
この第２の実施形態によれば、第１の実施形態と同様、一部の素子に異常があっても製品として利用できるほか、素子用のコレクタ回路パターン５１３，５２４は、個々の素子毎に絶縁分離する必要はなく、従来技術がそのまま採用できる。
【００３３】
本例ではＩＧＢＴ素子を例に説明したが、ＭＯＳＦＥＴ、パワートランジスタなど他の半導体素子に対しても同様に適用可能である。
【００３４】
以上の本発明の実施形態によれば、従来廃棄していた特性不良の組立済みの絶縁基板を、より低い電流定格のパワー半導体モジュールとして活用可能であり、廃棄する特性不良品の数を大幅に低減できる。
【００３５】
【発明の効果】
本発明によれば、複数の半導体素子のうち、一部の素子に異常があっても製品として利用できるパワー半導体モジュールを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるパワー半導体モジュールの構造を示す平面図であり、ＩＧＢＴモジュールの並列接続前の構造図。
【図２】本発明の第１の実施形態によるパワー半導体モジュールの構造を示す平面図であり、ＩＧＢＴモジュールの並列接続後の構造図。
【図３】本発明の第１の実施形態によるパワー半導体モジュールの構造を示す図２の▲３▼−▲３▼断面図。
【図４】本発明の第２の実施形態によるパワー半導体モジュールの構造を示す平面図であり、ＩＧＢＴモジュールの並列接続前の構造図。
【図５】本発明の第２の実施形態によるパワー半導体モジュールの構造を示す平面図であり、ＩＧＢＴモジュールの並列接続後の構造図。
【図６】本発明の第２の実施形態によるパワー半導体モジュールの構造を示す図５の▲６▼−▲６▼断面図。
【符号の説明】
１０１〜１０４…ＩＧＢＴ素子、２０１〜２０４…ダイオード素子、３，４，１９，２９…半田、５０１〜５０４…素子用のコレクタ回路パターン、６，７…端子用のコレクタ回路パターン、８…エミッタ回路パターン、９１〜９４，９１２，９３４…ゲート回路パターン、１１…絶縁基板、１２１〜１２４，１３１〜１３４，１６１〜１６３，１７，１８…金属ワイヤ、１４１〜１４４…樹脂コーティング材、１５１〜１５４…金属リード接続位置、２０…金属ベース、２１…コレクタ端子、２２…エミッタ端子、２３，２４…ゲート端子、２５〜２８…金属リード、３０…有機樹脂製ケース、３１…シリコンゲル、３２…樹脂のフタ、３３…接着剤。
Claims (13)
- モジュール底面を支持するベースと、このベース上に接合された絶縁基板と、この絶縁基板上に接合された複数の回路パターンと、これらの回路パターンに接合された複数の半導体素子と、これらの半導体素子を収納する樹脂ケースを備えた内部絶縁基板型のパワー半導体モジュールにおいて、並列接続して使用される複数の半導体素子を、半導体素子毎に電気的に絶縁した回路パターン上に接合したことを特徴とするパワー半導体モジュール。
- モジュール底面を支持するベースと、このベース上に接合された絶縁基板と、この絶縁基板上に接合された複数の回路パターンと、これらの回路パターンに接合された複数の半導体素子と、これらの半導体素子を外気より遮断する樹脂ケースを備えた内部絶縁基板型のパワー半導体モジュールにおいて、並列接続して使用される複数の半導体素子の１つづつを接合し、互いに電気的に絶縁されて絶縁基板上に接合された複数の素子用コレクタ回路パターンと、前記半導体素子のコレクタ，エミッタ及びゲートを外部端子へ引出すリードと、これらのリードに接続されかつ前記絶縁基板に接合された端子用コレクタ回路パターン，エミッタ回路パターン及びゲート回路パターンと、前記半導体素子のエミッタを前記エミッタ回路パターンにそれぞれ電気的に接続するワイヤと、前記素子用コレクタ回路パターン上の前記半導体素子を各素子毎に独立して外気から遮断するコーティング材を備えたことを特徴とするパワー半導体モジュール。
- 請求項２において、電気的接続が可能なように、前記コーティング材の外側に導出された前記各半導体素子のエミッタ及びゲートワイヤを備えたことを特徴とするパワー半導体モジュール。
- モジュール底面を支持し放熱を兼ねたベースと、このベース上に接合された絶縁基板と、この絶縁基板上に接合されたコレクタ，エミッタ及びゲート回路パターンと、このコレクタ回路パターンに接合された複数の半導体素子と、これら半導体素子のエミッタを、前記エミッタ回路パターンにそれぞれ電気的に接続するワイヤと、これらの半導体素子を外気より遮断する樹脂ケースを備えた内部絶縁基板型のパワー半導体モジュールにおいて、並列接続して使用される複数の半導体素子の１つづつを接合し、互いに電気的に絶縁された複数の素子用のコレクタ回路パターンと、複数の前記半導体素子を電気的に並列接続するように複数の素子用の前記コレクタ回路パターン同士を接続する接続手段を備えたことを特徴とするパワー半導体モジュール。
- 請求項４において、前記素子用のコレクタ回路パターンと電気的に絶縁された端子用のコレクタ回路パターンを備え、前記接続手段は、複数の前記素子用のコレクタ回路パターンを、同一の前記端子用のコレクタ回路パターンに対してそれぞれ接続するワイヤを備えたことを特徴とするパワー半導体モジュール。
- 請求項４又は５のいずれかにおいて、一部の半導体素子に対応する前記素子用のコレクタ回路パターンを、前記エミッタ回路パターンに接続するワイヤを備えたことを特徴とするパワー半導体モジュール。
- 請求項４又は５のいずれかにおいて、一部の半導体素子に対応するゲート回路パターンを、前記エミッタ回路パターンに接続するワイヤを備えたことを特徴とするパワー半導体モジュール。
- 請求項１〜７のいずれかにおいて、絶縁基板上の複数個の半導体素子を、モジュール外部と電力を授受するための外部端子に対し、それぞれ同等のインピーダンスになるように対称配置したことを特徴とするパワー半導体モジュール。
- モジュール底面を支持するベースと、このベース上に接合された絶縁基板と、この絶縁基板上に接合されたコレクタ回路パターン及びエミッタ回路パターンと、このコレクタ回路パターンに接合された複数の半導体素子と、これらの半導体素子を外気より遮断する樹脂ケースを備えた内部絶縁基板型のパワー半導体モジュールにおいて、並列接続して使用される複数の半導体素子を接合したコレクタ回路パターンと、前記半導体素子のエミッタを前記エミッタ回路パターンにそれぞれ電気的に接続するワイヤと、前記絶縁基板上の前記半導体素子を素子毎に独立して外気から遮断するコーティング材を備え、複数の前記半導体素子のうち１部の半導体素子に対応する前記ワイヤを、前記コーティング材の外側で切断したことを特徴とするパワー半導体モジュール。
- モジュール底面を支持するベースと、このベース上に接合された絶縁基板と、この絶縁基板上に接合された複数の回路パターンと、これらの回路パターンに接合された複数の半導体素子と、これらの半導体素子を収納する樹脂ケースを備えた内部絶縁基板型のパワー半導体モジュールの製造方法であって、並列接続して使用される複数の半導体素子の１つづつを、互いに電気的に絶縁された複数のコレクタ回路パターンに接合するステップと、前記半導体素子のエミッタをエミッタ回路パターンにワイヤでそれぞれ電気的に接続するステップと、前記コレクタ回路パターン上の半導体素子を素子毎に独立してコーティングするステップと、複数の前記半導体素子を、それぞれ独立してテストするステップと、複数の前記半導体素子を選択的に並列接続するように、一部の半導体素子を除く複数の半導体素子に対応する複数の前記コレクタ回路パターン同士をワイヤで接続するステップを備えたことを特徴とするパワー半導体モジュールの製造方法。
- 請求項１０において、前記選択から外れた半導体素子を接合した前記コレクタ回路パターンを、前記エミッタ回路パターンにワイヤで接続するステップを備えたことを特徴とするパワー半導体モジュールの製造方法。
- 請求項１０において、前記選択から外れた半導体素子に対応するゲート回路パターンを、前記エミッタ回路パターンにワイヤで接続するステップを備えたことを特徴とするパワー半導体モジュールの製造方法。
- 請求項１０において、前記コレクタ回路パターン同士をワイヤで接続するステップの後で、コレクタ，エミッタ及びゲートの外部端子を取出すリードをそれぞれコレクタ，エミッタ及びゲート回路パターンに接続して前記樹脂ケースに入れ、樹脂製ゲルを充填するステップを備えたことを特徴とするパワー半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003164731A JP2005005356A (ja) | 2003-06-10 | 2003-06-10 | パワー半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003164731A JP2005005356A (ja) | 2003-06-10 | 2003-06-10 | パワー半導体モジュール及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005005356A true JP2005005356A (ja) | 2005-01-06 |
Family
ID=34091424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003164731A Pending JP2005005356A (ja) | 2003-06-10 | 2003-06-10 | パワー半導体モジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005005356A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332360A (ja) * | 2005-05-26 | 2006-12-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2007200982A (ja) * | 2006-01-24 | 2007-08-09 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2011171395A (ja) * | 2010-02-16 | 2011-09-01 | Toshiba Corp | 半導体装置 |
| WO2011149017A1 (ja) * | 2010-05-27 | 2011-12-01 | 京セラ株式会社 | 半導体モジュール基板および半導体モジュール |
| WO2015132847A1 (ja) * | 2014-03-03 | 2015-09-11 | 株式会社日立製作所 | Ｉｇｂｔ，パワーモジュール，パワーモジュールの製造方法，および電力変換装置 |
-
2003
- 2003-06-10 JP JP2003164731A patent/JP2005005356A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332360A (ja) * | 2005-05-26 | 2006-12-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4597771B2 (ja) * | 2005-05-26 | 2010-12-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2007200982A (ja) * | 2006-01-24 | 2007-08-09 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2011171395A (ja) * | 2010-02-16 | 2011-09-01 | Toshiba Corp | 半導体装置 |
| WO2011149017A1 (ja) * | 2010-05-27 | 2011-12-01 | 京セラ株式会社 | 半導体モジュール基板および半導体モジュール |
| WO2015132847A1 (ja) * | 2014-03-03 | 2015-09-11 | 株式会社日立製作所 | Ｉｇｂｔ，パワーモジュール，パワーモジュールの製造方法，および電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7714428B2 (en) | High power semiconductor package and method of making the same | |
| US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
| US9559068B2 (en) | Wafer scale package for high power devices | |
| US8383962B2 (en) | Exposed die pad package with power ring | |
| US7709947B2 (en) | Semiconductor device having semiconductor element with back electrode on insulating substrate | |
| US7781089B2 (en) | Protection circuit module for a secondary battery and a battery package using same | |
| CN113711351B (zh) | 具有激光焊接的引线框的功率半导体模块 | |
| WO2011132069A2 (en) | Power semiconductor device packaging | |
| KR20160049786A (ko) | 파워 모듈 및 그의 패키징 방법 | |
| US6617617B2 (en) | Light-emitting diode | |
| CN117043941A (zh) | 具有多个顶侧连接的双侧芯片堆叠组合件 | |
| US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2005005356A (ja) | パワー半導体モジュール及びその製造方法 | |
| KR0175417B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH09102578A (ja) | 半導体装置 | |
| CN115023791A (zh) | 半导体芯片封装件和组装方法 | |
| EP2840607A1 (en) | Semiconductor module | |
| US7492038B2 (en) | Semiconductor device | |
| CN112768438B (zh) | 一种压接式功率模块及其制备方法 | |
| US20230274990A1 (en) | Power Semiconductor Module System and Method for Producing the Power Semiconductor Module System | |
| JP2004039915A (ja) | 半導体装置 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPS62221126A (ja) | 半導体装置の試験方法及びその実施用ウエハ | |
| JP2000150777A (ja) | 複合半導体装置およびその製造方法 | |
| JP2024500463A (ja) | パワー半導体モジュール、それを製造するための方法、および電気変換器 |