KR100446715B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100446715B1
KR100446715B1 KR10-2001-0055318A KR20010055318A KR100446715B1 KR 100446715 B1 KR100446715 B1 KR 100446715B1 KR 20010055318 A KR20010055318 A KR 20010055318A KR 100446715 B1 KR100446715 B1 KR 100446715B1
Authority
KR
South Korea
Prior art keywords
plating
semiconductor device
weight
protruding electrode
manufacturing
Prior art date
Application number
KR10-2001-0055318A
Other languages
English (en)
Other versions
KR20020020658A (ko
Inventor
오노아츠시
아사즈타쿠로
야마구치신지
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020020658A publication Critical patent/KR20020020658A/ko
Application granted granted Critical
Publication of KR100446715B1 publication Critical patent/KR100446715B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 반도체 장치의 제조 방법을 제공하는 것으로 본 발명에 따른 발명은 반도체 기판 위에 제공된 전극 패드 위에 형성된, 절연성을 가지는 보호막의 개구부에, 비-전해 Ni 범프를 형성하는 공정과, 상기 Ni 범프와 보호막 사이의 틈에 잔류하는 도금액 잔류물을 제거하는 공정을 포함한다. 도금액 잔류물의 제거는, 과산화수소를 포함하는 세정액에 의한 세정이나, 순수 등의 세정액 중에서 초음파를 적용하는 것에 의해 행해진다.

Description

반도체 장치의 제조방법{METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게는 외부 배선으로서, 회로 기판 상에 형성된 도체 패턴과의 전기적 접속을 가능하게 하는 돌출 전극을 구비한 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 장치의 소형화, 고성능화에 따라, 반도체 칩이 소형화되고, 단자(접속 단자)의 수가 증가하고 있다. 이에 동반하여 접속 단자의 피치가 더욱 정교해지고 있다. 이러한 결과, 반도체 장치를, 내부 리드 결합(이하, ILB로 기재함)에 의해 테이프 캐리어 패키지(이하, TCP로 기재함)에 포장하거나, 회로 기판 상에 페이스 다운에 의한 직접 플립-칩 결합에 의해 포장하는 방식이 급속하게 증가하고 있다. 또한 ILB 및 플립-칩 결합과 같이, 접속 단자수와 무관하게 정교한 피치 단자의 일괄 접합이 가능한 포장 방법이 여러 반도체 장치에 채용되고 있다.
이와 같은 포장 방식을 실현하기 위해서는, 반도체 칩의 전극 패드 상에, 접속용 돌출 전극(이하, '범프'라 기재함)을 형성할 필요가 있다.
범프의 형성 방법으로서는, 전기분해에 의한 전착을 이용한 전해 도금에 의해, Au(금) 범프 또는 납(solder) 범프를 형성하는 비-전해 범프 공정 및 금속 세선에 의한 와이어 결합을 이용한 와이어 범프 공정 등이 실용화되어 있다.
전해 도금 범프 공정은, 웨이퍼 배치 처리에 의해 높은 작업 처리량, 다단자화, 피치의 정교화를 제공하기 때문에 유리하다. 그러나, 전해 도금범프 공정은 전해 도금용 도전막으로도 사용되는 배리어 금속 층의 형성 및 포토레지스트의 도포·노출·현상에 의해 범프 형성 부에 윈도우를 형성할 필요가 있다. 또한, 이러한 전해 도금 범프 공정에 있어서, 전해 도금용의 금속 층을 형성하는 공정 및 선택적으로 범프를 형성하기 위한 포토레지스트를 사용하는 마스크 처리 공정 등을 채용할 필요가 있기 때문에, 범프의 형성 단계가 복잡해진다. 또한, 전해 도금 범프 공정에 있어서, 전해 도금 장치 이외에 스퍼터링 장치 및 포토 장치와 같은 장치를 사용할 필요가 있다. 따라서, 설비투자가 방대하게 된다고 하는 문제점이 있다.
한편, 와이어 범프 공정에 있어서는, 개개의 전극 패드 상에 와이어 결합제를 사용해 순차적으로 범프가 형성되기 때문에, 작업 처리량이 적고, 다단자화가 어렵다. 또한, 피치의 정교화에 있어서도, 전해 도금 범프 공정에 있어서 전극 패드의 피치 한계가 약 범프 폭 + 15μm 정도(예컨대, 범프 폭이 20μm인 경우, 피치는 25μm)인 것에 대해, 와이어 범프 공정내 전극 패드의 가장 정교한 피치는 약 75μm 정도이다. 단, 와이어 범프 공정내의 와이어 결합제에 의해서만 범프의 형성이 가능하기 때문에, 설비투자를 감소시킬 수 있다는 이점을 가지고 있다.
이상과 같이, 종래의 각 범프 제조 방법의 특징을 이용하여 범프를 가지는 반도체 장치가 제조되고 있다. 그러나, 최근, 새로운 범프 제조 방법으로서, 비-전해 도금 공정이 개발되었다.
비-전해 도금 범프 공정은, 반도체 장치에 있어서, 반도체 기판 상에 형성된 Al(알루미늄) 또는 A1을 주성분과 하는 전극 패드 상에, 선택적으로 비-전해 도금을 행하는 것이다. 또한, 전해 범프 공정과 달리, 스퍼터링 장치에 의한 도금용 도전막의 형성이나, 포토 장치에 의한 범프 형성부에서 포토레지스트를 사용하여 윈도우를 형성할 필요가 없다. 따라서, 공정의 간략화, 설비투자의 감축이 가능하다. 또한, 비-전해 도금 범프 공정은 도금 범프 공정의 공통적인 특징인 웨이퍼 배치 처리에 의한 높은 작업 처리량 및 피치 정교화의 이점을 가지면서 비용을 보다 감소시킬 수 있다.
이하에서, 도5a∼도5e를 참조하여, 상기 범프의 주성분이 Ni(니켈)인 비-전해 도금 범프 공정으로서, Ni/Au 도금 범프 공정을 설명한다.
먼저, 도5a에 도시한 바와 같이, 반도체 기판(l) 상에 Al로 이루어지거나 또는 A1을 주성분으로 하는 전극 패드(2)를 형성한다. 또한, 전극 패드(2)를 덮도록 절연성을 보유하는 보호막(3, 절연성 보호막)을 전극 패드(2)에 적층한다. 다음, 상기 전극 패드(2) 상층면의 일부를 예컨대, 전극 패드(2) 상에서 보호막(3)의 일부를 에칭하는 것과 같은 방법으로 노출시킨다. 따라서, 전극 패드(2) 상에 개구부(3a)를 가지는 보호막(3)을 패턴화할 수 있다.
다음, 도5b에 나타낸 바와 같이, 상기 보호막(3)의 개구부(3a)내 전극 패드(2) 표면상의 산화막(4) 및 보호막(3)의 잔류 박막(도시하지 않음)을 제거한다. 그 후, A1 및 Zn(아연)의 치환 반응에 의한 아연산염화 처리를 하고, 도5c에 도시한 바와 같이, 전극 패드(2) 표면의 Al을 Zn로 치환 되게 하여 전극 패드(2) 표면에 Zn층(5)을 형성한다.
다음, 아연산염화 처리가 행해진 반도체 기판(1)을, 비-전해 도금액에 침적시키는 것에 의해 비-전해 도금 처리를 수행한다. 예컨대, Zn층(5)이 형성되는 반도체 기판(1)을 비-전해 Ni 도금액에 침적시킴으로써, 비-전해 Ni 도금 반응에 의한 비-전해 Ni 도금 처리를 수행할 수 있다. 비-전해 Ni 도금 반응 중, 상기 Zn층(5)의 Zn 및 Ni가 치환 반응을 일으켜 Ni가 석출되고, Ni가 Zn을 치환하게 된다. 이후, 도5d에 나타낸 바와 같이, 치환 된 Ni은 스스로 촉매로 작용하는 자기 촉매 반응에 의해 Ni의 석출이 진행되고, Ni 범프(6)가 형성된다.
Ni 범프(6)와 같이, 범프가 그 표면에 산화막을 형성하는 재질로 이루어지는 경우, 얻어진 범프 표면의 산화를 방지할 목적으로, 범프 표면에 Au 박막이 형성된다.
이러한 경우, 비-전해 Ni 도금 종료 후, Ni 범프(6)의 Ni 표면의 산화를 방지할 목적으로 예컨대, 치환 Au 도금을 수행한다. 도5e에 나타낸 바와 같이, Ni 표면에 Au가 석출되고, Ni 범프(6)에 Au층(9)이 형성된다. 이상에 의해 비-전해 Ni/Au 도금 범프 공정이 완료된다.
상기한 바와 같이, 비-전해 Ni 도금 범프의 형성에는, 스퍼터링 장치에 의한 도금용 도전막의 형성이나, 포토 장치에 의한 범프 형성부의 포토레지스트 윈도우의 형성은 요구되지 않는다. 따라서, 비-전해 도금 범프의 형성은 설비투자가 적다고 하는 이점이 있다. 또한, 저렴한 Ni가 주재료로서 사용되고, 작업 처리량이 우수하기 때문에, 비-전해 Ni 도금 범프는 전해 도금 범프 공정에 의한 Au 범프의 형성 보다 비용이 더 적게 든다.
그러나, 본원 발명자들이 예의 검토한 결과, 비-전해 범프 공정에 의해 형성된 범프는, 품질 보증 지표의 하나인 압력 쿠커 테스트(이하, PCT라 기재함)에 있어 허용 품질 지수에 부적합이 생긴다고 하는 결점이 있는 것을 발견하였다.
비-전해 도금 범프 공정에 있어서, 비-전해 도금 처리는 보호막(3)의 개구부(3a)의 전극 패드(2)에만 선택적으로 행해진다. 이 때, 비-전해 Ni 도금은, 산화막 등으로 이루어지는 보호막(3)의 개구부(3a)에 있어서 노출된 전극 패드(2) 상에서, A1에 의한 치환에 의해 형성된 Zn층(5)의 Zn(또는 Pd)을 Ni가 치환하는 것으로서 비-전해 Ni 도금이 진행된다. 그 후, Ni 자신이 촉매가 되는 자기 촉매 반응에 의해 Ni가 석출되는 반응이 진행된다. 따라서, 비-전해 Ni 도금에 의해 석출된 Ni는 먼저 치환되었던가 혹은 이미 석출된 Ni를 제외하고는 화학적 결합을 형성하지 않고, Ni는 Ni 위에서만 퇴적된다. 따라서, 도5d 및 도5e 및 도6에 도시한 바와 같이, Ni와 보호막(3) 사이에 결합이 없기 때문에, Ni 범프(6)와, Ni 범프(6)에 면하는 보호막(3)과의 사이에는 좁은 틈(7)이 존재한다.
따라서, 도5d·도5e 및 도6에 도시한 바와 같이, 이 좁은 틈(7)에, 도금액 잔류물(8)로서 비-전해 Ni 도금액(비-전해 Ni 도금액의 성분)이 잔류하고, 좁은 틈(7)에 도금액 잔류물(8)이 잔류한 채로 Ni 범프(6)가 형성된다.
도금액 잔류물(8)이 상기 좁은 틈(7)에 남은 상태에서, 얻어진 반도체 장치는 예컨대, TCP에 포장해 신뢰성 평가의 한 항목인 PCT(121℃, 2.026×105Pa) 시험을 행하였다. 그 결과, 약 100시간 내에 도금액 잔류물(8)이 상기 좁은 틈(7)으로 부터 용융 및 유출되었으며, 인접하는 단자간에 누설 불량이 발생하는 것으로 나타났다. 따라서, 도금액 잔류물(8)은 반도체 장치의 신뢰성을 저하시키는 요인이 되는 것이다.
상기한 좁은 틈(7)에 잔류하는 도금액 잔류물(8)은 통상의 순수세정에서는 용이하게 제거되지 않거나 또는 완전히는 제거되지 않는다.
일본 특허 공개 공보 제7-326848호/1995(1995년 12월 12일 발행)에는 보드 기판 상의 칩(이하, COB로 기재함)으로서 사용된 금 도금 성형 기판의 제조에 관한 도금 기판 세정 기술로서 다음과 같은 기술이 기재되어 있다. 부품 탑재용의 피트가 제공된 COB 기판 상에 하층 도금 및 금 도금에 의해 회로가 형성되는 경우, 하층 도금용 도금액에 포함되는 광택제가 금 도금에 의해 형성된 도금 막에 흡수된다. 이러한 경우, 와이어 결합용 도금면이 오염되고, 그 도금 표면에서의 와이어 결합성이 저하한다. 상기 공개 문헌에 있어서, 결합성이 저하되는 것을 방지하기 위하여, 과산화수소와 암모니아를 포함하는 수용액으로 상기 와이어 결합용 도금 면을 세정하는 것이 개시되어 있다.
그러나, 상기 일본 특허 공개 공보 제7-326848호는 상술한 바와 같이, 플립-칩 포장 및 ILB용 반도체 장치에 있어서, 비-전해 도금에 의해 전극 패드 상에 범프를 형성할 필요가 있다. 범프의 형성에 있어서, 범프(Ni 도금)와 보호막 사이에 좁은 틈이 생기고, 도금액 잔류물이 틈에 존재한다. 그러나, 상기 일본 특허 공개 공보 제7-326848호에는 좁은 틈에 남은 도금액 잔류물의 제거 또는 그 방법에 대하여는 개시하고 있지 않다.
또한, 전해 도금 범프 공정에 있어서는 전해 도금용 도전막을 형성 한 후, 선택적으로 범프를 형성하기 위하여 포토레지스트를 이용하여 윈도우를 형성한다. 범프를 형성한 후, 포토레지스트를 제거한다. 따라서, 포토레지스트와 범프의 사이의 도금액 잔류물이 포토레지스트 제거 공정에서 완전히 제거된다. 따라서, 범프 보호막과의 사이에 좁은 틈이 존재하고, 그 좁은 틈에 도금액 성분이 잔류물로서 잔류한다. 이는 비-전해 도금 범프 공정 특유의 구조상의 문제점이다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 그 목적은, 높은 작업 처리량 및 피치의 정교화를 꾀할 수 있는 동시에 저렴하고, 내습성이 향상되며, 신뢰성이 우수한 반도체 장치의 제조 방법을 제공하는 것이다. 보다 상세하게, 본 발명의 목적은, 높은 작업 처리량 및 피치의 정교화를 꾀할 수 있는 동시에 상기 돌출 전극을 저렴하게 제조할 수 있는 비-전해 도금을 사용하여 반도체 장치의 돌출 전극을 형성하는 경우, 돌출 전극을 비-전해 도금을 이용하여 형성하는 경우에 본질적인 것으로, 돌출 전극과 보호막 사이의 좁은 틈에 존재하는 도금액 잔류물을 제거하여, 반도체 장치의 내습성을 향상시키고, 반도체 장치의 신뢰성을 향상시키는 것에 있다
도1a∼도1f는 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 나타낸 단면도이다.
도2는 본 발명의 실시예에 따른 반도체 장치의 구성을 개략적으로 나타낸 요부 확대도이다.
도3은 범프 셰어 강도의 측정 기술을 개략적으로 나타낸 설명도이다.
도4는 내부 리드 강도의 측정 방법을 개략적으로 나타낸 설명도이다.
도5a∼도5e는 종래 기술에 의한 반도체 장치의 제조 공정을 나타내는 단면도이다.
도6은 종래의 반도체 장치의 구성을 개략적으로 도시한 요부 확대도이다.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판 2 : 전극 패드
3: 보호막(절연성 보호막) 3a : 개구부
4 : 산화막 5 : Zn층
6 : Ni 범프(돌출 전극) 7 : 틈
8 : 도금액 잔류물 9 : Au층(Au박막)
본 발명에 따른 반도체 장치의 제조 방법은, 상기한 과제를 해결하기 위하여, 2 단계를 포함한다. 제 1 단계는 반도체 기판 상에 제공된 전극 패드 상에 형성된 절연성 보호막의 개구부에, 비-전해 도금에 의해 돌출 전극(예컨대, 니켈 범프)을 형성하는 돌출 전극 형성 공정이다. 제 2 단계는, 상기 돌출 전극과 절연성 보호막 사이의 틈에 남은 도금액 잔류물을 제거하는 공정이다.
돌출 전극의 형성은, 비-전해 도금에 의해, 반도체 기판 상에 형성된 전극패드 상에 선택적으로 형성된다. 또한, 상기 돌출 전극이 전해 도금에 의해 형성되는 경우와 달리, 스퍼터링 장치에 의한 도금용 도전막의 형성이나, 포토레지스트를 이용한 범프 형성부 내의 윈도우를 형성할 필요가 없다. 따라서, 공정의 간략화, 설비투자의 절감이 가능하다. 따라서, 비-전해 도금에 의한 돌출 전극의 형성은 높은 작업 처리량이나 피치 정교화와 강은 유리한 특징을 가지면서, 비용을 절감할 수 있다.
한편, 비-전해 도금에 의해 형성된 돌출 전극은, 절연성 보호막의 개구부 내의 전극 패드 상에 선택적으로 형성되기 때문에, 얻어진 돌출 전극과 상기 절연성 보호막과의 사이에는 화학적 결합이 없다. 예를 들면, 상기 개구부에 비-전해 니켈 도금에 의해 돌출 전극을 형성하는 경우, 니켈이 자기 촉매 반응으로 니켈 상에 석출되는 것으로 돌출 전극이 형성된다. 따라서, 상기 돌출 전극과 돌출 전극에 대면하는 절연성 보호막 사이에 좁은 틈이 존재한다. 또한, 상기 비-전해 도금에 의한 도금 층의 성장에 의해 돌출 전극이 형성되는 과정에서, 이 좁은 틈에 도금액이 트랩된다. 이러한 경우, 좁은 틈에 도금액 잔류물이 잔류한 상태에서 제조된 반도체 장치를 PCT(121℃, 2.026×105Pa)에 의해 시험하면, 상기 좁은 틈으로 부터 남은 도금액 잔류물이 용융되어 유출되며, 이는 단자간 누설 결함이 발생하게 된다.
따라서, 상기 돌출 전극을 비-전해 도금에 의해 형성하고, 상기 돌출 전극을 비-전해 도금에 의해 형성하는 경우에 생기는 상기 돌출 전극과 절연성 보호막과의 틈에 잔류하여 결함 발생의 원인이 되는 도금액 잔류물을 제거한다. 즉, 상기돌출 전극을 전해 도금에 의해 형성하는 경우와 비교하여 공정의 간략화, 설비투자의 감축이 가능하다. 따라서, 높은 작업 처리량이나 피치의 정교화의 유리한 특징을 유지하면서, 비용을 절감시킬 수 있다. 또한, 단자간 누설과 같은 결함을 방지하여, 반도체 장치의 내습성을 향상시킬 수 있다, 그 결과, 반도체 장치의 신뢰성이 개선될 수 있다.
본 발명의 특성 및 이점은 첨부 도면을 참고로 한 이하의 상세한 설명에 의해 보다 명확하게 알 수 있을 것이다.
〔실시예1〕
이하에서, 도1a∼도1f 내지 도4를 참고로 하여 본 발명의 제 1 실시예를 기재한다.
도1a∼도1f는, 본 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도이다. 본 실시예에 따른 반도체 장치는, 반도체 기판 상에 형성된 전극 패드, 절연성을 가지는 보호막(절연성 보호막), 및 돌출 전극(범프)을 포함하고 있다. 보호막은 개구부를 갖는다. 보호막은 개구부에서 상기 전극 패드의 일부가 노출되도록 상기 전극 패드 상에 제공된다. 돌출 전극은 개구부를 커버하기 위하여 보호막의 개구부 내에 형성된다. 본 실시예에 있어서, 상기 돌출 전극이 비-전해 Ni(니켈) 도금에 의해 형성된 예에 기초하여 돌출 전극의 형성을 기재한다. 이하, 상기 반도체 장치의 제조 공정을 순서대로 설명한다.
도1a는 비-전해 Ni 도금 범프 공정의 초기 상태의 반도체 장치의 단면 구조도이다. 비-전해 Ni 도금 범프 공정에 있어서, 우선 도1a에 나타내는 바와 같이,반도체 기판(1) 상에 A1 혹은 Al을 주성분으로 하는 전극 패드(2)를 형성한다. 전극 패드(2) 위에, 전극 패드(2)를 덮도록 절연성을 가지는 보호막(3)(절연성 보호막)을 적층한다. 또한, 상기 전극 패드(2) 위의 보호막(3)의 일부를 예컨대, 에칭과 같은 방법에 의해, 상기 전극 패드(2)의 상층면을 일부 노출시킨다. 이러한 방식으로, 이것에 의해 전극 패드(2)위에 개구부(3a)를 가지는 보호막(3)을 패턴화한다.
다음, 도1b에 도시한 바와 같이, 돌출 전극 형성 전의 전처리로 공정으로서, 상기 반도체 기판(1)을 황산, 인산, 수산화나트륨 등의 수용액에 침지시키는 습식 에칭을 행한다. 이러한 공정에 의해, 보호막(3)의 개구부(3a) 내의 전극 패드(2) 표면상의 산화막(4)(Al산화막) 및 보호막(3)의 잔류 박막(도시하지 않음)을 제거한다. 그 후, 순수 세정을 행한다. 이 때, 플라즈마 건조 처리에 의해서도 상기 산화막(4) 및 보호막(3)의 잔류 박막(도시하지 않음)을 제거할 수 있다.
다음, 도1c에 나타낸 바와 같이, A1과 Zn(아연)의 치환 반응에 의한 아연산염화 처리(Zn 치환 반응 처리)를 행하여, 전극 패드(2) 표면의 A1을 Zn으로 치환하게 한다. 이러한 처리에 의해, 전극 패드(2)의 Al 표면에 Zn층(5)을 형성한다. 이러한 처리는 전극 패드(2) 상의 A1과 Ni은 직접 반응하지 않기 때문이며, 전처리를 필요로 한다. Ni 도금 전의 전처리로서, Zn에 의한 아연산염화 처리와 Pd(백금)에 의한 활성화처리가 있다.
아연산염화 처리의 경우, 우선, A1과 Zn을 치환하고, 다음, Zn과 Ni를 치환한다. 아연산염화 처리에 있어서, 산화막(4) 등을 제거한 반도체 기판(1)을 산화아연과 수산화나트륨을 주성분과 하는 아연산염화 처리용액에 침적하는 것에 의해 습식 처리를 한다. 그 후, 전극 패드(2) 표면의 Al과 아연산염화 처리 용액 중의 Zn을 치환하게 하여, 전극 패드(2) 위에 Zn이 석출되게 한다. 그 결과, Zn층(5)이 형성되게 된다. Zn 층(5)은 전극 패드(2) 표면의 재산화를 방지하며, 비-전해 Ni 도금 반응 개시점으로서도 작용한다.
한편, Pd 활성화 처리는 분자간 인력의 작용에 기초한 것이다. 본 실시예는 밀착력, 선택성 등의 인자들을 고려하여 아연산염화 처리를 하는 경우를 예로 들어 설명한다. 그러나, 아연산염화 처리 대신에 Pd 활성화 처리를 하여 전극 패드(2)표면에 Pd를 부착시킬 수도 있다. 처리 공정은 예컨대, 밀착력, 선택성, 전극 패드(2)의 재질 등에 따라 적합하게 결정된다. 예컨대, 상기 전극 패드(2)가 Cu(동) 패드인 경우, 아연산염화 처리를 할 수 없다. 따라서, 이 경우는, Pd 활성화 처리가 행해진다.
다음, 순수세정을 수행한 후, 아연산염화 처리 또는 Pd 활성화 처리가 행한 반도체 기판(1)을 황산니켈과 차아인산나트륨을 주성분으로 하는 비-전해 Ni 도금액에 침적시킴으로써, 비-전해 도금 처리로서 비-전해 Ni 도금 처리를 하고, 도1d에 도시한 바와 같이, 전극 패드(2) 위에 Ni 범프(6)(Ni 도금막)를 형성하는 비-전해 도금 범프 공정에 있어서는, 보호막(3)의 개구부(3a)의 전극 패드(2) 위에만 선택적으로 비-전해 도금 처리가 행해진다. 비-전해 Ni 도금 처리에 있어서, 우선, 전극 패드(2) 위의 Zn층(5)의 Zn과 Ni가 치환 반응을 하여 Ni가 석출되는 것에 의해 Zn이 Ni에 의해 치환된다. 그 후, 치환된 Ni는 자신이 촉매가 되는 자기 촉매반응에 의해 Ni의 석출, 즉, 비-전해 Ni 도금 반응이 진행되고, Ni 범프(6)가 되는 Ni의 돌출이 형성된다. 다음, 순수세정이 행해진다.
단, 전처리로서 아연산염화 처리 대신 Pd 활성화 처리를 행한 경우는, 우선, Pd와 Ni가 치환 반응을 하여 Ni가 석출됨으로써, Pd가 Ni로 치환된다. 그 후, 치환된 Ni 자신이 촉매가 되는 자기 촉매 반응에 의해 Ni의 석출이 촉진되고, Ni 범프(6)가 되는 Ni의 돌출이 형성된다.
다음, 치환 Au 도금 처리에 의하여, 위에 Ni 범프(6)가 형성된 반도체 기판(1)을 주로 금 나트륨을 포함하는 치환 Au 도금액에 침적시킨다. 이러한 처리를 함으로써, 도1e에 나타내는 바와 같이, Ni 범프(6) 위에 Au층(9)(Au 박막층)이 형성된다.
상기 Ni 범프(6)와 같이, 범프가 표면에 산화막을 형성하는 재질로 이루어지는 경우, 얻어진 범프 표면의 산화를 방지할 목적으로, 산화 방지막으로서, 범프(금속 범프) 표면에, Au 박막 등의 귀금속 피막(귀금속 박막)이 형성된다.
상기 반도체 기판(1)을 치환 Au 도금액에 침적하면, Ni와 Au의 치환 반응이 개시되고, Ni 표면에 Au가 석출된다. 이론적으로는 Ni 표면이 Au에 덮이면 치환 반응이 종료한다. 그러나, 실제는 반도체 기판(1)을 치환 Au 도금액에 장시간 침적하면, 핀 윈도우 등으로 인하여 아래층의 Ni의 용리가 일어나며, Au 막의 밀착 강도가 저하된다. 따라서, 치환 Au 도금은 적정 시간에 수행하여야 한다. 치환 Au 도금이 Ni 범프(6) 표면의 Ni와 Au의 치환 반응에 의해서만 행해지기 때문에, 대단히 얇은 Au 층(9)이 형성된다. 그 후, 순수로 세정한다. 본 실시예에 있어서는 약 5분정도 순수세정을 행한다.
상기한 바와 같이, Ni 범프(6)를 비-전해 도금에 의해 형성하는 경우, 비-전해 Ni 도금에 의해 석출된 Ni는 미리 치환되었거나 혹은 이미 석출된 Ni 이외에는 화학적 결합이 없다. 즉, Ni는 Ni 위에만 석출된다. 따라서, 도1d 및 도1e, 도5d 및 도5e, 및 도6에 도시한 바와 같이, Ni 범프(6)와 Ni 범프(6)에 대면하고 있는 보호막(3) 사이에는 좁은 틈(7)이 존재한다.
따라서, 도1d 및 도1e, 도5d 및 도5e, 및 도6에 도시한 바와 같이, 남은 도금액 잔류물(8)에 의해, Ni 범프(6) 및 Au층(9)이 형성된다. 단, 도금 액 잔류물(8)은 황산 니켈 및 차아인산나트륨 등을 포함한다. 좁은 틈(7)에 남은 도금액 잔류 물(8)은, 통상의 순수세정에 의해서는 용이하게 제거되지 않거나 또는 완전히 제거되지 않는다.
본 실시예에 있어서, 반도체 기판(1)을 침적하는 용액(세정액)에 초음파를 적용한다. 즉, 용액(세정액)을 통해 전달되는 초음파의 작용으로, 상기 좁은 틈(7)의 심부까지 세정액이 침투되게 하여, 진동에 의해 상기 Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)에 잔류하는 도금액 잔류물(8)을 제거한다.
초음파 세정에 있어서, 초음파 대역의 선정이 중요하다. 세정에 사용하는 초음파를 예컨대, 수십 kHz 대역의 주파수로 한 경우, 캐비테이션에 의한 반도체 장치에의 데미지가 크다. 이 경우, Ni 범프(6)의 누락되거나 반도체 기판(1) 상의 A1배선에 대미지가 발생한다.
본 발명에 있어서는, 상기 초음파의 주파수를 950kHz 이상 3MHz 이하로 설정함으로써, 캐비테이션에 의한 반도체 장치에의 대미지 등을 억제할 수 있다. 또한, 상기 Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)에 잔류하는 도금액 잔류물(8)을 효율적으로 제거할 수 있다.상기 초음파의 주파수 상한치는, 초음파의 주파수가 제거될 목적물, 즉 도금액 잔류물(8)의 량에 따라 적정치로 설정되는 것이 바람직하다.
Ni 범프(6) 및 Au층(9)을 가지는 반도체 기판(1)(도1e에 도시한 반도체 장치)을 순수 중에 침적시킨다. 4.5∼5.0 W/cm2의 강도로, 주파수가 950 kHz의 메가 음파 대역의 초음파에 10분간 세정한다. 초음파 세정 처리를 행하면, 도1f 및 도2에 도시한 바와 같이, 전극 패드(2) 위의 Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)에 남는 도금액 잔류물(8)이 제거된 Ni 범프(6) 표면에 형성된 Au층(9)을 가지는 반도체 장치를 얻을 수 있다.
상기 반도체 장치의 제조에 있어서, 세정액으로서 순수를 사용한다. 그러나, 상기 세정액을 순수로 한정하는 것은 아니다. 도금액 잔류물(8)을 제거할 수 있는 용액이면, 특정 용액으로 한정할 필요는 없다. 따라서, 상기 반도체 장치의 제조 공정 있어 반도체 장치의 세정에 사용되는 모든 유형의 용액이 세정액으로서 사용될 수 있다. 세정액으로서, 도금액 잔류물(8) 성분을 용해시킬 수 있는 액체가 적합하게 사용된다. 세정액으로서 순수를 사용하는 경우, 계면활성제를 포함시켜, 세정효과를 향상시킬 수 있다.
상기 도금액 잔류물(8) 제거 공정에 있어서, 상기 세정액(순수)이 계면활성제를 포함함으로써, 계면활성제에 의해 세정액의 표면장력이 감소한다. 세정액의 표면 장력이 감소되기 때문에, 상기 Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)[보다 엄밀하게는 치환 Au 도금에 의해 보다 Ni 범프(6)표면에 Au 층(9)을 형성하는 경우에 있어서, 도1f에 나타내는 바와 같은 Ni 범프(6)표면의 Au 층(9)과 보호막(3) 사이의 좁은 틈]의 심부에 까지 세정액을 더 깊이 침투시킬 수 있다. 이러한 방식으로 상기 Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)에 잔류하는 도금액 잔류물(8)을 보다 효율적으로 제거할 수 있다. 따라서, 보다 유효한 세정 효과를 얻을 수 있음을 알 수 있다. 따라서, 세정액으로서, 계면활성제, 특히, 비이온계 계면활성 제와 순수의 혼합액을 사용함으로써, 세정효과를 높일 수 있다. 계면활성제로서 특히 비이온계의 계면활성제를 사용하는 경우, 세정중 세정액내의 이온에 의한 재오염이 방지할 수 있다. 이 때, 계면 활성제가 순수의 표면 장력을 감소시킬 수 있는 정도이면, 상기 계면 활성제의 함량은 특별히 제한적인 것은 아니다.
상기한 바와 같이, 범프가 예를 들면 Ni와 같이 표면에 산화막을 형성하는 재질로 형성되는 경우, 범프 표면[여기서는 Ni 범프(6)]에 치환 Au 도금에 의한 Au 층(9)을 형성함으로써, 범프 표면의 산화를 방지 할 수 있다. 이 경우, 상기 범프와 보호막(3) 사이에는 좁은 틈(7)이 존재한다. 따라서, 범프 표면에 치환 도금에 의해 Au 층(9)을 형성하는 경우, 상기 좁은 틈(7)에, Au 층(9) 형성시에 사용되는 도금액이 유입된다. 따라서, Au 층(9)의 형성 공정 후, 도금액 잔류물(8)의 제거 공정을 행한다. 이는 범프[Ni 범프(6)] 형성 공정 및 Au 층(9) 형성 공정에 있어서좁은 틈(7)에 남은 도금액 잔류물(8)을 전부 제거시킨다. 따라서, 신뢰도가 높은 반도체 장치를 제조 할 수 있는 동시에, 도금액 잔류물(8)을 효율적으로 제거할 수 있다.
상기 설명에서는, Au 층(9) 형성 공정 후, 도금액 잔류물(8)의 제거 공정을 행하는 것에 의해, Ni 범프(6) 형성 공정 및 Au 층(9)형성 공정에서 좁은 틈(7)에 잔류하는 도금액 잔류물(8)을 일시에 전부 제거하는 경우에 대하여 설명하였다. 그러나, 전극 패드(2) 위의 보호막(3)의 개구부(3a)에 비-전해 도금에 의해 형성된 금속 혹은 금속 화합물 피막이 산화막을 형성하지 않는 경우에는, 치환 Au 도금 전에, 일단, Ni 범프(6) 형성 공정에서 틈(7)에 잔류한 비-전해 Ni 도금액의 도금액 잔류물(8)을 제거할 수 있다. 그 후, 치환 Au 도금을 행한 후, 상기 Au 층(9) 형성 공정에 있어서 상기 틈(7)에 잔류했던, 치환 Au 도금액의 도금액 잔류물(8)을 제거함으로써, 틈(7)에 잔류한 도금액 잔류물(8)을 전부 제거할 수 있다. 전극 패드(2) 위의 보호막(3)의 개구부(3a)에 비-전해 도금에 의해 형성된 금속 혹은 금속 화합물 피막이, Ni와 같이 산화막을 형성하는 경우, 산화막이 형성되기 전에, Au 층(9)을 산화방지막으로서 형성하는 것이 바람직하다.
이상에 의해 전극 패드(2) 상의 범프 형성을 완료한다. 이와 같은 범프는 ILB(내부 리드 결합)에 의한 TCP(테이프 캐리어 패키지)에의 포장이나, 이방 도전성 수지를 사용한 플립-칩 포장이 가능하다. 또한, 접속 단자수와 무관하게, 정교한 피치 단자의 일괄 접합이 가능하다.
이하에서, 본 실시예에 있어 얻어진 반도체 장치를 TCP에 응용한 예를 설명한다.
반도체 장치(반도체 칩)와 도체 패턴(회로 기판)의 접속은, 반도체 장치의 범프 상의 Au, 즉, Ni 범프(6) 위의 Au 층(9)의 Au와 도체 패턴 상의 Sn(주석)에 의한 Au/Sn 공융 합금에 행해진다. 그러나, TCP의 내부 리드부는 Sn로 도금되고, 치환 Au 도금에 의해 Au 층(9)을 형성하는 경우와 같이, 반도체 장치의 Au 층(9)의 두께는 약 O.05μm 정도인 경우, Au/Sn의 공융이 충분히 형성되지 않는다. 따라서, 접속에 충분한 공융을 생성하기 위해서는 치환 Au 도금내의 Au두께로는 불충분하다. 따라서, 이하의 TCP의 제조에 있어서는, 다음과 같은 비-전해 Au 도금에 의해 형성되는 반도체 장치를 사용하였다. 상기 공정 후, 반도체 기판(1)(상기 반도체 장치)을 아황산 금나트륨을 주성분으로 하는 비-전해 Au 도금액에 침적한 후, 순수 세정함으로써, Ni 범프(6) 위에 약 1μm의 두께를 가지는 Au 층(9)을 형성한다.
치환 Au 도금액과 비-전해 Au 도금액은 모두 주 성분으로서, 금 아황산나트륨을 포함하고 있다. 그러나, 비-전해 Au 도금액은 환원제를 포함한다. 따라서, 비-전해 Au 도금에 있어서, 상기 비-전해 Au 도금액에 포함된 환원제에 의한 전하의 공급에 의해 계속적으로 Au의 석출이 일어난다. 한편, 치환 Au 도금에 있어서, 환원제에 의한 전하의 공급이 없고, Ni 범프(6) 최표면의 Ni와 Au간에 전하가 이동하는 것에 의한 치환반응만에 행해지기 때문에, 도금액(치환 Au 도금액)에 접촉하고 있는 Ni 범프(6)의 최표면이 Au로만 치환된다.
다음, 다시 한 번 초음파 세정 처리를 하여, 비-전해 Au 도금 처리 중 Ni 범프(6)와 보호막(3) 사이에 유입되는 비-전해 Au 도금액의 도금액 잔류물(8)을 제거한다. 이러한 방식으로, 전극 패드(2) 위에, Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)의 도금액 잔류물(8)이 제거된다. Au/Sn 공융 합금의 생성에 충분한 막 두께를 가지는 Au 층(9)이 형성된 Ni/Au 범프를 가지는 반도체 장치를 얻을 수 있다.
다음, 반도체 장치 및 도체 패턴을 약 500℃ 정도로 가열된 결합 수단에 의해 약 1 초 정도 서로 압박하여, Au/Sn 공융 합금에 접속한다. 그 후, 수지 밀봉을 행하여, 본 실시예에 의해 얻어진 반도체 장치를 사용하는 TCP를 얻는다.
상기 Ni 범프(6)[표면에 Au 층(9)을 가지는 Ni 범프(6) : Ni/Au 범프]와 보호막(3) 사이의 좁은 틈(7)의 도금액 잔류물(8)의 제거에 의한 효과(본 발명 유효성)를 확인하기 위하여, 상기 TCP를 121℃, 2.026×105Pa(온도 121℃, 압력2.026×105Pa의 경우, 습도96%)로 유지한 PCT(압력 쿠커 테스트)에 의해 시험하고, l00시간마다 전기 테스트를 행한 결과, 도금액 잔류물(8)을 제거하지 않는 반도체 장치(미세정품)를 사용한 경우, 100 시간에, 도금액 잔류물(8)이 용융 및 누설되어 단자간 누설 결함이 발생하였다. 이에 비하여, 본 실시예에서 얻어진 TCP는 300시간을 초과하여도 도금액 잔류물(8)의 용용 및 누설에 의한 단자간 누설 불량은 발생하지 않았다.
또한, 상기한 방법에 의해 얻어진 반도체 장치의 범프 셰어 강도, lLB 후의 내부 리드 강도, 온도 사이클에 의한 스트레스 테스트 등의 평가를 행한 결과, 전해 도금 범프 공정에 의해 범프를 형성한 경우와 비교하여 강도 저하는 없고, 초음파 세정에서의 범프[상기 공정에 의해 얻어진 Ni/Au 범프, 즉, 표면에 Au 층(9)이형성된 Ni 범프(6)]에의 데미지 등, 도금액 잔류물(8)의 제거 공정에 의한 부적합은 발생하지 않는 것을 확인하였다.
도3은 범프 셰어 강도를 측정하는 방법을 개략적으로 나타낸 설명도이다. 도3에 있어서, 범프(본 실시예에 있어서는 Ni/Au 범프)의 형성을 예시하였다. 또한 도4는 내부 리드 강도의 측정 방법을 예를 들어 설명한 설명도이다. 도4에 있어서, 범프(본 실시예에 있어서는 Ni/Au범프)의 형성을 예시하였다.
범프 셰어 강도는 범프 밀착력의 평가 방법이다. 도3에 도시한 바와 같이, 반도체 기판(11)[반도체 기판(1)] 위에 반도체 기판(11)에 평행하게 형성된 범프(12)[상기 공정에 의해 얻어진 Ni/Au 범프, 즉, 표면에 Au 층(9)이 형성된 Ni 범프(6)]에 대하여, 전단 툴(13)에 의해, 힘을 가한다. 이러한 방식으로, 수평 방향으로 범프의 셰어 강도를 측정한다.
또한, 상기 ILB후의 내부 리드 강도가 측정된다. 도4에 도시한 바와 같이, 반도체 기판(11)(반도체 기판(1)) 위에 형성된 범프(12)[상기 공정에 의해 얻어진 Ni/Au 범프, 즉, 표면에 Au 층(9)이 형성된 Ni 범프(6)]에 내부 리드(14)를 접속한다. 범프(12) 근방에서, 예를 들어 툴(15)에 의해 내부 리드(14) 하부에서 내부 리드(14)를 반도체 기판(1)에 수직인 방향으로 위로 밀어 올려, 간접적으로 범프(12)의 수직 방향의 파단 강도를 측정한다.
이상과 같이, 본 실시예에 따른 반도체 장치의 제조 방법은, 반도체 기판 상에 형성된 전극 패드; 개구부를 가지고, 개구부에서 상기 전극 패드의 일부가 노출되도록 상기 전극 패드 상에 형성된 절연성 보호막; 절연성 보호막의 개구부에, 개구부를 덮도록 형성된 돌출 전극{비-전해 도금에 의한 금속 범프[NiP(니켈인산염),NiB(붕소화니켈) 등] 또는 표면에 Au박막 등의 귀금속 피막이 형성되도록 한 금속 범프]를 구비한 반도체 장치의 제조 방법에 관한 것으로, 본 발명은 반도체 기판 상에 제공된 전극 패드 상에 형성된 절연성 보호막의 개구부에, 비-전해 도금에 의해 상기 돌출 전극을 형성하는 돌출 전극 형성 공정, 및 상기 돌출 전극과 절연성 보호막의 틈에 잔류하는 도금액 잔류물을 제거하는 도금액 잔류물 제거 공정을 포함한다.
상기 방법에 의하면, 비-전해 도금에 의한 돌출 전극의 형성은, 반도체 기판 상에 형성된 전극 패드 상에 선택적으로 행해지는 것이고, 상기 돌출 전극을 전해 도금에 의해 형성하는 경우와 같은 스퍼터링 장치에 의한 도금용 도전막의 형성이나 포토장치에 의한 범프 형성부의 포토레지스트 윈도우의 형성을 필요로 하지 않는다. 따라서, 공정의 간략화, 설비투자의 감축이 가능하다. 따라서, 높은 작업 처리량이나 피치의 정교화에 대한 유리한 특징을 살리면서, 비용을 절감할 수 있다.
또한, 돌출 전극을 비-전해 도금에 의해 형성하는 경우, 돌출 전극 형성 공정에 있어서 돌출 전극과 절연성 보호막 사이의 틈에 도금액 잔류물이 남는다. 상기 방법에 따라 잔류한 도금액 잔류물을 제거함으로써, 내습성을 향상시킬 있고, 단자간 누설 등의 결함을 방지한다. 따라서, 신뢰성이 높은 반도체 장치를 제조 할 수 있다.
그 결과, 종래의 전해 도금 범프 공정과 비교해 실질적으로 제조 비용을 감소시킨 비-전해 도금 범프 공정에 의해, 신뢰성이 높은 반도체 장치를 제공 할 수있다.
본 실시예에 있어서는, 용액(세정액) 내에 초음파를 적용하는 것에 의해, 상기 돌출 전극과 절연성 보호막 사이 틈의 도금액 잔류물을, 용액(세정액) 내에서의 초음파의 작용에 의해 제거하고 있다.
상기 돌출 전극과 절연성 보호막 사이의 틈에 잔류하는 도금액 잔류물은, 통상의 순수세정 정도로는 용이하게 제거되지 않는다. 따라서, 본 실시예에 기재한 바와 같이, 예를 들면 도금 후, 순수세정을 수행한 후, 초음파 세정한다. 이러한 방법에 의해, 통상의 순수세정에 의해 제거할 수 없었던, 상기 돌출 전극과 절연성 보호막 사이의 틈에 잔류하는 도금액 잔류물을 액체(세정액) 내에서의 초음파의 작용에 의해, 용이하고도 효율적으로 제거할 수 있다. 이 경우, 상기 액체(세정액)로서는, 계면활성제와 순수의 혼합액이 적합하게 사용된다. 또한, 도금액 잔류물을 초음파 세정에 의해 제거하는 것에 의해, 순수와 같이 취급성이 용이한 액체를 세정액으로 사용하여 도금액 잔류물을 제거할 수 있다고 하는 이점를 얻을 수 있다.
단, 본 실시예에 있어서는, 상기 반도체 장치를 사용한 TCP의 제조에 있어, 제조 공정이 조정된다. 즉, 먼저 치환 Au 도금에 의한 Au 박막으로서의 Au 층(9)을 형성한 후, 초음파 세정에 의해, 상기 Au 층(9)이 마련된 Ni 범프(6)와 보호막(3) 사이의 틈(7)[즉, Ni 범프(6)표면의 Au 층(9)과 보호막(3) 사이의 틈]에 잔류하는 도금액 잔류물(8)을 제거한다. 또한, 비-전해Au 도금에 의해 1μm의 두께를 가지는 Au 층(9)을 형성한다. 그 후, 다시 한 번, 초음파 세정을 한다. 단, 비-전해 Au 도금 후, 도금액 잔류물의 제거 조작(초음파 세정)을 행할 필요는 없다.
그 이유는 다음과 같다. 비-전해 Ni 도금에 의해 Ni 범프(6)를 형성하는 경우, Ni의 성장에 동반하여, Ni(Ni 범프(6))는 Ni와 보호막(3) 사이에 형성되는 좁은 틈(7)에 도금액이 남는다. 즉, Ni가 성장하면서 상기 틈(7)에 도금액이 축적된다. 그러나, Ni 범프(6) 형성 후의 비-전해 Au 도금 처리에 있어서는, 범프 표면과만 도금액이 접촉되고, 상기 Au 층(9)이 형성된 Ni 범프(6)(Ni/Au범프)와 보호막(3) 사이의 틈(7)에는 도금액이 들어가 기 어렵다. 또한 상술한 바와 같이 비-전해Au 도금 처리에 앞서 순수 중에서 초음파 세정을 행하고 도금액 잔류물(8)을 제거한 경우, 상기 틈(7)에는 이미 순수가 들어가 있기 때문에, 비-전해 Au 도금액이 들어가지 어려워진다. 또한, 비-전해 Au 도금을 사용하여 Au 층(9)을 형성하는 경우, 비-전해Au 도금에 의해 석출된 Au가 상기 틈(7)의 입구를 막게 된다. 따라서, 비-전해 Au 도금 후, 초음파 세정 대신, 순수에 반도체 장치를 침적시키거나 또는 순수를 반도체 장치를 통과시키는 통상의 순수세정을 행할 수 있다.
그러나, 비-전해 Au 도금을 이용해 Au 층(9)을 형성하는 경우, 비-전해 Au 도금에 의해 석출된 Au가 상기 틈(7)의 입구를 막아 버린다. 때문에, 비-전해 Au 도금 후, 상기 틈(7)으로 부터 도금액 잔류물(8)을 제거하는 것이 곤란하게 된다. 특히, 후술하는 실시예에 나타내는 바와 같이, 세정액에 반도체 장치를 침적시킴에 의한 도금액 잔류물(8)의 제거가 어렵게 된다. 이 때문에, 상술한 바와 같이, 치환 Au 도금 후, 비-전해 Au 도금에 의해 Ni 범프(6) 상에 형성된 약 1μm의 두께를 가지는 Au 층(9)을 형성하는 경우에서도, 치환 Au 도금 후, 도금액 잔류물 제거 공정을 행하는 것이 바람직하다.
따라서, 상기 반도체 장치의 제조 방법은, 상기 비-전해 도금에 의해 형성된 돌출 전극이 산화막을 형성하는 재질로 이루어지는 경우, 상기 돌출 전극, 비-전해 도금에 의해 형성된 돌출 전극 표면에 치환 도금에 의해 귀금속 박막(예컨대, 금 박막과 같은 귀금속 코팅)을 형성하는 금속 박막 형성 공정을 더 포함하고, 상기 귀금속 박막 형성 공정 후, 도금액 잔류물 제거 공정을 행하는 것이 바람직하다.
그 결과, 돌출 전극의 형성시에 상기 틈에 잔류하는 도금액 잔류물을 제거 할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제조할 수 있는 동시에, 도금액 잔류물을 효율적으로 제거할 수 있다.
또한, 산화막을 형성하는 물질로 이루어진 비-전해 도금에 의해 돌출 전극이 형성되는 경우, 비-전해 도금에 의한 돌출 전극의 표면상에 귀금속 박막을 형성하는 공정 및 귀금속 박막을 형성하는 공정에서 비-전해 도금을 수행하기 전에 도금액의 잔류물을 제거하는 공정을 더 포함하는 반도체 장치 제조방법이 바람직하다.
이러한 방식으로, 비-전해 도금에 의해 돌출 전극의 표면상에 귀금속 박막이 형성되는 경우, 도금액 잔류물의 제거 단계가 귀금속 박막을 형성하는 단계에서 수행되는 비-전해 도금에 앞서 수행되어, 돌출 전극을 형성할 때 틈에 잔류한 도금액 잔류물을 제거할 수 있다. 따라서, 높은 신뢰도를 가지는 반도체 장치를 제거할 수 있다. 도금액 잔류물을 효과적으로 제거할 수 있다.
[실시예 2]
이하에서, 본 발명에 따른 다른 실시예에 대해서 설명한다. 단, 본 실시예에 있어서는, 상기한 실시예 1과의 차이점을 주고 기술한다. 또한, 상술한 실시예 1에사용한 부재로서 동일의 기능을 가지는 부재에는 동일한 참조 번호를 부가하고, 그 설명은 생략한다.
상술한 실시예에서는, 돌출 전극과 절연성 보호막 사이의 좁은 틈에 잔류한 도금액 잔류물을 초음파 세정에 의해 제거하는 방법을 설명하였다. 본 실시예에서는 돌출 전극과 절연성 보호막 사이의 좁은 틈에 잔류한 도금 액 잔류물을 세정액에 의한 세정에 의해 제거하는 방법에 대해서 설명한다.
본 실시예에 있어서, 도금액 잔류물(8)의 제거에 사용되는 세정액은, 적어도 과산화수소를 포함하는 용액이다. 세정액에 포함된 과산화수소에 의해, 세정액이 돌출 전극과 절연성 보호막 사이의 좁은 틈에 침입한다. 이러한 방식으로, 비-전해 도금시의 트랩된 황산 니켈이나 차아인산나트륨 등의 도금액 잔류물을 용이하게 제거할 수 있다. 따라서, 초음파 세정을 하지 않는 경우에서도, 상기 세정액을 사용함으로써, 단지, 세정액에, 세정 대상이 되는 반도체 장치를 침적하여서만 상기 돌출 전극과 절연성 보호막과의 틈에 잔류하는 도금액 잔류물을 제거할 수 있다. 이러한 경우, 초음파 발생기를 사용할 필요가 없으며, 이는 설비투자의 감축이 가능하다고 하는 이점을 갖는다.
상기 세정액 내에서의 과산화수소의 함유량은 특별히 한정되지는 않지만, 10중량% 이상인 것이 바람직하다. 또한, 상기 세정액 중의 과산화수소의 함유량이 10중량% 미만이 되면 세정 효과가 저하되고, 충분한 세정 효과를 얻을 수 없어 될 우려가 있다. 또한 상기 과산화수소는 구입이 용이한 30중량% 이하인 것이 바람직하다. 상기 과산화수소의 함유량이 30중량%를 초과하는 것은 상업적인 구입이 어렵기때문에 제조비용을 증가시킨다.
또한, 상기 세정액은 암모니아를 포함하는 것이 바람직하다. 따라서, 과산화수소와 암모니아를 포함하는 용액(과산화수소, 암모니아, 및 물을 포함하는 혼합액)이 적합하게 사용된다. 암모니아를 포함함으로써, 세정액의 세정 효과를 개선시킬 수 있다. 따라서, 돌출 전극과 절연성 보호막 사이의 틈에 잔류하는 도금액 잔류물을 보다 효율적으로 제거할 수 있다. 따라서, 과산화수소와 암모니아를 포함하는 용액을 세정액으로 사용함으로써, 높은 세정 효과를 얻을 수 있다. 또한, 돌출 전극과 절연성 보호막 사이의 틈에 잔류하는 도금액 잔류물을 효율적으로 제거할 수 있다.
상기 세정액 중에서의 암모니아의 함유량이 특별히 한정되는 것은 아니지만, 14 중량％ 이하인 것이 바람직하다. 과산화수소의 함유량이 14 중량％를 초과하면, 과산화수소의 분해가 급격하게 진행되는 경향이 있다. 따라서, 세정액이 암모니아를 0 내지 14중량% 이하의 범위 내에서 포함함으로써, 과산화수소가 급격하게 분해하지 않고, 높은 세정 효과를 얻을 수 있다.
또한, 상기 세정액이 킬레이트제를 더 포함하는 것이 바람직하다. 킬레이트제를 포함함으로써, 세정액 내의 킬레이트제가 도금액 잔류물과 킬레이트를 형성한다. 이에 의해, 도출 전극과 절연 보호막 사이의 틈에 남은 도금액 잔류물을 효과적으로 제거할 수 있다. Ni 범프(6)가 돌출 전극으로서 형성되는 경우, 상기 세정액으로서는, Ni와 킬레이트를 형성 할 수 있는 킬레이트제를 포함하는 것이 바람직하다. 킬레이트제로서는, 예컨대, 에틸렌디아민테트라아세트산(이하,ＥＤＴＡ로 기재함)이 될 수 있다.
상기 세정액 중의 킬레이트제의 함유량은, 사용하는 킬레이트제에 따라 적합하게 설정할 수 있으며, 특별히 한정되는 것은 아니다. 그러나, 상기 킬레이트제, 예컨대, EDTA를 사용하는 경우, 그 함유량은 EDTA가 용액에 서 용해되기 어렵고, 또 세정 비용을 증가시키는 경향이 있기 때문에, ５중량％ 이하인 것이 바람직하며, １중량％ 이상 ５중량％ 이하의 범위내인 것이 바람직하다.
본 실시예에 있어서, 도금액 잔류물 제거에 사용되는 세정액으로서는, 구체적으로는, 과산화수소와 물로 이루어지는 혼합액이나, 과산화수소/암모니아/물로 이루어지는 혼합액, 과산화수소/킬레이트제/물로 이루어지는 혼합액, 과산화수소／암모니아／킬레이트제／물로 이루어지는 혼합액 등을 사용할 수 있다.
상기 세정액으로서는, 예컨대, 과산화수소 l0 중량% 이상 30 중량% 이하, 암모니아 14 중량% 이하, 물 56 중량% 이상 90 중량% 이하(합계 100 중량%)의 조성비를 가지는 수용액을 사용할 수 있다. 또한, 세정액으로, 예컨대, 과산화수소 10 중량％ 이상 30 중량％ 이하, 암모니아 14 중량％ 이하, ＥＤＴＡ ５중량％ 이하, 물 51 중량％ 이상 ９０중량％ 이하(합계 100 중량%)의 조성비를 가지는 수용액을 사용할 수 있다. 또한, 세정액으로, 예컨대, 과산화수소１０중량％ 이상 ３０중량％ 이하, 암모니아５중량％ 이상 ｌ４중량％ 이하, ＥＤＴＡ１중량％ 이상 5중량% 이하, 물 51중량% 이상 90중량% 이하(합계 100 중량%)의 조성비를 가지는 수용액을 사용할 수 있다.
상기한 세정액을 사용함으로써, 세정액이, 돌출 전극과 보호막 사이의 좁은틈, 또는 상기 돌출 전극이 표면으로 예컨대, Au 박막 등의 귀금속 피막이 형성된 돌출 전극의 경우, 귀금속 피막과 보호막 사이의 좁은 틈에 침입한다. 또한, 세정액이 틈에 잔류하고 있는 황산니켈이나 차아인산나트륨 등의 도금액 잔류물을 용이하게 용융 및 제거한다.
이하에서, 본 실시예에 따른 반도체 장치의 제조 방법을 도1a∼도1f내지 도4를 참조하여, 순서대로 설명한다.
도1a∼도1e의 공정은 상술한 실시예와 동일한 실시에이다. 본 실시예에 있어서, Ni 범프(6)가 형성된 반도체 기판(1)을 치환 Au 도금액으로 침적하고, 그 후, 순수세정을 행하여 도le에 도시한 바와 같이 Ni 범프(6) 위에 Au 층(9)을 형성한다. 또한, Au 층(9)이 형성된 반도체 기판(1)을 과산화수소를 포함하는 세정액으로 10분간 침적하고, 그 후, 순수에서 5분 정도 세정하여, Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)에 존재하는 도금액 잔류물(8)을 제거한다.
상기 세정액으로서는, 30중량% 농도의 과산화수소수, 28중량% 농도의 암모니아수, 순수, 및 EDTA를 혼합한 것을 사용한다.
[세정액 조성]
30% 과산화수소 수용액 6250m1
28% 암모니아 수용액 2000ml
순수 5000ml
EDTA 250g
세정액 중의 과산화수소, 암모니아, EDTA의 함량은, 각각, 13.9중량%, 4.l중량%, 1.9중량%이다.
따라서, 도1f 및 도2에 도시한 바와 같이, 세정액에 의한 세정 전의 순수 세정에 의해서는 제거 할 수 없었던 Au 층(9)이 형성된 Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)[즉, Ni 범프(6) 상의 Au 층(9)과 보호막(3) 사이의 좁은 틈]에 존재하는 도금액 잔류물(8)을 제거 할 수 있게 된다. 그 결과, 전극 패드(2) 위에 Au 층(9)이 형성된 Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)의 도금액 잔류물(8)이 제거되며, Ni범프(6) 상에 Au 층(9)이 형성된 반도체 장치를 얻을 수 있다.
또한, 본 실시예에 있어서는, 치환 Au 도금 후, 잔류물 제거 공정으로서 세정액에 의한 세정을 행하였다. 그러나, 전극 패드(2) 위의 보호막(3)의 개구부(3a)에, 비-전해 도금에 의해 형성된 금속 혹은 금속 화합물 피막이 산화막을 형성하는 경우에는 치환 Au 도금 전에 세정액에 의한 세정을 실시할 수도 있다.
이러한 방식으로 전극 패드(2) 위의 범프형성이 완료된다. 이와 같이 형성된 범프는 ILB에 의한 TCP에의 포장이나, 이방 도전성 수지를 사용한 플립-칩 포장이 가능하고, 접속 단자수에 상관없이 정교한 피치 단자의 일괄 접합이 가능하다. 따라서, 본 실시예는 Au 층(9)이 형성된 Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)의 도금액 잔류물(8)의 제거에 의한 효과(본 발명 유효성)를 확인하기 위하여, 본 실시예에 의해 얻어진 반도체 장치를 TCP로 사용하며, 얻어진 TCP를 121℃의 온도 및 2.026×105Pa의 압력에서 유지된 PCT에 의해 시험하고, 100 시간마다 전기적 테스트를 행하였다.
따라서, 본 실시예에 있어서, 상기 반도체 장치를 TCP에 사용하기 위하여, 상기 공정 후, 상기 반도체 기판(1)을 금 아황산나트륨을 주성분으로 하는 비-전해 Au 도금액에 침적하여, 습식 공정으로 비-전해 Au 도금 처리를 한다. 그 후, 순수에서 세정함으로써, Ni 범프(6) 위에, 약 1μm 두께의 Au 층(9)을 형성한다.
본 실시예에 있어서는, Ni 범프(6)와 보호막(3) 사이의 좁은 틈(7)의 도금액 잔류물(8)을 치환 Au 도금 후에만 제거한다. 그러나, 상술한 실시예에서 기재한 바와 같이, 비-전해 Au 도금 후, 순수 중에서 초음파 세정을 함으로써, 비-전해 Au 도금 후, 틈(7)을 더 세정할 수도 있다.
본 실시예에 있어서도, 앞서 기술한 실시예에서 기재한 이유로, 잔류물 제거 공정은 치환 Au 도금 후, 잔류물을 제거하는 것이 바람직하다. 비-전해 Au 도금이 치환 Au 도금 후에 행해지는 경우에는, 비-전해 Au 도금 전(치환 Au도금 후, 비-전해 Au 도금 전）에 수행하는 것이 바람직하다.
상기 공정에 따라, 전극 패드(2) 위에, 전극 패드(2)와 보호막(3) 사이의 좁은 틈(7)의 도금액 잔류물(8)이 제거되었다, Au/Sn 공융 합금의 생성에 충분한 두께를 가지는 Au 층(9)을 가지는 Ni/Au 범프가 형성된 반도체 장치를 얻을 수 있다.
다음, 실시예 1에서와 같이, 반도체 장치를 밀봉한다. 그 후, 치환 Au 도금 후 세정에 의해 도금액 잔류물(8)을 제거하고, 비-전해 Au 도금 처리된 범프를 구비한 반도체 장치를 얻을 수 있다.
TCP를 PCT(121℃, 2.026×105Pa)에 의해 시험한 결과, 비교예로서 사용된 미세정품은 100 시간 이내에 도금액 잔류물(8)을 용융 및 누설이 일어나고, 단자간 누설 불량이 발생하였다. 그러나, 본 실시예에 의한 TCP는 300시간을 넘어도 단자간 누설 불량이 발생하지 않았고, 내습성이 향상된 효과를 나타내었다.
이상과 같이, 본 실시예에 의하면, 다음과 같은 이점을 얻을 수 있다. 즉, 비-전해 Ni 도금 다음의 순수 세정 후, 상기 세정액을 사용하여 세정함으로써 도금액 잔류물을 제거하는 공정을 행하는 것에 의하여, 순수세정에서는 제거할 수 없었던 Ni/Au 범프[즉, Au 층(9)을 가지는 Ni 범프(6)]와 보호막(3) 사이의 좁은 틈(7)에 존재하는 도금액 잔류물(8)을 제거할 수 있었다. 이는 반도체 장치의 내습성을 대폭적으로 향상할 수 있었다. 그 결과, 비-전해 도금에 의해 돌출 전극(Ni 범프(6))을 형성한 반도체 장치의 신뢰성을 향상시킬 수 있었다.
상기한 바와 같이, 본 실시예에 따른 반도체 장치의 제조 방법은 또한, 반도체 기판; 개구부를 가지고 개구부에 노출된 전극 패드부를 가지는 전극 패드 상에 형성된 절연성 보호막; 및 절연성 보호막의 개구부에, 개구부를 덮도록 형성된 돌출 전극[비-전해 도금에 의한 금속 범프(NiP, NiB등]또는 표면에 Au박막 등의 귀금속 박막으로 이루어지는 산화 방지막이 형성된 금속 범프)을 구비한 반도체 장치의 제조 방법에 관한 것으로, 반도체 기판 상에 설치된 전극 패드 상에 형성된 절연성 보호막의 개구부에, 비-전해 도금에 의한 돌출 전극을 형성하는 돌출 전극 형성 공정, 및 상기 돌출 전극과 절연성 보호막 사이의 틈에 잔류하는 도금액 잔류물을 제거하는 도금액 잔류물 제거 공정을 포함하는 것을 특징으로 한다.
상기한 방법에 의해, 앞서 기술한 실시예에서 기재한 바와 같이, 돌출 전극을 전해 도금에 의해 형성하는 경우와 비교하여, 공정의 간략화, 설비투자의 감소가 가능하다. 따라서, 이러한 방법은 높은 작업 처리량 또는 피치 정교화와 같은 이점을 가지면서 비용을 절감시킬 수 있다. 동시에, 단자간 누설 등의 결함을 방지하고, 내습성이 향상되어 신뢰성이 높은 반도체 장치를 제조할 수 있다.
본 실시예에 있어서, 잔류물 제거 공정은, 세정액에 의한 세정 공정이다. 또한, 세정액은 적어도 과산화수소를 포함하는 용액이다.
상기한 방법에 따라, 상기 세정액이 상기 돌출 전극과 절연성 보호막 사이의 좁은 틈에 침입하여, 비-전해 도금 시의 도금액 잔류물인 황산 니켈이나 차아인산나트륨 등의 도금액 잔류물을 용융 및 제거시킬 수 있다. 따라서, 상기한 방법에 의해, 상기 돌출 전극과 절연성 보호막과의 틈에 잔류하는 도금액 잔류물을 제거할 수 있다.
상기 세정액으로서는, 과산화수소／암모니아／물의 혼합액이 적합하게 사용된다. 이러한 경우, 세정액은, 과산화수소 １０∼３０중량％, 암모니아０∼ｌ４중량％, 물 ５６∼９０중량％이고, 전체 합계가 １００중량％가 되는 조성비를 가지는 것이 바람직하다. 또한 세정액은, 금속과 킬레이트를 형성할 수 있는 킬레이트제를 포함하는 것이 더 바람직하다. 이 경우, 세정액은 과산화수소 10∼30중량%, 암모니아 0∼14중량%, 에틸렌디아민테트라아세트산 0∼5중량%, 물 51∼90중량% 이며, 전체 합계가 100중량%가 되는 조성비를 가지는 것이 바람직하다.
본 발명에 따라, 높은 작업 처리량 및 피치의 정교화를 꾀할 수 있으며 동시에 먼지, 또한, 내습성이 향상된, 신뢰성이 높은 반도체 장치의 제조 방법을 얻을 수 있다.
상기에서 기재한 본 발명은 다양한 방식으로 그 변형이 가능하다. 이러한 변형은 본 발명의 범주를 벗어나는 것이 아니며, 당해 기술 분야의 통상의 지식을 가지는 자에게 명백한 것으로 첨부되는 특허 청구의 범위에 의해 한정되는 본 발명의 범주내의 것이다.

Claims (21)

  1. 반도체 기판 상에 제공된 전극 패드 상에 형성된 절연성 보호막의 개구부에, 비-전해 도금에 의해 돌출 전극을 형성하는 돌출 전극 형성 공정, 및
    상기 돌출 전극과 절연성 보호막 사이의 틈에 남은 도금액 잔류물을 제거하는 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 비-전해 도금에 의해 형성된 돌출 전극이 산화막을 형성하는 재질로 이루어지는 경우, 상기 돌출 전극 표면에 치환 도금에 의하여 귀금속 박막을 형성하는 귀금속 박막 형성공정, 및
    상기 귀금속 박막 형성 공정 후, 도금액 잔류물을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서, 상기 비-전해 도금에 의해 형성된 돌출 전극이 산화막을 형성하는 재질로 이루어지는 경우, 상기 돌출 전극 표면에 비-전해 도금에 의해 귀금속 박막을 형성하는 귀금속 박막 형성 공정, 및
    상기 귀금속 박막 형성 공정에 있어서 비-전해 도금을 행하기 전에 도금액 잔류물 제거 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서, 비-전해 도금에 의해 형성된 돌출 전극이 산화막을 형성하는 재질이 아닌 재질로 이루어진 경우, 상기 도금액 잔류물 제거 공정이 돌출 전극의 형성 후에 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서, 상기 방법이, 상기 돌출 전극 표면에 치환 도금에 의하여 귀금속 박막을 형성하는 귀금속 박막 형성공정, 및
    상기 돌출과 상기 절연성 산화막 사이에 남은, 치환 도금에 의해 형성된 도금액 잔류물을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 4 항에 있어서, 상기 방법이 비-전해 도금에 의해 돌출 전극의 표면에 귀금속 박막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서, 비-전해 도금에 의해 형성된 돌출 전극이 산화막을 형성하는 재질이 아닌 재질로 이루어지고, 치환 도금에 의해 돌출 전극의 표면상에 귀금속 박막이 형성되는 경우, 상기 도금액 잔류물 제거 공정이 귀금속 박막 형성 후에 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서, 상기 도금액 잔류물이 세정액 내에 초음파를 적용함으로써 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서, 상기 초음파의 주파수가 950 kHz 이상 3 MHz 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 8 항에 있어서, 상기 세정액이 계면활성제를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서, 상기 계면활성제가 비이온성 계면활성제인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 1 항에 있어서, 상기 도금액 잔류물을 과산화수소를 포함하는 세정액에서 세정하여 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 12 항에 있어서, 상기 세정액이 10중량% 이상 30중량% 이하의 과산화수소를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 12 항에 있어서, 상기 세정액이 킬레이트제를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 14 항에 있어서, 상기 킬레이트제가 에틸렌디아민테트라아세트산이며, 세정액이 1중량% 이상 5중량% 이하의 에틸렌디아민테트라아세트산을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 12 항에 있어서, 상기 세정액이 과산화수소와 암모니아를 포함하는 수용액인 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 16 항에 있어서, 상기 세정액이 5중량% 이상 14중량% 이하의 암모니아를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 16 항에 있어서, 상기 세정액이 킬레이트제를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 18 항에 있어서, 상기 킬레이트제가 에틸렌디아민테트라아세트산이며, 상기 세정액이 1중량% 이상 5중량% 이하의 에틸렌디아민테트라아세트산을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 12 항에 있어서, 상기 세정액이, 전체 중량을 100중량％로 하는 경우, 과산화수소 10중량％ 이상 30중량％ 이하, 암모니아 0중량％ 이상 14중량％ 이하, 및 물 56중량％ 이상 90중량％ 이하의 비율로 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제 12 항에 있어서, 상기 세정액이, 전체 중량을 100 중량%로 하는 경우, 과산화수소 10중량% 이상 30중량% 이하, 암모니아 0중량% 이상 14중량% 이하, 에틸렌디아민테트라아세트산 0중량% 이상 5중량% 이하, 물 51중량% 이상 90중량% 이하의 비율로 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2001-0055318A 2000-09-08 2001-09-08 반도체 장치의 제조방법 KR100446715B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000274081A JP3886712B2 (ja) 2000-09-08 2000-09-08 半導体装置の製造方法
JPJP-P-2000-00274081 2000-09-08

Publications (2)

Publication Number Publication Date
KR20020020658A KR20020020658A (ko) 2002-03-15
KR100446715B1 true KR100446715B1 (ko) 2004-09-01

Family

ID=18759908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0055318A KR100446715B1 (ko) 2000-09-08 2001-09-08 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US6518162B2 (ko)
JP (1) JP3886712B2 (ko)
KR (1) KR100446715B1 (ko)
TW (1) TW509998B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10221857A1 (de) 2002-05-16 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
KR100972061B1 (ko) * 2002-12-30 2010-07-22 동부일렉트로닉스 주식회사 반도체 소자의 패드 알루미늄 처리 방법
JP2004304151A (ja) * 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004304152A (ja) * 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP3918941B2 (ja) * 2003-03-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
KR101138861B1 (ko) * 2003-10-01 2012-05-14 삼성전자주식회사 발광소자의 본딩 구조체 및 이를 이용한 본딩방법
JP4141403B2 (ja) * 2004-04-01 2008-08-27 富士通株式会社 半導体装置及び半導体装置の製造方法
US20070004182A1 (en) * 2005-06-30 2007-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and system for inhibiting immersion lithography defect formation
KR100721167B1 (ko) * 2005-08-24 2007-05-23 삼성전기주식회사 이미지 센서 모듈과 그 제조 방법 및 이를 이용한 카메라모듈
KR20080049807A (ko) 2005-10-03 2008-06-04 로무 가부시키가이샤 반도체 장치
JP4922891B2 (ja) * 2006-11-08 2012-04-25 株式会社テラミクロス 半導体装置およびその製造方法
TWI448551B (zh) * 2008-02-15 2014-08-11 Lion Corp 洗淨劑組成物及電子裝置用基板之洗淨方法
TWI380423B (en) * 2008-12-29 2012-12-21 Advanced Semiconductor Eng Substrate structure and manufacturing method thereof
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
JP4760930B2 (ja) * 2009-02-27 2011-08-31 株式会社デンソー Ｉｃ搭載基板、多層プリント配線板、及び製造方法
JP4798237B2 (ja) * 2009-03-09 2011-10-19 株式会社デンソー Ｉｃ搭載基板、及び多層プリント配線板
JP2011060934A (ja) * 2009-09-09 2011-03-24 Mitsui High Tec Inc リードフレーム及び半導体装置の製造方法
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
US8765531B2 (en) * 2012-08-21 2014-07-01 Infineon Technologies Ag Method for manufacturing a metal pad structure of a die, a method for manufacturing a bond pad of a chip, a die arrangement and a chip arrangement
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9873180B2 (en) 2014-10-17 2018-01-23 Applied Materials, Inc. CMP pad construction with composite material properties using additive manufacturing processes
US11745302B2 (en) 2014-10-17 2023-09-05 Applied Materials, Inc. Methods and precursor formulations for forming advanced polishing pads by use of an additive manufacturing process
US9776361B2 (en) 2014-10-17 2017-10-03 Applied Materials, Inc. Polishing articles and integrated system and methods for manufacturing chemical mechanical polishing articles
US10875153B2 (en) 2014-10-17 2020-12-29 Applied Materials, Inc. Advanced polishing pad materials and formulations
CN113579992A (zh) 2014-10-17 2021-11-02 应用材料公司 使用加成制造工艺的具复合材料特性的cmp衬垫建构
WO2017074773A1 (en) 2015-10-30 2017-05-04 Applied Materials, Inc. An apparatus and method of forming a polishing article that has a desired zeta potential
US10593574B2 (en) 2015-11-06 2020-03-17 Applied Materials, Inc. Techniques for combining CMP process tracking data with 3D printed CMP consumables
US10391605B2 (en) 2016-01-19 2019-08-27 Applied Materials, Inc. Method and apparatus for forming porous advanced polishing pads using an additive manufacturing process
US11471999B2 (en) 2017-07-26 2022-10-18 Applied Materials, Inc. Integrated abrasive polishing pads and manufacturing methods
WO2019032286A1 (en) 2017-08-07 2019-02-14 Applied Materials, Inc. ABRASIVE DISTRIBUTION POLISHING PADS AND METHODS OF MAKING SAME
CN112654655A (zh) 2018-09-04 2021-04-13 应用材料公司 先进抛光垫配方
US11813712B2 (en) 2019-12-20 2023-11-14 Applied Materials, Inc. Polishing pads having selectively arranged porosity
US11878389B2 (en) 2021-02-10 2024-01-23 Applied Materials, Inc. Structures formed using an additive manufacturing process for regenerating surface texture in situ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539469A (en) * 1976-07-15 1978-01-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device having electrode of stepped structure and its production
US6492311B2 (en) * 1990-11-05 2002-12-10 Ekc Technology, Inc. Ethyenediaminetetraacetic acid or its ammonium salt semiconductor process residue removal composition and process
JPH07326848A (ja) 1994-05-30 1995-12-12 Mitsubishi Gas Chem Co Inc 金メッキ成形基板の洗浄方法
JP3192610B2 (ja) 1996-05-28 2001-07-30 キヤノン株式会社 多孔質表面の洗浄方法、半導体表面の洗浄方法および半導体基体の製造方法
JP3413020B2 (ja) * 1996-07-17 2003-06-03 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US20020058412A1 (en) 2002-05-16
JP3886712B2 (ja) 2007-02-28
KR20020020658A (ko) 2002-03-15
JP2002083835A (ja) 2002-03-22
US6518162B2 (en) 2003-02-11
TW509998B (en) 2002-11-11

Similar Documents

Publication Publication Date Title
KR100446715B1 (ko) 반도체 장치의 제조방법
KR101089449B1 (ko) 반도체 장치 및 그 제조 방법
US3761309A (en) Ctor components into housings method of producing soft solderable contacts for installing semicondu
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
JP3949505B2 (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
CN101994104A (zh) 非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置
JPH098438A (ja) ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
JPH06232136A (ja) 半導体素子の電極形成方法
JP4196314B2 (ja) Ｎｉ電極層の形成方法
JP3274381B2 (ja) 半導体装置の突起電極形成方法
KR100534219B1 (ko) 반도체 장치 및 그 제조 방법
JP2000038682A (ja) ニッケルめっき方法及び半導体装置
KR100619345B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
JP3594724B2 (ja) リードフレームの部分貴金属めっき方法
JP6873311B2 (ja) 半導体素子及びその製造方法
WO2020208998A1 (ja) 半導体装置及びその製造方法
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子
JP2004343136A (ja) 半導体装置
US7538021B2 (en) Removing dry film resist residues using hydrolyzable membranes
US9362241B2 (en) Manufacturing method for semiconductor devices
JP2839513B2 (ja) バンプの形成方法
JP3453054B2 (ja) 半導体素子の電極構造および電極形成方法
KR20020070584A (ko) 언더 범프 메탈의 제조방법 및 그 구조
JPH04215463A (ja) ガラス封止パッケージ端子へのメッキ方法
JP2004282103A (ja) リードフレームの部分貴金属めっき方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee