KR100534219B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100534219B1
KR100534219B1 KR10-2000-0011555A KR20000011555A KR100534219B1 KR 100534219 B1 KR100534219 B1 KR 100534219B1 KR 20000011555 A KR20000011555 A KR 20000011555A KR 100534219 B1 KR100534219 B1 KR 100534219B1
Authority
KR
South Korea
Prior art keywords
metal film
semiconductor device
metal
electrode
film
Prior art date
Application number
KR10-2000-0011555A
Other languages
English (en)
Other versions
KR20010014544A (ko
Inventor
마끼노유따까
에가미도시하루
와따나베에이지
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20010014544A publication Critical patent/KR20010014544A/ko
Application granted granted Critical
Publication of KR100534219B1 publication Critical patent/KR100534219B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 침식성을 갖는 솔더 성분에 대해 유효한 금속피막을 전극 상에 설치한 반도체 장치 및 그 제조 방법을 제공한다. 전극 상에 형성된 금속피막과, 이 금속피막을 제외한 영역에 형성된 보호막을 구비하며, 금속피막은 보호막과 접하는 단부에 융기부를 갖는 반도체장치이다. 또, 상기 반도체 장치는, 중심 원자로 되는 금속을 포함한 화합물 및 글리신(glycine)을 포함한 킬레이트(chelate) 용액으로 전극을 활성화 처리하고, 무전해 금속도금 처리를 하여 금속피막을 형성하는 공정에 의해서 제조된다.

Description

반도체장치 및 그 제조방법 {SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING THE SAME}
본 발명은 전극 상에 내구성이 높은 금속피막을 갖는 반도체장치 및 그 제조 방법에 관한 것이다.
종래부터, 반도체장치의 전극 상에는 배리어 금속(barrier metal)이라 불리는 금속피막이 설치되어 있다. 이 배리어 금속은 무전해 금속도금법으로 형성되는 경우가 있다. 예를 들면, 도 7(a) 는 배리어 금속을 포함한 표면을 확대한 종래 반도체장치의 일부 개요를 도시하는 도면이다. 반도체장치(100)는 실리콘을 주성분으로 한 기재 상에 전극(103)을 갖는다. 이 전극(103) 상에는 배리어 금속(105)이 설치된다. 전극(103) 상의 배리어 금속(105)을 포함한 전극 부분을 제외한 영역에는 보호막으로서 패시베이션막(passivation film)(106)이 설치되어 있다.
도 7(a) 에 도시된 바와 같이 배리어 금속(105)은 그 단부(105A)에서 패시베이션막(106)과 접하고 있다. 이 경우의 단부(105A)는 접하는 패시베이션막(106)과 대략 동일한 두께를 갖는다. 또, 배리어 금속(105)은 전체적으로 평탄한 형상을 갖는다.
도 7(b) 는 배리어 금속을 포함한 표면을 확대한 다른 종래 반도체장치(200)의 일부 개요를 똑같이 나타낸 일부 개략도이다. 도 7(a) 와 동일 부호는 동일 부위이다. 도 7(b) 에 도시된 것은, 배리어 금속을 조금 두껍게 부착한 경우이다. 따라서, 도 7(b) 가 도 7(a) 와 다른 것은 조금 두꺼운 배리어 금속(115)과, 그 단부(115A)이다. 도 7(b) 에 있어서는, 단부(115A)가 패시베이션막(106)의 단부를 덮고 있다. 그러나, 단부(115A) 이외에서는 대략 동일한 두께를 갖는다. 또한, 배리어 금속(115)도 전체적으로 평탄한 형상을 갖는다.
그리고, 도 7(a) 및 (b) 에 도시된 반도체장치(100, 200)는 접합용 솔더 범프(107)를 배리어 금속(105), 배리어 금속(115) 상에 갖고, 외부 전극과 접합 가능하게 되어 있다.
전술한 바와 같이, 반도체장치(100, 200)를 외부 전극에 접속하기 위하여, 솔더가 사용되고 있다. 종래의 솔더는 납을 주성분으로 하는 것이었다. 그러나, 최근에는 환경 문제를 배려하여, 예컨대 주석을 주성분으로 하는 솔더를 사용하도록 하고 있다.
그런데, 예컨대 주석을 주성분으로 하고 은을 포함한 솔더를 사용한 경우, 전술한 반도체장치(100, 200)에 있어서 솔더 범프(107)와 접촉하는 단부의 강도가 저하되어 접속 불량이 되고, 또 이 불량이 현저한 경우에는 전극(103)과 솔더 범프(107)가 접촉하여 배리어 금속(105)이 그 기능을 완수하지 못한다는 문제가 발생한다. 또한, 솔더 범프(107)와 배리어 금속(105)이 전극(103)으로부터 박리된다는 문제도 발생하고 있다.
본 발명은 상기 문제를 해결하고, 전극 상에 내구성이 높은 금속피막을 갖는 반도체장치와 그 제조 방법을 제공하는 것을 목적으로 한다.
또한, 상기 문제가 발생되는 상세한 메커니즘에 대해서는 정확하게 파악되어 있지 않다. 그러나, 솔더의 주성분이 되는 금속의 침식성, 확산성이 관여되어, 금속피막의 단부에서 우선적으로 진행되는 것으로 추측된다. 이에 대해서, 본 발명자 등이 예의연구를 한 결과, 상기 금속피막을 소정의 형상으로 함으로써, 상기 문제의 발생을 억제할 수 있다는 것을 확인하고 본 발명에 도달한 것이다.
상기의 목적은, 전극과, 상기 전극 상에 형성된 금속피막과, 상기 금속피막을 제외한 영역에 형성된 보호막과, 상기 금속피막 상에 접합용 범프를 구비하며, 상기 금속피막은 상기 보호막과 접하는 단부에 융기부를 갖는 반도체장치에 의해서 달성된다.
본 발명자 등의 예의연구의 결과, 솔더 중에 침식성, 확산성을 갖는 성분이 존재하는 경우에도, 보호막과 접하는 금속피막의 단부에 융기부를 형성하면 금속피막의 내구성을 향상시킬 수 있다는 것을 찾아낸 것이다.
본 발명에 있어서, 금속피막의 단부는 종래와는 달리 융기된 형상을 이루고 있다. 그 때문에, 외부 단자와 접합할 때에 솔더가 사용되어도 솔더측으로부터의 침식, 확산되는 성분을 분산시켜서 내구성이 향상되는 것이라고 예상된다.
여기서, 금속피막 단부의 융기부는, 다른 대략 균일한 두께 부분에 대해서, 예컨대 1.3 내지 2 배 정도의 두께이다.
또한, 금속피막의 융기된 단부가 보호막측의 단부를 덮는 형태가 되어도 동일한 내구성을 갖는 반도체장치로 된다.
그리고, 본 발명에서 기재하는 바와 같이, 상기 범프는 주석을 주성분으로 하는 솔더 범프인 반도체장치로 할 수 있다. 즉, 본 발명의 반도체장치에서는 침식성, 확산성에 문제가 있다고 생각되는 주석을 많이 함유하여 주성분으로 하는 솔더를 사용할 수 있다.
또한, 본 발명에서 기재하는 바와 같이, 본 발명의 반도체장치는 적어도 상기 금속피막의 표면이 산화방지용 금속막으로 피복된 형태로 하여도 좋다.
또한, 반도체장치의 금속피막 상에 솔더 범프를 미리 설치하지 않고, 외부 전극에 접합될 때에 솔더를 사용하여 접합하도록 해도 좋다. 산화방지막은 외부 전극과 접합 전에 금속피막이 산화되는 것을 방지한다. 이 산화방지 피막으로서는 예컨대 금도금을 사용할 수 있다.
또한, 상기 목적은, 전극을, 중심 원자로 되는 금속을 포함한 화합물 및 글리신을 포함한 킬레이트 용액으로 활성화 처리하고, 무전해의 금속도금 처리를 하여 금속피막을 형성하는 공정을 포함한 반도체장치의 제조 방법에 의해서 달성할 수 있다.
본 발명에 있어서, 활성화제에 의해 전극 표면이 활성화되고 중심 금속이 전극 표면에 석출되어 금속도금에 바람직한 조건으로 한다. 여기에 무전해 금속도금을 실행하면 중심 금속을 핵으로 금속도금이 성장하여 금속피막이 된다. 또한, 금속피막이 보호막과 접하는 단부는 내측보다도 융기된 상태가 된다.
본 발명에 기재되는 바와 같이, 본 발명은 상기 화합물은 염화 팔라듐이고, 상기 무전해 도금에 사용되는 도금액은 니켈을 함유한 반도체장치의 제조방법으로 할 수 있다. 이 경우, 예컨대 전극을 알루미늄으로 하면, 활성화제의 팔라듐이 알루미늄의 표면에 석출된다. 또한, 이 표면에 무전해의 니켈 도금을 실시하면 팔라듐을 중심으로 니켈이 성장하여 금속피막으로 된다. 그리고, 보호막과 접하는 단부는 내측보다도 니켈이 융기된 상태가 된다.
또한, 본 발명은, 전극과, 상기 전극 상에 형성한 금속피막과, 상기 금속피막을 제외한 영역에 형성된 보호막을 구비하며, 상기 금속피막은 상기 보호막과 접하는 단부에 융기부을 갖고, 솔더를 거쳐서 기판에 접합된 반도체 장치로서 제공할 수도 있다.
이하, 도면에 기초하여 본 발명의 바람직한 실시예에 대해서 설명한다.
도 1(a) 는 본 발명의 실시예에 의한 반도체장치에 대해서, 금속피막을 포함한 표면을 확대해 나타낸 일부 개략도이다. 도 1(b) 는 본 발명의 다른 실시예에 의한 반도체장치에 있어서, 두껍게 형성된 금속피막을 포함한 표면을 확대해 나타낸 일부 개략도이다.
먼저, 도 7(a) 에 있어서, 반도체장치(1)는 규소를 주성분으로 한 기재(10) 상에 전극(13)을 갖는다. 전극(13)으로서는 예를 들면 알루미늄을 사용할 수 있다. 이 전극(13) 상에는 금속피막으로서의 배리어 금속(15)이 설치된다. 전극(13) 상의 배리어 금속(15)을 포함한 전극 부분을 제외한 영역에는 보호막으로서 패시베이션막(16)이 설치된다. 상기 배리어 금속(15)으로서 무전해 도금에 의해 형성한 니켈을 사용할 수 있다. 또, 패시베이션막(16)으로서는 예를 들면 산화 규소를 사용할 수 있다.
여기서, 도 1(a) 에 도시된 바와 같이, 배리어 금속(15)은 그 단부(15A)에서 패시베이션막(16)과 접하고 있다. 이 단부(15A)는, 배리어 금속(15)의 중앙부측이 전체적으로 대략 평탄한 형상을 하고 있는 것과는 달리, 융기된 상태로 되어 있다. 예를 들면 평탄한 부분은 패시베이션막(16)과 대략 동일한 두께로 약 1㎛이고, 단부(15A)는 약 2㎛이다.
상기 배리어 금속(15) 상에는 범프(17)가 설치되어 있다. 이 범프(17)는 예를 들면 납 없이 주석을 주성분으로 하며, 은을 포함한 솔더(구성비: Sn/Ag = 97/3)를 사용할 수 있다.
다음에, 도 1(b) 에 도시된 반도체장치(2)에 대해서 설명한다.
도 1(b) 에 도시된 반도체장치(2)가, 도 1(a) 의 반도체장치(1)와 다른 것은 조금 두껍게 형성된 배리어 금속(25)과, 그 단부(25A)를 갖는 점이다. 따라서, 도 1(a) 와 동일 부분에는 동일 부호를 부여하며, 특히 설명을 가하지 않는 경우는, 도 1(b) 의 경우도 도 1(a) 에 도시된 반도체장치와 똑같은 구성이다.
도 1(b) 에 있어서는, 배리어 금속(25)의 단부(25A)가 패시베이션막(16)의 단부를 덮고 있다. 이것은 무전해도금 처리의 시간을 길게 하고, 배리어 금속(25)의 층 두께를 전체적으로 두껍게 했기 때문이다.
이와 같이 배리어 금속(25)의 층 두께가 두껍게 된 경우에도, 단부(25A)는 중앙측보다 더 융기된 형상이다. 예를 들면, 배리어 금속(25)의 중앙측의 평탄 부분은 약 2㎛이지만 단부(25A)는 약 3㎛이다.
이상, 도 1(a) 및 도 1(b) 에 도시된 실시예의 반도체장치는 금속피막의 단부가 두껍게 형성된다. 그 때문에, 솔더의 주성분인 주석이 침식성, 확산성을 가지므로, 배리어 금속(15, 25)의 단부에 진입한 상태가 된 후에도 이것을 단부에서 분산시킬 수 있어서 결합 상태가 유지된다고 추측된다. 따라서, 종래 장치에서 문제가 된 접속 불량 혹은 범프(17) 및 배리어 금속(15, 25)이 전극(13)으로부터 박리되고 마는 등의 문제를 효과적으로 억제할 수 있다.
또한, 도면에 기초하여 상기 실시예에서 나타낸 반도체장치의 제조 방법을 설명한다.
도 2 는 본 발명의 실시예에 따른 반도체장치를 제조하는 공정에서, 전극(13) 상에 금속피막으로서의 배리어 금속(15)을 형성하는 과정을 설명하는 도면이다.
도 2 에서, 스텝10에 있어서, 종래 기술에 의해 기재(10) 상에 예를 들면 알루미늄으로 이루어진 전극(13)과, 이 전극(13) 이외의 영역에 패시베이션막(16)이 형성된 반제품의 반도체장치(1)가 공급된다. 이 반도체장치(1)의 알루미늄 전극(13)에 에칭 처리를 한다. 예를 들면 약 70℃에서 500ml/1의 황산용액에 반도체장치(1)를 침지(浸漬) 처리한다.
스텝20에 있어서, 스텝10에서 처리 후의 반도체장치(1)를 충분히 물로 세정한다.
다음에, 스텝30에 있어서, 반도체장치(1)의 전극(13) 표면을 활성화 처리한다. 이 처리는 그 다음에 계속되는 무전해 금속도금에서 단부가 두껍게 형성된 배리어 금속을 얻기 위한 전처리이다. 여기서 사용되는 활성화 용액으로서 예를 들면 도 3 에 도시된 용액을 사용할 수 있다.
도 3 에 도시된 활성화 용액은, 염화 팔라듐 0.6mmo1/1와 글리신0.lmo1/1를 포함한 킬레이트(chelate) 용액이다. 팔라듐이 중심 금속이 되고 아미노기가 배위(配位)되어 있다. 또한, 참고로서 도 7 에 도시된 종래의 반도체장치를 제조할 때에 사용된 활성화 용액도 도시하였다. 종래의 용액에서는 암모니아를 사용하고 있었지만 본 발명에서는 글리신을 사용하는 점이 크게 다르다.
또한, 글리신은 용액 중에 있어서, 팔라듐의 자기석출성을 낮게 억제하고, 알루미늄 전극의 단부측에 많고, 또한 그 이외의 영역에는 적당한 팔라듐을 석출시키는 기능을 갖는 것으로 추측된다.
스텝40에서는, 스텝30의 처리를 받은 반도체장치(1)를 충분히 물로 세정한다.
스텝50에서, 무전해 금속도금을 알루미늄 전극(13) 상에 실시하여, 금속피막을 형성한다. 여기서, 예를 들면, 무전해 니켈도금 처리를 선택할 수 있다. 니켈도금을 하기 위해서 예를 들면 도 4 에 도시된 니켈도금액을 사용할 수 있다.
이 스텝50에서는 상기 니켈도금액에서 약 3분간 침지하여 처리한다. 이 때, 알루미늄 전극(13) 상에 대략 균일하게 약 1㎛ 두께의 니켈 금속피막이 형성된다. 다만, 단부(15A)는 약 2㎛의 두께를 가지며 융기된 상태가 된다.
이와 같이 단부(15A)를 융기된 상태로 형성할 수 있는 것은, 스텝30의 활성화 처리에 의해서, 알루미늄 전극(13)의 단부측에 팔라듐이 많이 석출되기 때문이라고 예상된다. 니켈은 팔라듐을 핵으로 하여 석출을 개시하여 금속피막을 형성한다. 따라서, 단부에 있어서 니켈 피막으로 이루어지는 배리어 금속(15)을 두껍게 형성할 수 있다.
그 다음에는, 스텝60에서 반도체장치(1)를 충분히 물로 세정하고, 계속되는 스텝70에서 건조하여 도 2 에 도시된 금속피막(15)을 형성하는 공정을 종료한다.
또한, 상기 제조 공정은 도 1(a) 에 도시된 실시예의 반도체장치(1)에 대응하는 것이다. 도 1(b) 에 도시된 두꺼운 금속피막(25)을 갖는 반도체장치(2)를 제조할 때는, 예를 들면 상기 스텝50에서 니켈도금액에서의 침지 처리시간을 약 6분으로 하면, 알루미늄 전극(13) 상에 대략 균일하게 약 2㎛ 두께의 니켈 금속피막이 형성된다. 이 때, 단부(25A)는 보호막(16)의 단부를 덮게 되고, 약 3㎛의 두께를 가지며 융기된 상태가 된다.
이와 같이 제조된 반도체장치(1, 2)는 필요에 따라서, 금속피막(15, 25) 상에 범프(17)를 형성한다.
범프(17)에 사용되는 솔더로서, 예를 들면 구성비: Sn/Ag = 97/3 의 것을 사용할 수 있다. 이 솔더를 금속피막(15, 25)에 적층한 후, 약 270℃에서 가열 처리하면 금속피막(15, 25)의 표면을 따라 용융된 후에 확실하게 그 표면에 고착된다.
또한, 본 발명의 반도체장치에서는 금속피막 상에 미리 범프를 설치하는 것은 필수적인 것이 아니다. 외부 전극과 접합할 때에 별도로 솔더를 준비해 접합해도 좋다. 이 경우에는, 단부가 융기된 형상의 금속피막 상에 산화방지막, 예를 들면 금도금의 금속막을 설치한 반도체장치로 된다.
도 5 는, 종래의 반도체장치와 본 실시예에 나타낸 반도체장치의 박리강도의 시험 결과를 비교하여 나타내는 도면이다. 시험의 조건은 도 5 에 나타낸 대로이다.
종래의 반도체장치로서 도 7(b), 본 발명의 반도체장치로서 도 1(b) 를 사용하였다. 즉, 알루미늄 전극 상에 형성된 배리어 금속의 중앙부측은 약 2㎛의 두께를 갖는다. 본 발명의 반도체장치는 단부에 약 3㎛의 융기부를 더 갖는다.
이들 배리어 금속 상에, 구성비: Sn/Ag = 97/3 의 솔더 범프를 고착하고, 도 5 에 도시된 열처리 조건에서, 0 내지 5회의 처리를 수행하였다. 그리고, 반도체장치 표면에서의 높이 10㎛, 속도 30㎛/s로 핀을 구동하여, 솔더 범프의 측면에 전단력을 주어 박리 상태를 확인하였다.
도 5 에 있어서 열처리 회수 3회에서, 종래의 반도체장치의 30%가 알루미늄 전극과 배리어 금속 사이에서 박리되었다. 열처리 회수 5회에서는 모든 반도체장치에서 박리가 발생하였다.
한편, 본 실시예의 반도체장치에서는, 열처리 회수 4회까지는 박리가 발생하지 않고, 5회인 때에 60%이었다.
이상에서 분명한 바와 같이, 본 실시예의 반도체장치는 종래의 반도체장치와 비교하여 전극과 배리어 금속의 결합이 강하고, 내구성이 향상되어 있는 것을 알 수 있다.
또한, 전술한 본 발명의 반도체장치의 형태로서는, 기판에 접합되어 일체가 된 상태인 경우도 포함한다. 도 6 은, 본 발명의 반도체장치가 기판에 솔더 범프를 통하여 고착되어 있는 모양을 나타낸 도면이다.
본 발명의 반도체장치를 플립칩형의 반도체장치(3)로 하고 솔더 범프(37)를 통하여 기판(4)에 접합하면 좋다.
이상, 본 발명의 바람직한 실시예에 대해서 상술했지만, 본 발명은 관계되는 특정 실시형태에 한정되는 것이 아니라, 특허청구의 범위에 기재된 본 발명의 요지의 범위 내에서, 여러 가지 변형. 변경이 가능하다.
본 발명의 반도체장치는 전극 상에 설치되는 금속피막이 단부에서 융기된 형상을 갖는다. 그 때문에, 외부 전극과의 접합에 사용되는 범프에 침식성, 확산성을 갖는 성분이 포함되어 있어도 단부에서의 박리의 발생을 억제하여 전극과 금속피막의 결합 상태를 유지하고, 내구성이 향상된 반도체장치를 제공할 수 있다.
도 1(a) 는 본 발명의 실시예에 의한 반도체장치에 있어서 금속피막을 포함한 표면을 확대하여 도시한 일부 개략도, 도 1(b) 는 본 발명의 실시예에 의한 다른 반도체 장치에 있어서 두껍게 형성한 금속피막을 포함한 표면을 확대하여 도시하는 일부 개략도.
도 2 는 본 발명의 실시예의 반도체 장치를 제조하는 공정에서, 전극 상에 금속피막을 형성하는 공정흐름을 도시하는 도면.
도 3 은 본 발명의 실시예의 반도체 장치에 사용되는 활성화 용액의 예를 도시하는 도면.
도 4 는 본 발명의 실시예의 반도체 장치에 사용되는 니켈 도금액의 예를 도시하는 도면.
도 5 는 종래의 반도체 장치와 실시예에 나타낸 반도체장치의 박리강도의 시험 결과 비교도.
도 6 은 본 발명의 반도체 장치가 기판에 솔더 범프를 거쳐서 고착되어 있는 모양을 도시하는 도면.
도 7(a) 는 배리어 금속을 포함한 표면을 확대한 종래 반도체 장치의 일부 개략도이고, 도 7(b) 는 배리어 금속을 포함한 표면을 확대한 다른 종래 반도체 장치의 일부를 똑같이 나타내는 일부 개략도.
※ 도면의 주요부분에 대한 부호의 설명 ※
1, 2: 반도체장치
10: 기재(基材)
13: 전극
15, 25: 금속피막
15A, 25A: 단부
16: 보호막
17: 범프

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 칩(chip)과,
    상기 칩 상에 직접 형성된 전극 패드와,
    상기 전극 패드 상에 직접 형성되고, 배리어 금속으로서 역할을 하는 금속막 패턴(metal film pattern)과,
    상기 금속막 패턴 상에 배치된 범프를 구비하고,
    상기 금속막 패턴은, 상기 전극 패드에 대한 상기 범프 및 상기 금속막 패턴의 접착성을 증가시키기 위해서, 그 주변 단부에서 더 큰 두께를 갖는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 금속막 패턴이 존재하지 않는 영역에 형성된 보호층을 더 구비하는 반도체 장치.
  9. 제 7 항에 있어서,
    상기 범프는 주석을 주성분으로 이루어지는 솔더 범프인 반도체 장치.
  10. 제 9 항에 있어서,
    상기 금속막 패턴은 니켈로 이루어지는 반도체 장치.
  11. 제 7 항에 있어서,
    적어도 상기 금속막 패턴은 산화 방지용 도전막으로 피복된 반도체 장치.
  12. 칩과,
    상기 칩 상에 직접 형성된 전극 패드와,
    상기 전극 패드 상에 직접 형성된 금속막과,
    상기 금속막 상에 형성된 산화 방지용 도전막을 구비하고,
    상기 금속막은 그 주변 단부에서 더 큰 두께를 갖는 반도체 장치.
  13. 칩과,
    상기 칩 상에 직접 형성된 전극 패드와,
    상기 전극 패드 상에 직접 형성된 금속막과,
    상기 금속막이 존재하지 않는 영역에 형성된 보호층과,
    기판층에 대해 상기 금속막을 접합하기 위한 솔더 범프를 구비하고,
    상기 금속막은 상기 보호층과 접하는 그 주변 단부에서 더 큰 두께를 갖는 반도체 장치.
KR10-2000-0011555A 1999-07-02 2000-03-08 반도체 장치 및 그 제조 방법 KR100534219B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-189280 1999-07-02
JP18928099A JP4058198B2 (ja) 1999-07-02 1999-07-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20010014544A KR20010014544A (ko) 2001-02-26
KR100534219B1 true KR100534219B1 (ko) 2005-12-08

Family

ID=16238686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0011555A KR100534219B1 (ko) 1999-07-02 2000-03-08 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6522016B1 (ko)
JP (1) JP4058198B2 (ko)
KR (1) KR100534219B1 (ko)
TW (1) TW444253B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4667637B2 (ja) * 2001-05-02 2011-04-13 古河電気工業株式会社 電子部品の接合方法
JP5039391B2 (ja) * 2007-02-02 2012-10-03 シャープ株式会社 有機デバイスとその製造方法
JP5280650B2 (ja) * 2007-06-15 2013-09-04 ローム株式会社 半導体装置
US8436467B2 (en) 2007-06-15 2013-05-07 Rohm Co., Ltd. Semiconductor device
JP5361264B2 (ja) 2008-07-04 2013-12-04 ローム株式会社 半導体装置
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
JP5720287B2 (ja) * 2011-02-14 2015-05-20 トヨタ自動車株式会社 半導体装置
WO2024023980A1 (ja) * 2022-07-27 2024-02-01 株式会社メイコー 部品実装基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63166249A (ja) * 1986-12-27 1988-07-09 Toshiba Corp 金属突起物およびその製造方法
JPH01132139A (ja) * 1987-11-18 1989-05-24 Casio Comput Co Ltd 半導体装置のバンプ電極の形成方法
JPH0346233A (ja) * 1989-07-13 1991-02-27 Sharp Corp バンプの製造方法
KR100237671B1 (ko) * 1993-04-13 2000-01-15 윤종용 반도체 장치 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9001982A (nl) * 1990-09-10 1992-04-01 Koninkl Philips Electronics Nv Interconnectiestructuur.
KR940019076U (ko) 1993-01-12 1994-08-16 김광무 렌찌의 소켓
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63166249A (ja) * 1986-12-27 1988-07-09 Toshiba Corp 金属突起物およびその製造方法
JPH01132139A (ja) * 1987-11-18 1989-05-24 Casio Comput Co Ltd 半導体装置のバンプ電極の形成方法
JPH0346233A (ja) * 1989-07-13 1991-02-27 Sharp Corp バンプの製造方法
KR100237671B1 (ko) * 1993-04-13 2000-01-15 윤종용 반도체 장치 제조방법

Also Published As

Publication number Publication date
TW444253B (en) 2001-07-01
US6522016B1 (en) 2003-02-18
KR20010014544A (ko) 2001-02-26
JP2001015539A (ja) 2001-01-19
JP4058198B2 (ja) 2008-03-05

Similar Documents

Publication Publication Date Title
KR0166967B1 (ko) 테이프 조립체 본딩용 반도체 디바이스 및 그 제조방법
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
US4970571A (en) Bump and method of manufacturing the same
US5208186A (en) Process for reflow bonding of bumps in IC devices
KR100446715B1 (ko) 반도체 장치의 제조방법
JPH10335364A (ja) 半導体装置のフリップチップ実装型ソルダーバンプの製造方法、これにより製造されるソルダーバンプ及びその分析方法
TW200537627A (en) Semiconductor device and method of manufacturing the semiconductor device
US6452271B2 (en) Interconnect component for a semiconductor die including a ruthenium layer and a method for its fabrication
KR100534219B1 (ko) 반도체 장치 및 그 제조 방법
JP3356649B2 (ja) 半導体装置及びその製造方法
USH498H (en) Electronic component including soldered electrical leads
JP2001060760A (ja) 回路電極およびその形成方法
JPH08139097A (ja) フリップチップ用接続ボール及び半導体チップの接合方法
US4855251A (en) Method of manufacturing electronic parts including transfer of bumps of larger particle sizes
JPS63305532A (ja) バンプの形成方法
JPH09232506A (ja) 半導体装置およびその製造方法
JPH08130227A (ja) 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
KR20000008347A (ko) 플립칩bga 패키지 제조방법
KR900003472B1 (ko) 전자부품의 도금방법
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子
JPS62196840A (ja) 半導体装置及びその製造方法
JP2839513B2 (ja) バンプの形成方法
KR20020070584A (ko) 언더 범프 메탈의 제조방법 및 그 구조
JPH0732170B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee