JPS62196840A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS62196840A JPS62196840A JP61038704A JP3870486A JPS62196840A JP S62196840 A JPS62196840 A JP S62196840A JP 61038704 A JP61038704 A JP 61038704A JP 3870486 A JP3870486 A JP 3870486A JP S62196840 A JPS62196840 A JP S62196840A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- plating
- lead
- tape
- outer lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007747 plating Methods 0.000 abstract description 37
- 239000000243 solution Substances 0.000 abstract description 7
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 21
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体チップ等におけるボンディング法の一
つであるフィルムキャリヤ方式（Ｔａｐｅ Ａｕｔｏｍ
ａｔｅｄ Ｂｏｎｄｉｎｇ 、以下単に１八８方式とい
う）に用いられるフィルムキャリヤテープに関するもの
である。
つであるフィルムキャリヤ方式（Ｔａｐｅ Ａｕｔｏｍ
ａｔｅｄ Ｂｏｎｄｉｎｇ 、以下単に１八８方式とい
う）に用いられるフィルムキャリヤテープに関するもの
である。
（従来の技術）
従来、このような分野の技術としては、例えば第２図〜
第４図のようなものがあった。以下、その構成を説明す
る。
第４図のようなものがあった。以下、その構成を説明す
る。
第２図は従来のフィルムキャリヤテープに用いられるフ
ィルムテープの平面図である。このフィルムテープ１は
ポリイミド等で作られており、その長手方向の所定間隔
毎に、スプロケット穴（スプロケットホール）２、イン
ナリードボンディング穴３、及びアウタリードボンディ
ング穴４が形成されている。スプロケット穴２はフィル
ムテープ１を移動させる穴、インナリードボンディング
穴３はＩＣ，ＬＳＩのような半導体チップ等を実装する
ための穴、およびアウタリードボンデイング穴４は基板
等への実装用の穴である。
ィルムテープの平面図である。このフィルムテープ１は
ポリイミド等で作られており、その長手方向の所定間隔
毎に、スプロケット穴（スプロケットホール）２、イン
ナリードボンディング穴３、及びアウタリードボンディ
ング穴４が形成されている。スプロケット穴２はフィル
ムテープ１を移動させる穴、インナリードボンディング
穴３はＩＣ，ＬＳＩのような半導体チップ等を実装する
ための穴、およびアウタリードボンデイング穴４は基板
等への実装用の穴である。
第３図は第２図のフィルムテープ１を用いて作られた従
来のフィルムキャリヤテープの平面図、及び第４図は第
３図の縦断面拡大図である。
来のフィルムキャリヤテープの平面図、及び第４図は第
３図の縦断面拡大図である。
このフィルムキャリヤテープでは、スズＳｎメッキされ
た銅製のリードフレーム５が複数本、フィルム−７１上
に形成されている。リードフレーム５のうち、インナリ
ードボンディング穴３上に架設される部分をインナリー
ド部５ａ、アウタリードボンディング穴４上に架設され
る部分をアウタリード部５ｂという。また、フィルムテ
ープ１上にはその長手方向に沿って格子状のメッキ用給
電線６が形成されている。
た銅製のリードフレーム５が複数本、フィルム−７１上
に形成されている。リードフレーム５のうち、インナリ
ードボンディング穴３上に架設される部分をインナリー
ド部５ａ、アウタリードボンディング穴４上に架設され
る部分をアウタリード部５ｂという。また、フィルムテ
ープ１上にはその長手方向に沿って格子状のメッキ用給
電線６が形成されている。
フィルムキャリヤテープの製造方法では、第２図のフィ
ルムテープ１上に銅（Ｃｕ）箔をはり付け、このＣｕ箔
をエツチングして該フィルムテープ１上にリードフレー
ム５のパターンを形成すると共に、給電線６を形成する
。次いで、給電線６に電流を流し、Ｓｎメッキ液により
リードフレーム５のパターン全面にＳｎメッキを均一に
施せば、製造が完了する。ＳｎメッキはＡＵ−３ｎ共晶
ボンデイングのために施するもので、その厚さは、一般
に半導体チップ側等のＡｕバンプとのボンディング性（
インナリ、−ドボンデイング）を考慮し、例えば０．３
〜０．６μｍ程度となっている。
ルムテープ１上に銅（Ｃｕ）箔をはり付け、このＣｕ箔
をエツチングして該フィルムテープ１上にリードフレー
ム５のパターンを形成すると共に、給電線６を形成する
。次いで、給電線６に電流を流し、Ｓｎメッキ液により
リードフレーム５のパターン全面にＳｎメッキを均一に
施せば、製造が完了する。ＳｎメッキはＡＵ−３ｎ共晶
ボンデイングのために施するもので、その厚さは、一般
に半導体チップ側等のＡｕバンプとのボンディング性（
インナリ、−ドボンデイング）を考慮し、例えば０．３
〜０．６μｍ程度となっている。
このようなフィルムキャリヤテープの使用方法は、第４
図に示されるように、ＡＬＩバンプ１０ａを持った他生
導体素子等のチップ１０をインナリード部５ａに連続的
にＡＵ−３ｎ共晶ボンデイング（すなわち、インナリー
ドボンディング）していく。その後、第４図のＡの位置
を切断し、アウタリード部５ｂを、厚膜等で作られた回
路基板上の導体等に７ウタリードボンデイングすれば、
チップ１０を基板に実装できる。そのため、ＴＡ８方式
は自動実装等に適している。
図に示されるように、ＡＬＩバンプ１０ａを持った他生
導体素子等のチップ１０をインナリード部５ａに連続的
にＡＵ−３ｎ共晶ボンデイング（すなわち、インナリー
ドボンディング）していく。その後、第４図のＡの位置
を切断し、アウタリード部５ｂを、厚膜等で作られた回
路基板上の導体等に７ウタリードボンデイングすれば、
チップ１０を基板に実装できる。そのため、ＴＡ８方式
は自動実装等に適している。
（発明が解決しようとする問題点）
しかしながら、上記構成のフィルムキャリヤテープでは
、次のような問題点がめった。
、次のような問題点がめった。
リードフレーム５に均一に形成されるＳｎメッキは、イ
ンナリードボンディングを考慮して０．３〜０．６μｍ
程度となっているため、このＳｎメッキ厚ではアウタリ
ードボンディング時にボンディング不良を起こして回路
オープン等のおそれがあった。
ンナリードボンディングを考慮して０．３〜０．６μｍ
程度となっているため、このＳｎメッキ厚ではアウタリ
ードボンディング時にボンディング不良を起こして回路
オープン等のおそれがあった。
これを防止するために、Ｓｎメッキを全体的に厚くする
ことも考えられるが、インナリード部５ａのＳｎメッキ
が厚くなりすぎると、反対にインナリードボンディング
特性か悪くなるため、むやみにＳｎメッキを厚くするこ
ともできない。
ことも考えられるが、インナリード部５ａのＳｎメッキ
が厚くなりすぎると、反対にインナリードボンディング
特性か悪くなるため、むやみにＳｎメッキを厚くするこ
ともできない。
本発明は前記従来技術が持っていた問題点のうち、メッ
キ厚から生じるボンディング特性の悪い点について解決
したフィルムキャリヤテープを提供するものである。
キ厚から生じるボンディング特性の悪い点について解決
したフィルムキャリヤテープを提供するものである。
（問題点を解決するための手段）
本発明は前記問題点を解決するために、フィルムテープ
の所定間隔毎にインナリードボンディング穴及びアウタ
リードボンデイング穴が形成され、かつ該インナリード
ボンデインク穴及びアウタリードボンディング穴上に、
複数本のリードフレームが架設されたフィルムキャリヤ
テープにおいて、前記インナリードボンディング穴上の
リードフレーム（インナリード部）と、前記アウタリー
ドボンディング穴上のリードフレーム（アウタリード部
）とに、それぞれ厚さの異なるメッキを施したものであ
る。
の所定間隔毎にインナリードボンディング穴及びアウタ
リードボンデイング穴が形成され、かつ該インナリード
ボンデインク穴及びアウタリードボンディング穴上に、
複数本のリードフレームが架設されたフィルムキャリヤ
テープにおいて、前記インナリードボンディング穴上の
リードフレーム（インナリード部）と、前記アウタリー
ドボンディング穴上のリードフレーム（アウタリード部
）とに、それぞれ厚さの異なるメッキを施したものであ
る。
（作 用）
本発明によれば、以上のようにフィルムキャリヤテープ
を構成したので、インナリード部とアウタリード部とに
それぞれ適した厚さのメッキを施すことにより、インナ
リードボンディング特性及びアウタリードボンディング
特性の向上が計れる。
を構成したので、インナリード部とアウタリード部とに
それぞれ適した厚さのメッキを施すことにより、インナ
リードボンディング特性及びアウタリードボンディング
特性の向上が計れる。
従って前記問題点を除去できるのである。
（実施例）
第１図は本発明の一実施例を示すフィルムキャリヤテー
プの縦断面拡大図であり、第２図〜第４図中の要素と同
一の要素には同一の符号が付されている。
プの縦断面拡大図であり、第２図〜第４図中の要素と同
一の要素には同一の符号が付されている。
この実施例のフィルムキャリヤテープが従来のものと異
なる点は、フィルムテープ１上に複数本形成されたリー
ドフレーム１５のインナリード部１５ａとアウタリード
部１５ｂとにそれぞれ厚さの異なるＳｎメッキを施した
ことである。すなわち、リードフレーム１５の全面には
例えば厚さ０．３〜０．６μｍの第１のＳｎメッキを施
した後、ざらにアウタリードボンデイング穴４上のアウ
タリード部１５ｂに、所定の厚みの第２のｓｎメッキ１
６を施したものである。
なる点は、フィルムテープ１上に複数本形成されたリー
ドフレーム１５のインナリード部１５ａとアウタリード
部１５ｂとにそれぞれ厚さの異なるＳｎメッキを施した
ことである。すなわち、リードフレーム１５の全面には
例えば厚さ０．３〜０．６μｍの第１のＳｎメッキを施
した後、ざらにアウタリードボンデイング穴４上のアウ
タリード部１５ｂに、所定の厚みの第２のｓｎメッキ１
６を施したものである。
次に、リードフレーム１へのＳｎメッキ方法等について
第５図を参照しつつ説明する。
第５図を参照しつつ説明する。
先ず、従来と同様にしてフィルムテープ１上に、Ｃｕ箔
からなるリードフレーム１５を形成すると共に、給電線
６を形成しておく。
からなるリードフレーム１５を形成すると共に、給電線
６を形成しておく。
そして、給電線６に電流を流し、Ｓｎメッキ液をフィル
ムテープ１全面に吹き付けるか、あるいは該フィルタチ
ー７１をＳｎメッキ液中に浸漬する等して、リードフレ
ーム１５の全面に例えば、厚さ０．３〜０．６μｍの第
１のＳｎメッキ処理を行う。
ムテープ１全面に吹き付けるか、あるいは該フィルタチ
ー７１をＳｎメッキ液中に浸漬する等して、リードフレ
ーム１５の全面に例えば、厚さ０．３〜０．６μｍの第
１のＳｎメッキ処理を行う。
その後、第５図に示すように、アウタリード部１５ｂだ
けが露出するような開口部２０ａを有する一対のマスク
体２０．２０をフィルムテープ１の上下面に当てがい、
上下のメッキ液噴射ノイズ２１から開口部２０ａへＳｎ
メッキ液を噴射させ、アウタリード部１５ｂのメッキ厚
が例えば５μｍ前後になるように該アウタリード部１５
ｂに第２のｓｎメッキ処理を行う。これによりアウタリ
ード部１５ｂだけが部分的に厚付はメッキされる。
けが露出するような開口部２０ａを有する一対のマスク
体２０．２０をフィルムテープ１の上下面に当てがい、
上下のメッキ液噴射ノイズ２１から開口部２０ａへＳｎ
メッキ液を噴射させ、アウタリード部１５ｂのメッキ厚
が例えば５μｍ前後になるように該アウタリード部１５
ｂに第２のｓｎメッキ処理を行う。これによりアウタリ
ード部１５ｂだけが部分的に厚付はメッキされる。
以上のようにして作られたフィルムキャリヤテープの使
用方法は、第１図に示すようにＡｕバンプ１０ａを持っ
たチップ１０をインナリード部１５ａに連続的にＡＵ−
３ｎ共晶ボンデイングしていく。次いで、第１図のＡの
位置を切断した後、第６図に示すようにアウタリード部
１５ｂを回路基板２２上の導体２２ａにアウタリードボ
ンデイングすれば、チップ１０を回路基板２２に実装で
きる。
用方法は、第１図に示すようにＡｕバンプ１０ａを持っ
たチップ１０をインナリード部１５ａに連続的にＡＵ−
３ｎ共晶ボンデイングしていく。次いで、第１図のＡの
位置を切断した後、第６図に示すようにアウタリード部
１５ｂを回路基板２２上の導体２２ａにアウタリードボ
ンデイングすれば、チップ１０を回路基板２２に実装で
きる。
本実施例では、インナリード部１５ａのＳｎメッキ厚を
例えば０．３〜０．６μｍにしておき、アウタリード部
１５ｂのメッキ厚を例えば５μｍ前後にすることにより
、インナリード部１５ｂのホンディング特性を従来のま
まにしておき、アウタリード部１５ｂのボンディング特
性を大きく改善できる。これにより、デバイスの実装が
容易となり、しかもボンディング不良が防止できて歩留
が向上する。
例えば０．３〜０．６μｍにしておき、アウタリード部
１５ｂのメッキ厚を例えば５μｍ前後にすることにより
、インナリード部１５ｂのホンディング特性を従来のま
まにしておき、アウタリード部１５ｂのボンディング特
性を大きく改善できる。これにより、デバイスの実装が
容易となり、しかもボンディング不良が防止できて歩留
が向上する。
第７図はアウタリード部１５ｂの他の厚付は部分メッキ
方法を示す図である。
方法を示す図である。
フィルムテープ１を曲げてアウタリード部１５ｂだけを
Ｓｎメッキ液２３中に浸漬し、該アウタリード部１５ｂ
だけに厚付はメッキを施すようにしてもよい。
Ｓｎメッキ液２３中に浸漬し、該アウタリード部１５ｂ
だけに厚付はメッキを施すようにしてもよい。
本発明は図示の実施例に限定されず、種々の変形が可能
である。その変形例として例えば次のようなものがある
。
である。その変形例として例えば次のようなものがある
。
（ｉ）上記実施例では、リードフレーム１５がＣｕで、
チップ１０のバンプ１０ａがＡｕであり、これら両者の
共晶ボンディングを行うために、リードフレーム１５に
ＳＵメッキを施したが、リードフレーム１５及びバンプ
１０ａを他の材料で作る場合はそれに応じてメッキ材料
をＳｎ以外の他の材料を用いることもできる。
チップ１０のバンプ１０ａがＡｕであり、これら両者の
共晶ボンディングを行うために、リードフレーム１５に
ＳＵメッキを施したが、リードフレーム１５及びバンプ
１０ａを他の材料で作る場合はそれに応じてメッキ材料
をＳｎ以外の他の材料を用いることもできる。
（ｉ ｉ） 上記実施例ではアウタリード部１５ｂに
厚付はメッキを施したが、ボンディングの方法によって
はアウタリード部１５ｂに薄付はメッキを、インナリー
ド部１５ａに厚付はメッキを施すようにしてもよい。ま
た、厚付はメッキの方法は第５図及び第７図の方法に限
定されず、他の種；イの方法を用いることができる。
厚付はメッキを施したが、ボンディングの方法によって
はアウタリード部１５ｂに薄付はメッキを、インナリー
ド部１５ａに厚付はメッキを施すようにしてもよい。ま
た、厚付はメッキの方法は第５図及び第７図の方法に限
定されず、他の種；イの方法を用いることができる。
（発明の効果）
以上詳細に説明したように、本発明によれば、ボンディ
ング方法に応じてリードフレームにおけるインナリード
部とアウタリード部とに厚さの異なるメッキを施したの
で、インナリード部とアウタリード部との両者のボンデ
ィング特性を向上させることができ、これにより、デバ
イスの実装が容易になると共に、ホンディング不良が防
止できて歩留が向上するという効果が期待できる。
ング方法に応じてリードフレームにおけるインナリード
部とアウタリード部とに厚さの異なるメッキを施したの
で、インナリード部とアウタリード部との両者のボンデ
ィング特性を向上させることができ、これにより、デバ
イスの実装が容易になると共に、ホンディング不良が防
止できて歩留が向上するという効果が期待できる。
第１図は本発明の一実施例を示すフィルムキャリヤテー
プの縦断面拡大図、第２図は従来のフィルムテープの平
面図、第３図は従来のフィルムキャリヤテープの平面図
、第４図は第３図の縦断面拡大図、第５図は第１図にお
ける厚付は部分メッキ方法を示す図、第６図は第１図に
おける実装方法を示す図、第７図は第１図における他の
厚付け部分メッキ方法を示す図である。 １・・・・・・フィルムテープ、３・・・・・・インナ
リードボンディング穴、４・・・・・・アウタリードボ
ンディング穴、６・・・・・・給電線、１０・・・・・
・チップ、１０ａ・・・・・・バンプ、１５・・・・・
・リードフレーム、１５ａ・・・・・・インナリード部
、１５ｂ・・・・・・アウタリード部、１６・・・・・
・メッキ。 出願人代理人 柿 本 恭 成従来のフイルム
キャリャテーフｂ平面図第３図 第４図 第１図にわける厚付は部分メッキ方法 第５図 第１図にわけろ諷致方法 第１図におけろ他の厚付は部分メッキ方法第７図
プの縦断面拡大図、第２図は従来のフィルムテープの平
面図、第３図は従来のフィルムキャリヤテープの平面図
、第４図は第３図の縦断面拡大図、第５図は第１図にお
ける厚付は部分メッキ方法を示す図、第６図は第１図に
おける実装方法を示す図、第７図は第１図における他の
厚付け部分メッキ方法を示す図である。 １・・・・・・フィルムテープ、３・・・・・・インナ
リードボンディング穴、４・・・・・・アウタリードボ
ンディング穴、６・・・・・・給電線、１０・・・・・
・チップ、１０ａ・・・・・・バンプ、１５・・・・・
・リードフレーム、１５ａ・・・・・・インナリード部
、１５ｂ・・・・・・アウタリード部、１６・・・・・
・メッキ。 出願人代理人 柿 本 恭 成従来のフイルム
キャリャテーフｂ平面図第３図 第４図 第１図にわける厚付は部分メッキ方法 第５図 第１図にわけろ諷致方法 第１図におけろ他の厚付は部分メッキ方法第７図
Claims (1)
- 【特許請求の範囲】 フィルムテープの所定間隔毎にインナリードボンデイン
グ穴及びアウタリードボンデイング穴が形成され、かつ
該インナリードボンデイング穴及びアウタリードボンデ
ィング穴上に、複数本のリードフレームが架設されたフ
ィルムキャリヤテープにおいて、 前記インナリードボンディング穴上のリードフレームと
、前記アウタリードボンディング穴上のリードフレーム
とに、それぞれ厚さの異なるメッキを施したことを特徴
とするフィルムキャリヤテープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61038704A JPH06101492B2 (ja) | 1986-02-24 | 1986-02-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61038704A JPH06101492B2 (ja) | 1986-02-24 | 1986-02-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62196840A true JPS62196840A (ja) | 1987-08-31 |
| JPH06101492B2 JPH06101492B2 (ja) | 1994-12-12 |
Family
ID=12532699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61038704A Expired - Lifetime JPH06101492B2 (ja) | 1986-02-24 | 1986-02-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101492B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119150A (ja) * | 1989-09-28 | 1990-05-07 | Casio Comput Co Ltd | キャリアフィルムの接合方法 |
| JPH04179247A (ja) * | 1990-11-14 | 1992-06-25 | Yamaha Corp | メッキ装置 |
| WO1994011902A1 (en) * | 1992-11-17 | 1994-05-26 | Shinko Electric Industries Co., Ltd. | Lead frame and semiconductor device using same |
| US5859471A (en) * | 1992-11-17 | 1999-01-12 | Shinko Electric Industries Co., Ltd. | Semiconductor device having tab tape lead frame with reinforced outer leads |
| JP2002246424A (ja) * | 2001-02-13 | 2002-08-30 | Mitsui Mining & Smelting Co Ltd | 電子実装部品用フィルムキャリアテープの電気メッキ装置及び電気メッキ方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556862A (en) * | 1978-06-29 | 1980-01-18 | Seiko Instr & Electronics Ltd | Mounting structure of ic for electronic timepiece |
-
1986
- 1986-02-24 JP JP61038704A patent/JPH06101492B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556862A (en) * | 1978-06-29 | 1980-01-18 | Seiko Instr & Electronics Ltd | Mounting structure of ic for electronic timepiece |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119150A (ja) * | 1989-09-28 | 1990-05-07 | Casio Comput Co Ltd | キャリアフィルムの接合方法 |
| JPH04179247A (ja) * | 1990-11-14 | 1992-06-25 | Yamaha Corp | メッキ装置 |
| WO1994011902A1 (en) * | 1992-11-17 | 1994-05-26 | Shinko Electric Industries Co., Ltd. | Lead frame and semiconductor device using same |
| US5859471A (en) * | 1992-11-17 | 1999-01-12 | Shinko Electric Industries Co., Ltd. | Semiconductor device having tab tape lead frame with reinforced outer leads |
| JP2002246424A (ja) * | 2001-02-13 | 2002-08-30 | Mitsui Mining & Smelting Co Ltd | 電子実装部品用フィルムキャリアテープの電気メッキ装置及び電気メッキ方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06101492B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100702018B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JPH11274352A (ja) | 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法 | |
| JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| US6306751B1 (en) | Apparatus and method for improving ball joints in semiconductor packages | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JPS62196840A (ja) | 半導体装置及びその製造方法 | |
| KR100534219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000216185A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法 | |
| US6415973B1 (en) | Method of application of copper solution in flip-chip, COB, and micrometal bonding | |
| JPH0371778B2 (ja) | ||
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPH03157959A (ja) | 実装構造及び製造方法 | |
| JPH10126056A (ja) | プリント配線基板の製造方法 | |
| US20240178166A1 (en) | Semiconductor package conductive terminals with reduced plating thickness | |
| JPH10289973A (ja) | リードフレームの表面処理方法 | |
| JPH0536754A (ja) | 半導体装置 | |
| JPH06151514A (ja) | 集積回路のリードフレーム | |
| JP3053935B2 (ja) | 半導体装置及びその製造方法 | |
| KR970005716B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH11135546A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4395986B2 (ja) | Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 | |
| JPH06291232A (ja) | リードフレーム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |