JPH06101492B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06101492B2 JPH06101492B2 JP61038704A JP3870486A JPH06101492B2 JP H06101492 B2 JPH06101492 B2 JP H06101492B2 JP 61038704 A JP61038704 A JP 61038704A JP 3870486 A JP3870486 A JP 3870486A JP H06101492 B2 JPH06101492 B2 JP H06101492B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- bonding
- film
- lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体チップ等におけるボンディング法の一
つであるフイルムキャリヤ方式（Tape Automated Bondi
ng、以下単にTAB方式という）に用いられるフイルムキ
ャリアテープに半導体チップ等を実装した半導体装置及
びその製造方法に関するものである。
つであるフイルムキャリヤ方式（Tape Automated Bondi
ng、以下単にTAB方式という）に用いられるフイルムキ
ャリアテープに半導体チップ等を実装した半導体装置及
びその製造方法に関するものである。
（従来の技術） 従来、このような分野の技術としては、例えば第２図〜
第４図のようなものがあった。以下、その構成を説明す
る。
第４図のようなものがあった。以下、その構成を説明す
る。
第２図は従来のフイルムキャリヤテープに用いられるフ
イルムテープの平面図である。このフイルムテープ１は
ポリイミド等で作られており、その長手方向の所定間隔
毎に、スプロケット穴（スプロケットホール）２、イン
ナリードボンディング穴３、及びアウタリードボンディ
ング穴４が形成されている。スプロケット穴２はフイル
ムテープ１を移動させる穴、インナリードボンディング
穴３はIC,LSIのような半導体チップ等を実装するための
穴、およびアウタリードボンディング穴４は基板等への
実装用の穴である。
イルムテープの平面図である。このフイルムテープ１は
ポリイミド等で作られており、その長手方向の所定間隔
毎に、スプロケット穴（スプロケットホール）２、イン
ナリードボンディング穴３、及びアウタリードボンディ
ング穴４が形成されている。スプロケット穴２はフイル
ムテープ１を移動させる穴、インナリードボンディング
穴３はIC,LSIのような半導体チップ等を実装するための
穴、およびアウタリードボンディング穴４は基板等への
実装用の穴である。
第３図は第２図のフイルムテープ１を用いて作られた従
来のフイルムキャリヤテープの平面図、及び第４図は第
３図の縦断面拡大図である。
来のフイルムキャリヤテープの平面図、及び第４図は第
３図の縦断面拡大図である。
このフイルムキャリヤテープでは、スズ（Sn）メッキさ
れた銅製のリードフレーム５が複数本、フイルムープ１
上に形成されている。リードフレーム５のうち、インナ
リードボンディング穴３上に架設される部分をインナリ
ード部5a、アウタリードボンディング穴４上に架設され
る部分をアウタリード部5bという。また、フイルムテー
プ１上にはその長手方向に沿って格子状のメッキ用給電
線６が形成されている。
れた銅製のリードフレーム５が複数本、フイルムープ１
上に形成されている。リードフレーム５のうち、インナ
リードボンディング穴３上に架設される部分をインナリ
ード部5a、アウタリードボンディング穴４上に架設され
る部分をアウタリード部5bという。また、フイルムテー
プ１上にはその長手方向に沿って格子状のメッキ用給電
線６が形成されている。
フイルムキャリヤテープの製造方法では、第２図のフイ
ルムテープ１上に銅（Cu）箔をはり付け、このCu箔をエ
ッチングして該フイルムテープ１上にリードフレーム５
のパターンを形成すると共に、給電線６を形成する。次
いで、給電線６に電流を流し、Snメッキ液によりリード
フレーム５のパターン全面にSnメッキを均一に施せば、
製造が完了する。SnメッキはAu-Sn共晶ボンディングの
ために施するもので、その厚さは、一般に半導体チップ
側等のAuバンプとのボンディング性（インナリードボン
ディング）を考慮し、例えば0.3〜0.6μｍ程度となって
いる。
ルムテープ１上に銅（Cu）箔をはり付け、このCu箔をエ
ッチングして該フイルムテープ１上にリードフレーム５
のパターンを形成すると共に、給電線６を形成する。次
いで、給電線６に電流を流し、Snメッキ液によりリード
フレーム５のパターン全面にSnメッキを均一に施せば、
製造が完了する。SnメッキはAu-Sn共晶ボンディングの
ために施するもので、その厚さは、一般に半導体チップ
側等のAuバンプとのボンディング性（インナリードボン
ディング）を考慮し、例えば0.3〜0.6μｍ程度となって
いる。
このようなフイルムキャリヤテープの使用方法は、第４
図に示されるように、Auバンプ10aを持った他半導体素
子等のチップ10をインナリード部5aに連続的にAu-Sn共
晶ボンディング（すなわち、インナリードボンディン
グ）していく。その後、第４図のＡの位置を切断し、ア
ウタリード部5bを、厚膜等で作られた回路基板上の導体
等にアウタリードボンディングすれば、チップ10が基板
に実装された半導体装置が完成する。そのため、TAB方
式は自動実装等に適している。
図に示されるように、Auバンプ10aを持った他半導体素
子等のチップ10をインナリード部5aに連続的にAu-Sn共
晶ボンディング（すなわち、インナリードボンディン
グ）していく。その後、第４図のＡの位置を切断し、ア
ウタリード部5bを、厚膜等で作られた回路基板上の導体
等にアウタリードボンディングすれば、チップ10が基板
に実装された半導体装置が完成する。そのため、TAB方
式は自動実装等に適している。
（発明が解決しょうとする問題点） しかしながら、上記構成の半導体装置におけるフイルム
キャリアテープでは、次のような問題点があった。
キャリアテープでは、次のような問題点があった。
リードフレーム５に均一に形成されるSnメッキは、イン
ナリードボンディングを考慮して0.3〜0.6μｍ程度とな
っているため、このSnメッキ厚ではアウタリードボンデ
ィング時にボンディング不良を起こして回路オープン等
のおそれがあった。これを防止するために、Snメッキを
全体的に厚くすることも考えられるが、インナリード部
5aのSnメッキが厚くなりすぎると、反対にインナリード
ボンディング特性が悪くなるため、むやみにSnメッキを
厚くすることもできない。
ナリードボンディングを考慮して0.3〜0.6μｍ程度とな
っているため、このSnメッキ厚ではアウタリードボンデ
ィング時にボンディング不良を起こして回路オープン等
のおそれがあった。これを防止するために、Snメッキを
全体的に厚くすることも考えられるが、インナリード部
5aのSnメッキが厚くなりすぎると、反対にインナリード
ボンディング特性が悪くなるため、むやみにSnメッキを
厚くすることもできない。
本発明は前記従来技術が持っていた問題点のうち、メッ
キ厚から生じるボンディング特性の悪い点について解決
したフイルムキャリアテープを有する半導体装置および
その製造方法を提供するものである。
キ厚から生じるボンディング特性の悪い点について解決
したフイルムキャリアテープを有する半導体装置および
その製造方法を提供するものである。
（問題点を解決するための手段） 本発明は前記問題点を解決するための半導体装置であ
り、この半導体装置はフイルム状の基体と、電極を有す
る半導体チップと、実質的にこの基体上に形成され、半
導体チップの電極と電気的に接続されるインナー部及び
このインナー部に連通したアウター部とからなるリード
とを有しており、インナー部とアウター部とにはそれぞ
れ厚さの異なるメッキが施されていることを特徴とする
ものである。また本発明は問題点を解決するための半導
体装置の製造方法であり、半導体チップの電極と電気的
に接続されるインナー部及びこのインナー部に連通した
アウター部とからなるリードを実質的にフイルム状の基
体上に形成するステップと、このインナー部とアウター
部とにそれぞれ厚さの異なるメッキを施すステップと、
この半導体チップの電極がインナー部と電気的に接続さ
れるように配置するステップとを有することを特徴とす
るものである。
り、この半導体装置はフイルム状の基体と、電極を有す
る半導体チップと、実質的にこの基体上に形成され、半
導体チップの電極と電気的に接続されるインナー部及び
このインナー部に連通したアウター部とからなるリード
とを有しており、インナー部とアウター部とにはそれぞ
れ厚さの異なるメッキが施されていることを特徴とする
ものである。また本発明は問題点を解決するための半導
体装置の製造方法であり、半導体チップの電極と電気的
に接続されるインナー部及びこのインナー部に連通した
アウター部とからなるリードを実質的にフイルム状の基
体上に形成するステップと、このインナー部とアウター
部とにそれぞれ厚さの異なるメッキを施すステップと、
この半導体チップの電極がインナー部と電気的に接続さ
れるように配置するステップとを有することを特徴とす
るものである。
（作用） 本発明の半導体装置およびその製造方法によれば、イン
ナリード部とアウタリード部とにそれぞれ適した厚さの
メッキを施すことにより、インナリードボンディング特
性及びアウタリードボンディング特性の向上が計れる。
従って前記問題点を除去できるのである。
ナリード部とアウタリード部とにそれぞれ適した厚さの
メッキを施すことにより、インナリードボンディング特
性及びアウタリードボンディング特性の向上が計れる。
従って前記問題点を除去できるのである。
（実施例） 第１図は本発明の一実施例を示す半導体装置を構成する
フイルムキャリヤテープの縦断面拡大図であり、第２図
〜第４図中の要素と同一の要素には同一の符号が付され
ている。
フイルムキャリヤテープの縦断面拡大図であり、第２図
〜第４図中の要素と同一の要素には同一の符号が付され
ている。
この実施例のフイルムキャリヤテープが従来のものと異
なる点は、フイルムテープ１上に複数本形成されたリー
ドフレーム15のインナリード部15aとアウタリード部15b
とにそれぞれ厚さの異なるSnメッキを施したことであ
る。すなわち、リードフレーム15の全面には例えば厚さ
0.3〜0.6μｍの第１のSnメッキを施した後、さらにアウ
タリードボンディング穴４上のアウタリード部15bに、
所定の厚みの第２のSnメッキ16を施したものである。
なる点は、フイルムテープ１上に複数本形成されたリー
ドフレーム15のインナリード部15aとアウタリード部15b
とにそれぞれ厚さの異なるSnメッキを施したことであ
る。すなわち、リードフレーム15の全面には例えば厚さ
0.3〜0.6μｍの第１のSnメッキを施した後、さらにアウ
タリードボンディング穴４上のアウタリード部15bに、
所定の厚みの第２のSnメッキ16を施したものである。
次に、リードフレーム１へのSnメッキ方法等について第
５図を参照しつつ説明する。
５図を参照しつつ説明する。
先ず、従来と同様にしてフイルムテープ１上に、Cu箔か
らなるリードフレーム15を形成すると共に、給電線６を
形成しておく。
らなるリードフレーム15を形成すると共に、給電線６を
形成しておく。
そして、給電線６に電流を流し、Snメッキ液をフイルム
テープ１全面に吹き付けるか、あるいは該フイルムテー
プ１をSnメッキ液中に浸漬する等して、リードフレーム
15の全面に例えば、厚さ0.3〜0.6μｍの第１のSnメッキ
処理を行う。
テープ１全面に吹き付けるか、あるいは該フイルムテー
プ１をSnメッキ液中に浸漬する等して、リードフレーム
15の全面に例えば、厚さ0.3〜0.6μｍの第１のSnメッキ
処理を行う。
その後、第５図に示すように、アウタリード部15bだけ
が露出するような開口部20aを有する一対のマスク体20,
20をフイルムテープ１の上下面に当てがい、上下のメッ
キ液噴射ノイズ21から開口部20aへSnメッキ液を噴射さ
せ、アウタリード部15bのメッキ厚が例えば５μｍ前後
になるように該アウタリード部15bに第２のSnメッキ処
理を行う。これによりアウタリード部15bだけが部分的
に厚付けメッキされる。
が露出するような開口部20aを有する一対のマスク体20,
20をフイルムテープ１の上下面に当てがい、上下のメッ
キ液噴射ノイズ21から開口部20aへSnメッキ液を噴射さ
せ、アウタリード部15bのメッキ厚が例えば５μｍ前後
になるように該アウタリード部15bに第２のSnメッキ処
理を行う。これによりアウタリード部15bだけが部分的
に厚付けメッキされる。
以上のようにして作られたフイルムキャリヤテープの使
用方法は、第１図に示すようにAuバンプ10aを持ったチ
ップ10をインナリード部15aに連続的にAu-Sn共晶ボンデ
ィングしていく。次いで、第１図のＡの位置を切断した
後、第６図に示すようにアウタリード部15bを回路基板2
2上の導体22aにアウタリードボンディングすれば、チッ
プ10を回路基板22に実装できる。
用方法は、第１図に示すようにAuバンプ10aを持ったチ
ップ10をインナリード部15aに連続的にAu-Sn共晶ボンデ
ィングしていく。次いで、第１図のＡの位置を切断した
後、第６図に示すようにアウタリード部15bを回路基板2
2上の導体22aにアウタリードボンディングすれば、チッ
プ10を回路基板22に実装できる。
本実施例では、インナリード部15aのSnメッキ厚を例え
ば0.3〜0.6μｍにしておき、アウタリード部15bのメッ
キ厚を例えば５μｍ前後にすることにより、インナリー
ド部15bのボンディング特性を従来のままにしておき、
アウタリード部15bのボンディング特性を大きく改善で
きる。これにより、デバイスの実装が容易となり、しか
もボンディング不良が防止できて歩留が向上する。
ば0.3〜0.6μｍにしておき、アウタリード部15bのメッ
キ厚を例えば５μｍ前後にすることにより、インナリー
ド部15bのボンディング特性を従来のままにしておき、
アウタリード部15bのボンディング特性を大きく改善で
きる。これにより、デバイスの実装が容易となり、しか
もボンディング不良が防止できて歩留が向上する。
第７図はアウタリード部15bの他の厚付け部分メッキ方
法を示す図である。
法を示す図である。
フイルムテープ１を曲げてアウタリード部15bだけをSn
メッキ液23中に浸漬し、該アウタリード部15bだけに厚
付けメッキを施すようにしてもよい。
メッキ液23中に浸漬し、該アウタリード部15bだけに厚
付けメッキを施すようにしてもよい。
本発明は図示の実施例に限定されず、種々の変形が可能
である。その変形例として例えば次のようなものがあ
る。
である。その変形例として例えば次のようなものがあ
る。
（ｉ）上記実施例では、リードフレーム15がCuで、チッ
プ10のバンプ10aがAuであり、これら両者の共晶ボンデ
ィングを行うために、リードフレーム15にSuメッキを施
したが、リードフレーム15及びバンプ10aを他の材料で
作る場合はそれに応じてメッキ材料をSn以外の他の材料
を用いることもできる。
プ10のバンプ10aがAuであり、これら両者の共晶ボンデ
ィングを行うために、リードフレーム15にSuメッキを施
したが、リードフレーム15及びバンプ10aを他の材料で
作る場合はそれに応じてメッキ材料をSn以外の他の材料
を用いることもできる。
（ii）上記実施例ではアウタリード部15bに厚付けメッ
キを施したが、ボンディングの方法によってはアウタリ
ード部15bに薄付けメッキを、インナリード部15aに厚付
けメッキを施すようにしてもよい。また、厚付けメッキ
の方法は第５図及び第７図の方法に限定されず、他の種
々の方法を用いることができる。
キを施したが、ボンディングの方法によってはアウタリ
ード部15bに薄付けメッキを、インナリード部15aに厚付
けメッキを施すようにしてもよい。また、厚付けメッキ
の方法は第５図及び第７図の方法に限定されず、他の種
々の方法を用いることができる。
（発明の効果） 以上詳細に説明したように、本発明によれば、ボンディ
ング方法に応じてリードフレームにおけるインナリード
部とアウタリード部とに厚さの異なるメッキを施したの
で、インナリード部とアウタリード部との両者のボンデ
ィング特性を向上させることができ、これにより、デバ
イスの実装が容易になると共に、ボンディング不良が防
止できて歩留が向上するという効果が期待できる。
ング方法に応じてリードフレームにおけるインナリード
部とアウタリード部とに厚さの異なるメッキを施したの
で、インナリード部とアウタリード部との両者のボンデ
ィング特性を向上させることができ、これにより、デバ
イスの実装が容易になると共に、ボンディング不良が防
止できて歩留が向上するという効果が期待できる。
第１図は本発明の一実施例を示すフイルムキャリヤテー
プの縦断面拡大図、第２図は従来のフイルムテープの平
面図、第３図は従来のフイルムキャリヤテープの平面
図、第４図は第３図の縦断面拡大図、第５図は第１図に
おける厚付け部分メッキ方法を示す図、第６図は第１図
における実装方法を示す図、第７図は第１図における他
の厚付け部分メッキ方法を示す図である。 １……フイルムテープ、３……インナリードボンディン
グ穴、４……アウタリードボンディング穴、６……給電
線、10……チップ、10a……バンプ、15……リードフレ
ーム、15a……インナリード部、15b……アウタリード
部、16……メッキ。
プの縦断面拡大図、第２図は従来のフイルムテープの平
面図、第３図は従来のフイルムキャリヤテープの平面
図、第４図は第３図の縦断面拡大図、第５図は第１図に
おける厚付け部分メッキ方法を示す図、第６図は第１図
における実装方法を示す図、第７図は第１図における他
の厚付け部分メッキ方法を示す図である。 １……フイルムテープ、３……インナリードボンディン
グ穴、４……アウタリードボンディング穴、６……給電
線、10……チップ、10a……バンプ、15……リードフレ
ーム、15a……インナリード部、15b……アウタリード
部、16……メッキ。
Claims (2)
- 【請求項１】フイルム状の基体と、 電極を有する半導体チップと、 実質的に前記基体上に形成され、前記半導体チップの電
極と電気的に接続されるインナー部及び該インナー部に
連通したアウター部とからなるリードとを有する半導体
装置において、 前記インナー部と前記アウター部とにはそれぞれ厚さの
異なるメッキが施されていることを特徴とする半導体装
置。 - 【請求項２】半導体チップの電極と電気的に接続される
インナー部及び該インナー部に連通したアウター部とか
らなるリードを実質的にフイルム状の基体上に形成する
ステップと、 前記インナー部と前記アウター部とにそれぞれ厚さの異
なるメッキを施すステップと、 前記半導体チップの電極が前記インナー部と電気的に接
続されるように配置するステップとを有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61038704A JPH06101492B2 (ja) | 1986-02-24 | 1986-02-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61038704A JPH06101492B2 (ja) | 1986-02-24 | 1986-02-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62196840A JPS62196840A (ja) | 1987-08-31 |
| JPH06101492B2 true JPH06101492B2 (ja) | 1994-12-12 |
Family
ID=12532699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61038704A Expired - Lifetime JPH06101492B2 (ja) | 1986-02-24 | 1986-02-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101492B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2623860B2 (ja) * | 1989-09-28 | 1997-06-25 | カシオ計算機株式会社 | キャリアフィルムの接合方法 |
| JP2601015B2 (ja) * | 1990-11-14 | 1997-04-16 | ヤマハ株式会社 | メッキ装置 |
| WO1994011902A1 (en) * | 1992-11-17 | 1994-05-26 | Shinko Electric Industries Co., Ltd. | Lead frame and semiconductor device using same |
| US5859471A (en) * | 1992-11-17 | 1999-01-12 | Shinko Electric Industries Co., Ltd. | Semiconductor device having tab tape lead frame with reinforced outer leads |
| JP3859451B2 (ja) * | 2001-02-13 | 2006-12-20 | 三井金属鉱業株式会社 | 電子実装部品用フィルムキャリアテープの電気メッキ装置及び電気メッキ方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556862A (en) * | 1978-06-29 | 1980-01-18 | Seiko Instr & Electronics Ltd | Mounting structure of ic for electronic timepiece |
-
1986
- 1986-02-24 JP JP61038704A patent/JPH06101492B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556862A (en) * | 1978-06-29 | 1980-01-18 | Seiko Instr & Electronics Ltd | Mounting structure of ic for electronic timepiece |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62196840A (ja) | 1987-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69132685T2 (de) | Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren | |
| US5710064A (en) | Method for manufacturing a semiconductor package | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| JPH06101492B2 (ja) | 半導体装置及びその製造方法 | |
| JP3268615B2 (ja) | パッケージ部品の製造方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPH0371778B2 (ja) | ||
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JPS63185035A (ja) | 半導体装置 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JP3053935B2 (ja) | 半導体装置及びその製造方法 | |
| KR0169893B1 (ko) | 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지 | |
| KR970005715B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPH0855946A (ja) | 半導体装置並びに外部接続用リード及び配線パターン | |
| JPH03184353A (ja) | バンプ付フィルムキャリア及びその製造方法 | |
| JPS62249435A (ja) | 半導体装置 | |
| JP2771301B2 (ja) | Ｔａｂリード型半導体装置 | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP3234042B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05144883A (ja) | フイルムキヤリアテープおよびその製造方法 | |
| JPH11168120A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |