JPH05144883A - フイルムキヤリアテープおよびその製造方法 - Google Patents
フイルムキヤリアテープおよびその製造方法Info
- Publication number
- JPH05144883A JPH05144883A JP33137691A JP33137691A JPH05144883A JP H05144883 A JPH05144883 A JP H05144883A JP 33137691 A JP33137691 A JP 33137691A JP 33137691 A JP33137691 A JP 33137691A JP H05144883 A JPH05144883 A JP H05144883A
- Authority
- JP
- Japan
- Prior art keywords
- plated
- carrier tape
- tin
- film carrier
- outer lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 フィルムキャリアテープの半導体チップとイ
ンナーリードとのボンディングの信頼性、アウターリー
ドと基板とのボンディングの信頼性およびテストパッド
部における電気テストプローブの汚染対策に信頼性の高
いテープを提供する。 【構成】 絶縁フィルム１の両端にスプロケットホール
３、半導体チップを配置するデバイスホール４、外部接
続用リード１１を切断するアウターリードボンディング
ホール５を有する所望パターンに形成された金属箔から
なるフィルムキャリアテープで、それぞれデバイスホー
ル４から張出したインナーリード９に錫メッキを、アウ
ターリードボンディングホール５から張出したアウター
リード１１に半田メッキを、絶縁フィルム上のテストパ
ッド部１０に金メッキを夫々施すことを特徴としてい
る。
ンナーリードとのボンディングの信頼性、アウターリー
ドと基板とのボンディングの信頼性およびテストパッド
部における電気テストプローブの汚染対策に信頼性の高
いテープを提供する。 【構成】 絶縁フィルム１の両端にスプロケットホール
３、半導体チップを配置するデバイスホール４、外部接
続用リード１１を切断するアウターリードボンディング
ホール５を有する所望パターンに形成された金属箔から
なるフィルムキャリアテープで、それぞれデバイスホー
ル４から張出したインナーリード９に錫メッキを、アウ
ターリードボンディングホール５から張出したアウター
リード１１に半田メッキを、絶縁フィルム上のテストパ
ッド部１０に金メッキを夫々施すことを特徴としてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの実装の
ために使用するフィルムキャリアテープに関するもので
ある。
ために使用するフィルムキャリアテープに関するもので
ある。
【０００２】
【従来の技術】従来のフィルムキャリアテープには、図
５、図６に示すような構成のものがあった。以下、その
構成について説明する。このフィルムキャリアテープに
用いられるベースフィルム１は一般に高耐熱性を有する
ポリイミド系のフィルムで作られており、さらにこのフ
ィルム上に接着剤２が塗布されている。
５、図６に示すような構成のものがあった。以下、その
構成について説明する。このフィルムキャリアテープに
用いられるベースフィルム１は一般に高耐熱性を有する
ポリイミド系のフィルムで作られており、さらにこのフ
ィルム上に接着剤２が塗布されている。
【０００３】このフィルム１に一定間隔ごとにスプロケ
ットホール３（送り孔）、デバイスホール４（半導体チ
ップ配置孔）、外部接続用リードを切断するためのアウ
ターリードボンディングホール５が形成され、かつこの
ベースフィルム１上に金属箔リードを形成したものであ
る。
ットホール３（送り孔）、デバイスホール４（半導体チ
ップ配置孔）、外部接続用リードを切断するためのアウ
ターリードボンディングホール５が形成され、かつこの
ベースフィルム１上に金属箔リードを形成したものであ
る。
【０００４】これは、一般に薄い銅箔を接着剤２で張り
合わせ、この銅箔上にフォトレジストを塗布した後フォ
トエッチングプロセスにより、銅リードを形成し、仕上
げメッキ６として全面錫メッキまたは全面金メッキが行
われる。
合わせ、この銅箔上にフォトレジストを塗布した後フォ
トエッチングプロセスにより、銅リードを形成し、仕上
げメッキ６として全面錫メッキまたは全面金メッキが行
われる。
【０００５】この後、図６に示すように半導体チップ７
の突出したバンブ８（内部電極）とデバイスホール４内
に張り出したインナーリード９（フィンガーリード）の
先端部とが、電気的かつ機械的に接続された後、半導体
チップ７上に回路保護用樹脂が供給され高温下で乾燥さ
れる。次に、フィルムキャリアの絶縁フィルム１上に設
けられたテストパッド１０（電気試験用配線パターン）
にプローブ（電気試験用針）を接触させて半導体チップ
７の回路の電気的な試験がされる。この後、良品の半導
体チップ７のみをアウターリードボンディングホール５
に張り出したアウターリード１１の位置で切り離されて
プリント基板などにボンディングされて半田接続され
る。
の突出したバンブ８（内部電極）とデバイスホール４内
に張り出したインナーリード９（フィンガーリード）の
先端部とが、電気的かつ機械的に接続された後、半導体
チップ７上に回路保護用樹脂が供給され高温下で乾燥さ
れる。次に、フィルムキャリアの絶縁フィルム１上に設
けられたテストパッド１０（電気試験用配線パターン）
にプローブ（電気試験用針）を接触させて半導体チップ
７の回路の電気的な試験がされる。この後、良品の半導
体チップ７のみをアウターリードボンディングホール５
に張り出したアウターリード１１の位置で切り離されて
プリント基板などにボンディングされて半田接続され
る。
【０００６】しかしながら上記構成のフィルムキャリア
テープは半導体チップ７のバンブ８が金メッキ構造であ
るためインナーリード９が金メッキであると、金−金の
熱圧着ボンディングとなりボンディング条件が高温高圧
になるため半導体チップ７およびフィルムキャリアテー
プに過度の熱的、機械的ストレスがかかってしまう。従
って、ボンディング条件の緩い金−錫の共晶合金接続が
好まれているため、フィルムキャリアテープのインナー
リード９側のメッキは、金メッキより錫メッキが好まれ
ていた。この場合、バンブ８の金とインナーリード９の
錫で共晶物を作るため錫の量を多くすると余剰の共晶物
ができることになり隣り合うインナーリード間で短絡部
ができ電気的にショートすることになる。
テープは半導体チップ７のバンブ８が金メッキ構造であ
るためインナーリード９が金メッキであると、金−金の
熱圧着ボンディングとなりボンディング条件が高温高圧
になるため半導体チップ７およびフィルムキャリアテー
プに過度の熱的、機械的ストレスがかかってしまう。従
って、ボンディング条件の緩い金−錫の共晶合金接続が
好まれているため、フィルムキャリアテープのインナー
リード９側のメッキは、金メッキより錫メッキが好まれ
ていた。この場合、バンブ８の金とインナーリード９の
錫で共晶物を作るため錫の量を多くすると余剰の共晶物
ができることになり隣り合うインナーリード間で短絡部
ができ電気的にショートすることになる。
【０００７】それ故、インナーリード９の錫メッキ層は
厚くできず（一般に０．５μ程度）、全面に錫メッキを
同時に形成するので、アウターリード１１側もインナー
リード９側と同等の厚みのメッキ層しか得られなかっ
た。このため半導体チップ７の回路を保護する樹脂を乾
燥する工程で高温の雰囲気下におかれるためアウターリ
ード１１部の錫が銅リード中に拡散して銅−錫の合金層
を作ってしまい、アウターリード１１を基板にボンディ
ングする際、上記銅−錫の拡散層の影響で、著しく半田
つけ性が落ちる欠点を持っていた。また、半導体チップ
７の電気試験する際、上記構造の錫メッキされたテスト
パッド１０上に電気試験用のプローブを接触して行うた
め、このプローブの先端にテストパッド１０にメッキさ
れた錫が付着してプローブの電気接触抵抗が大きくな
り、連続して電気試験できず、一定の接触回数ごとにプ
ローブの先端の錫を除去しなければならなかった。
厚くできず（一般に０．５μ程度）、全面に錫メッキを
同時に形成するので、アウターリード１１側もインナー
リード９側と同等の厚みのメッキ層しか得られなかっ
た。このため半導体チップ７の回路を保護する樹脂を乾
燥する工程で高温の雰囲気下におかれるためアウターリ
ード１１部の錫が銅リード中に拡散して銅−錫の合金層
を作ってしまい、アウターリード１１を基板にボンディ
ングする際、上記銅−錫の拡散層の影響で、著しく半田
つけ性が落ちる欠点を持っていた。また、半導体チップ
７の電気試験する際、上記構造の錫メッキされたテスト
パッド１０上に電気試験用のプローブを接触して行うた
め、このプローブの先端にテストパッド１０にメッキさ
れた錫が付着してプローブの電気接触抵抗が大きくな
り、連続して電気試験できず、一定の接触回数ごとにプ
ローブの先端の錫を除去しなければならなかった。
【０００８】これに対して、全面に金メッキした場合
は、テストパッド１０は金メッキされているので、電気
テストの際、上記記載の問題は発生しないが、インナー
リード９およびアウターリード１１も金メッキされてい
るのでインナーリードボンディングが金−金の熱圧着ボ
ンディングとなるため半導体チップ７およびフィルムキ
ャリアテープに熱的、機械的ストレスがかかっていた。
またアウターリード１１も金メッキのためアウターリー
ド１１を外部基板にボンディングする際、半田接続のた
め金の量をある一定以下に押えないと合金層の量が多く
なり、ボンディングの信頼性が落ちるという問題点があ
った。
は、テストパッド１０は金メッキされているので、電気
テストの際、上記記載の問題は発生しないが、インナー
リード９およびアウターリード１１も金メッキされてい
るのでインナーリードボンディングが金−金の熱圧着ボ
ンディングとなるため半導体チップ７およびフィルムキ
ャリアテープに熱的、機械的ストレスがかかっていた。
またアウターリード１１も金メッキのためアウターリー
ド１１を外部基板にボンディングする際、半田接続のた
め金の量をある一定以下に押えないと合金層の量が多く
なり、ボンディングの信頼性が落ちるという問題点があ
った。
【０００９】
【発明が解決しようとする課題】本発明は、従来のフィ
ルムキャリアテープでは、半導体チップとインナーリー
ドとのボンディングの信頼性、アウターリードと基板と
のボンディングの信頼性およびテストパッド部において
電気テストプローブの汚染対策をすべて満足させること
はむづかしいという問題点を解決した新規なフィルムキ
ャリアテープを提供する。また、マスキングと無電解メ
ッキ方法を使用することで歩留まりのよい製造方法を提
供するものである。
ルムキャリアテープでは、半導体チップとインナーリー
ドとのボンディングの信頼性、アウターリードと基板と
のボンディングの信頼性およびテストパッド部において
電気テストプローブの汚染対策をすべて満足させること
はむづかしいという問題点を解決した新規なフィルムキ
ャリアテープを提供する。また、マスキングと無電解メ
ッキ方法を使用することで歩留まりのよい製造方法を提
供するものである。
【００１０】
【課題を解決するための手段】請求項１の発明のフィル
ムキャリアテープは、図１、図２に示すように帯状絶縁
性フィルムの両端にスプロケットホール３、半導体チッ
プを配置するデバイスホール４および外部接続用リード
を切断するアウターリードボンディングホール５を有
し、かつ所望パターンに形成された金属箔からなるフィ
ルムキャリアテープにおいて、デバイスホール５から張
り出した錫メッキされたインナーリード９、アウターリ
ードボンディングホール５に配置された半田メツキされ
たアウターリード１１および絶縁フィルム上の金メッキ
されたテストパット部１０を有するようにしたものであ
る。
ムキャリアテープは、図１、図２に示すように帯状絶縁
性フィルムの両端にスプロケットホール３、半導体チッ
プを配置するデバイスホール４および外部接続用リード
を切断するアウターリードボンディングホール５を有
し、かつ所望パターンに形成された金属箔からなるフィ
ルムキャリアテープにおいて、デバイスホール５から張
り出した錫メッキされたインナーリード９、アウターリ
ードボンディングホール５に配置された半田メツキされ
たアウターリード１１および絶縁フィルム上の金メッキ
されたテストパット部１０を有するようにしたものであ
る。
【００１１】請求項２の発明は、前記請求項１を製造す
る方法の発明であって、マスキングを行ってテストパッ
ド部のみを金メッキし、次にマスキングを行ってアウタ
ーリード部のみを半田メッキし、最後にマスキングを行
わないで無電解メッキ法によりインナーリード部のみを
錫メッキする方法である。
る方法の発明であって、マスキングを行ってテストパッ
ド部のみを金メッキし、次にマスキングを行ってアウタ
ーリード部のみを半田メッキし、最後にマスキングを行
わないで無電解メッキ法によりインナーリード部のみを
錫メッキする方法である。
【００１２】
【作用】本発明によるフィルムキャリアは、インナーリ
ード部９の錫メッキ層の厚みは、前記記載のとおり厚い
ものは、ボンディング時に隣接するリード間で短絡がお
きるため０．３〜０．５μが望ましい。アウターリード
部１５の半田メッキの錫−鉛の組成比は、ボンディング
される基板側の配線リードの半田の組成比およびボンデ
ィング方式により決められるが鉛の含有率が１０％以上
が望ましい。また、半田メッキ層の厚みについては、基
板側の配線リードの間隔によってきめられるが、配線リ
ードの間隔が狭い場合、ボンディング時の熱により溶融
した半田が、配線リード間まで流れ出して配線リードが
ショートするため、０．２ｍｍ以下の配線リード間隙の
場合、アウターリード１１のメッキ層の厚みは、５μ以
下が望ましい。また、テストパッド部１０の金メッキ層
の厚みは、メッキ層が厚いほど電気試験用としてはよい
が、コスト面も考慮して０．８〜１．０μが望ましい。
ード部９の錫メッキ層の厚みは、前記記載のとおり厚い
ものは、ボンディング時に隣接するリード間で短絡がお
きるため０．３〜０．５μが望ましい。アウターリード
部１５の半田メッキの錫−鉛の組成比は、ボンディング
される基板側の配線リードの半田の組成比およびボンデ
ィング方式により決められるが鉛の含有率が１０％以上
が望ましい。また、半田メッキ層の厚みについては、基
板側の配線リードの間隔によってきめられるが、配線リ
ードの間隔が狭い場合、ボンディング時の熱により溶融
した半田が、配線リード間まで流れ出して配線リードが
ショートするため、０．２ｍｍ以下の配線リード間隙の
場合、アウターリード１１のメッキ層の厚みは、５μ以
下が望ましい。また、テストパッド部１０の金メッキ層
の厚みは、メッキ層が厚いほど電気試験用としてはよい
が、コスト面も考慮して０．８〜１．０μが望ましい。
【００１３】次に、このフィルムキャリアの製造方法に
ついて説明する。
ついて説明する。
【００１４】先ず、図３のような機械マスク１２を使用
してテストパッド部１０を含む場所に電気メッキを行
う。次に、図４のような機械マスク１３を使用してアウ
ターリード部１１のみ電気半田メッキをする。電気メッ
キを使用することによりアウターリード部１１のメッキ
層の厚みをコントロールすることができる。なお、この
ように２種類のマスクを使用する場合、両マスクの境界
の位置精度を正確に出すことができないため、金メッキ
部と半田メッキ部とが重なってしまうか、または重なら
ずにメッキされない場所ができてしまう。
してテストパッド部１０を含む場所に電気メッキを行
う。次に、図４のような機械マスク１３を使用してアウ
ターリード部１１のみ電気半田メッキをする。電気メッ
キを使用することによりアウターリード部１１のメッキ
層の厚みをコントロールすることができる。なお、この
ように２種類のマスクを使用する場合、両マスクの境界
の位置精度を正確に出すことができないため、金メッキ
部と半田メッキ部とが重なってしまうか、または重なら
ずにメッキされない場所ができてしまう。
【００１５】この製造方法では図４の機械マスク１３は
図３のテストパッド部用のマスク１２には重ならないよ
うに小さくしておき、テストパッド部１０とアウターリ
ード１１間（図１参照）はメッキされないようにしてお
く。この工程では、メッキされずに銅が露出している
が、次の工程で錫メッキされるので最終的にはメッキさ
れて問題がない。
図３のテストパッド部用のマスク１２には重ならないよ
うに小さくしておき、テストパッド部１０とアウターリ
ード１１間（図１参照）はメッキされないようにしてお
く。この工程では、メッキされずに銅が露出している
が、次の工程で錫メッキされるので最終的にはメッキさ
れて問題がない。
【００１６】次に、インナーリード部９に錫メッキを形
成するが、この時、錫メッキ液として無電解錫メッキ液
を使用する。この無電解錫メッキを用いることによりす
でに形成された金メッキ上および半田メッキ上には錫メ
ッキされず、銅リード部のみに錫メッキされる。これに
よりマスキングを使用しなくてもインナーリード部９に
のみメッキすることができ、かつ前工程のマスキング工
程で重なりをなくすため、メッキされていない部分も同
時に錫メッキされることになる。
成するが、この時、錫メッキ液として無電解錫メッキ液
を使用する。この無電解錫メッキを用いることによりす
でに形成された金メッキ上および半田メッキ上には錫メ
ッキされず、銅リード部のみに錫メッキされる。これに
よりマスキングを使用しなくてもインナーリード部９に
のみメッキすることができ、かつ前工程のマスキング工
程で重なりをなくすため、メッキされていない部分も同
時に錫メッキされることになる。
【００１７】これまで、フィルムキャリアのインナーリ
ード部９は、片側支持のリードのために、機械マスクを
使用するとメッキ液の流速による機械的変形の危険性が
高く使用できなかった。しかし、本発明の製造方法はポ
リイミドフィルム上のテストパッド１０および両側に固
着されたアウターリード部１１にメッキする工程で機械
マスクを使用することにより、メッキ液の流速による機
械的変形の危険性をなくし、最後に無電解錫メッキを使
用することによりインナーリード部９に機械マスクを使
用しないで部分メッキができるようになった。
ード部９は、片側支持のリードのために、機械マスクを
使用するとメッキ液の流速による機械的変形の危険性が
高く使用できなかった。しかし、本発明の製造方法はポ
リイミドフィルム上のテストパッド１０および両側に固
着されたアウターリード部１１にメッキする工程で機械
マスクを使用することにより、メッキ液の流速による機
械的変形の危険性をなくし、最後に無電解錫メッキを使
用することによりインナーリード部９に機械マスクを使
用しないで部分メッキができるようになった。
【００１８】
【実施例】図１は本発明フィルムキャリアテープの平面
図、図２は同じくその断面図である。図において、本発
明のフィルムキャリアテープは従来のフィルムキャリア
テープと同様に、接着剤２が塗布されたポリイミドフィ
ルムからなるテープ上にスプロケットホール３、デバイ
スホール４、アウターリードボンディングホール５を金
型により開孔した後、銅箔を貼り合わせた。銅箔は、日
立電線社製造の無酸素銅箔で、厚さ３５μのものを使用
した。
図、図２は同じくその断面図である。図において、本発
明のフィルムキャリアテープは従来のフィルムキャリア
テープと同様に、接着剤２が塗布されたポリイミドフィ
ルムからなるテープ上にスプロケットホール３、デバイ
スホール４、アウターリードボンディングホール５を金
型により開孔した後、銅箔を貼り合わせた。銅箔は、日
立電線社製造の無酸素銅箔で、厚さ３５μのものを使用
した。
【００１９】次に、従来と同様にフォトエッチング技術
を用いて銅箔をエッチングすることによりパターンを形
成した。パターンは、図２のようなパターンとし、イン
ナーリード９の幅７０μ、アウターリード１１の幅２５
０μ、アウターリードピッチ０．４ｍｍ、テストパッド
１０のピッチ０．５ｍｍのパターンを使用した。このフ
ィルムキャリアテープを用いてインナーリード部９に錫
メッキ１４、アウターリード部１１に半田メッキ１５、
テストパッド部１０に金メッキ１６を実施した。それに
はまず、図３に示すようにテストパッド１０上にマスク
１２により７０℃の液温で３分間浸せきして１．０μ厚
の電気メッキを行い、水洗、乾燥を行った。金メッキ浴
は、シアン化金メッキ浴で金濃度８ｇ／ｌのものを使用
した。
を用いて銅箔をエッチングすることによりパターンを形
成した。パターンは、図２のようなパターンとし、イン
ナーリード９の幅７０μ、アウターリード１１の幅２５
０μ、アウターリードピッチ０．４ｍｍ、テストパッド
１０のピッチ０．５ｍｍのパターンを使用した。このフ
ィルムキャリアテープを用いてインナーリード部９に錫
メッキ１４、アウターリード部１１に半田メッキ１５、
テストパッド部１０に金メッキ１６を実施した。それに
はまず、図３に示すようにテストパッド１０上にマスク
１２により７０℃の液温で３分間浸せきして１．０μ厚
の電気メッキを行い、水洗、乾燥を行った。金メッキ浴
は、シアン化金メッキ浴で金濃度８ｇ／ｌのものを使用
した。
【００２０】次に、アウターリード部１１にも同様、図
４に示すようにマスク１３により２５℃の液温で１分間
浸せきし、４．０μ厚、錫：鉛組成比が９：１の電気半
田メッキを行い、同様に水洗、乾燥を行った。半田メッ
キ浴はアルカノールスルホン酸メッキ浴で電着の錫：鉛
組成比が９：１になるように錫濃度４０ｇ／ｌ、鉛濃度
３．５ｇ／ｌに調整した。次に、７０℃の無電解錫メッ
キ液に３分間浸せきし、水洗、乾燥してインナーリード
部９に０．４μ厚の錫メッキ１４を行った。無電解錫メ
ッキ浴は、硼素化浴で錫濃度は２５ｇ／ｌの浴を使用し
た。以上により０．４μ厚に錫メッキされたインナーリ
ード９、４μ厚に半田メッキされたアウターリード１
１、１μ厚に金メッキされたテストパッド１０を有する
構造のフィルムキャリアテープが得られた。
４に示すようにマスク１３により２５℃の液温で１分間
浸せきし、４．０μ厚、錫：鉛組成比が９：１の電気半
田メッキを行い、同様に水洗、乾燥を行った。半田メッ
キ浴はアルカノールスルホン酸メッキ浴で電着の錫：鉛
組成比が９：１になるように錫濃度４０ｇ／ｌ、鉛濃度
３．５ｇ／ｌに調整した。次に、７０℃の無電解錫メッ
キ液に３分間浸せきし、水洗、乾燥してインナーリード
部９に０．４μ厚の錫メッキ１４を行った。無電解錫メ
ッキ浴は、硼素化浴で錫濃度は２５ｇ／ｌの浴を使用し
た。以上により０．４μ厚に錫メッキされたインナーリ
ード９、４μ厚に半田メッキされたアウターリード１
１、１μ厚に金メッキされたテストパッド１０を有する
構造のフィルムキャリアテープが得られた。
【００２１】このフィルムキャリアテープに１７０℃で
２４時間の加熱処理を行い、表面張力の変化を電気信号
に置換する方法（ソルダーチェッカー、レスカ社製ＳＡ
Ｔ−２０００）により、ゼロクロスタイム（表面張力と
浮力が一致する時間）を測定したところ、１．２秒であ
って熱処理後においてもゼロクロスタイムは変わらず半
田濡れ性は変わらないことが判明した。
２４時間の加熱処理を行い、表面張力の変化を電気信号
に置換する方法（ソルダーチェッカー、レスカ社製ＳＡ
Ｔ−２０００）により、ゼロクロスタイム（表面張力と
浮力が一致する時間）を測定したところ、１．２秒であ
って熱処理後においてもゼロクロスタイムは変わらず半
田濡れ性は変わらないことが判明した。
【００２２】また、各リード間の接触現象が発生してい
ないかどうか検査するため、テストパッド部１０にプロ
ーブを接触させて検査を実施した場合、付加荷重４０ｇ
にて再現性１００％という十分な検査結果を得ることが
できた。またプローブ先端にも汚れは見られなかった。
ないかどうか検査するため、テストパッド部１０にプロ
ーブを接触させて検査を実施した場合、付加荷重４０ｇ
にて再現性１００％という十分な検査結果を得ることが
できた。またプローブ先端にも汚れは見られなかった。
【００２３】
【発明の効果】以上説明したように、インナーリードに
錫メッキ、アウターリードに半田メッキ、テストパッド
に金メッキされたフィルムキャリアテープにより、従来
通り金−錫共晶のインナーリードボンディングが使用で
き、この後の高温熱処理を行われた後も金メッキされた
テストパッドにより電気試験時の信頼性が得られ、かつ
半田メッキされたアウターリードにより半田濡れ性が変
わらないことにより、従来の全面錫メッキされたフィル
ムキャリアテープに比べて半導体の組み立て工程および
実装工程での熱による影響が少なく、信頼性の高いフィ
ルムキャリアテープの実装が可能となる。
錫メッキ、アウターリードに半田メッキ、テストパッド
に金メッキされたフィルムキャリアテープにより、従来
通り金−錫共晶のインナーリードボンディングが使用で
き、この後の高温熱処理を行われた後も金メッキされた
テストパッドにより電気試験時の信頼性が得られ、かつ
半田メッキされたアウターリードにより半田濡れ性が変
わらないことにより、従来の全面錫メッキされたフィル
ムキャリアテープに比べて半導体の組み立て工程および
実装工程での熱による影響が少なく、信頼性の高いフィ
ルムキャリアテープの実装が可能となる。
【図１】本発明フィルムキャリアテープの一実施例を示
す平面図である。
す平面図である。
【図２】図１の断面図である。
【図３】マスクを使用してテストパッド部に電気メッキ
を行う説明図である。
を行う説明図である。
【図４】マスクを使用してアウターリード部に電気半田
メッキを行う説明図である。
メッキを行う説明図である。
【図５】従来のフィルムキャリアテープを示す平面図で
ある。
ある。
【図６】図５の断面図である。
１ ベースフィルム ２ 接着剤 ３ スプロケットホール ４ デバイスホール ５ アウターリードボンディングホール ７ 半導体チップ ８ バンプ ９ インナーリード １０ テストパッド １１ アウターリード １２ マスク １３ マスク
Claims (2)
- 【請求項１】 帯状絶縁性フィルムの両端にスプロケッ
トホール、半導体チップを配置するデバイスホールおよ
び外部接続用リードを切断するアウターリードボンディ
ングホールを有し、かつ所望パターンに形成された金属
箔からなるフィルムキャリアテープにおいて、デバイス
ホールから張り出した錫メッキされたインナーリード、
アウターリードボンディングホールに配置された半田メ
ツキされたアウターリードおよび絶縁フィルム上の金メ
ッキされたテストパット部を有することを特徴とするフ
ィルムキャリアテープ。 - 【請求項２】 帯状絶縁性フィルムの両端にスプロケッ
トホール、半導体チップを配置するデバイスホールおよ
び外部接続用リードを切断するアウターリードボンディ
ングホールを有し、かつ所望パターンに形成された金属
箔からなるフィルムキャリアテープにおいて、マスキン
グを行ってテストパット部のみを金メッキし、次にマス
キングを行ってアウターリード部のみを半田メッキし、
最後にマスキングを行わないで無電解メッキ法によりイ
ンナーリード部のみを錫メッキすることを特徴とするフ
ィルムキャリアテープの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33137691A JPH05144883A (ja) | 1991-11-20 | 1991-11-20 | フイルムキヤリアテープおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33137691A JPH05144883A (ja) | 1991-11-20 | 1991-11-20 | フイルムキヤリアテープおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144883A true JPH05144883A (ja) | 1993-06-11 |
Family
ID=18242996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33137691A Pending JPH05144883A (ja) | 1991-11-20 | 1991-11-20 | フイルムキヤリアテープおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144883A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396701A (en) * | 1993-06-29 | 1995-03-14 | Texas Instruments Inc. | Method for packaging an integrated circuit |
| US7353595B2 (en) | 2003-12-19 | 2008-04-08 | Brother Kogyo Kabushiki Kaisha | Method for manufacturing a printed circuit board that mounts an integrated circuit device thereon |
-
1991
- 1991-11-20 JP JP33137691A patent/JPH05144883A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396701A (en) * | 1993-06-29 | 1995-03-14 | Texas Instruments Inc. | Method for packaging an integrated circuit |
| US7353595B2 (en) | 2003-12-19 | 2008-04-08 | Brother Kogyo Kabushiki Kaisha | Method for manufacturing a printed circuit board that mounts an integrated circuit device thereon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5854513A (en) | Semiconductor device having a bump structure and test electrode | |
| US4237607A (en) | Method of assembling semiconductor integrated circuit | |
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| US4993148A (en) | Method of manufacturing a circuit board | |
| US20060001132A1 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
| US20040161626A1 (en) | Tape substrate and method for fabricating the same | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20100295168A1 (en) | Semiconductor package using conductive plug to replace solder ball | |
| KR20050010976A (ko) | 플렉시블 배선 기재 및 그 제조 방법 | |
| TWI409889B (zh) | 半導體裝置及其製造方法 | |
| US6306751B1 (en) | Apparatus and method for improving ball joints in semiconductor packages | |
| KR100675569B1 (ko) | 반도체 장치용 테이프 캐리어, 이를 사용한 반도체 장치및 이들의 제조방법 | |
| US6538209B1 (en) | Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin | |
| KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
| JPH05144883A (ja) | フイルムキヤリアテープおよびその製造方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPH06101492B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06252310A (ja) | リードフレームならびにその製造方法 | |
| JPH09281145A (ja) | 異方性導電材を有する検査治具及びその製造方法 | |
| KR970005714B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR920000381B1 (ko) | 필름캐리어 및 그 제조방법 | |
| JP2852976B2 (ja) | 半導体素子のための検査用回路基板の使用方法 | |
| JPH0864633A (ja) | 半導体素子及び半導体装置 | |
| JPH0582591A (ja) | 半導体装置用フイルムキヤリア | |
| JPH0613434A (ja) | 半導体装置用フィルムキャリア |