KR920000381B1 - 필름캐리어 및 그 제조방법 - Google Patents

필름캐리어 및 그 제조방법 Download PDF

Info

Publication number
KR920000381B1
KR920000381B1 KR1019880016166A KR880016166A KR920000381B1 KR 920000381 B1 KR920000381 B1 KR 920000381B1 KR 1019880016166 A KR1019880016166 A KR 1019880016166A KR 880016166 A KR880016166 A KR 880016166A KR 920000381 B1 KR920000381 B1 KR 920000381B1
Authority
KR
South Korea
Prior art keywords
tin
indium
film carrier
plating
tin alloy
Prior art date
Application number
KR1019880016166A
Other languages
English (en)
Other versions
KR900010969A (ko
Inventor
히로시 나까야마
케이지로우 스즈끼
스스무 미야따
Original Assignee
닛뽕 고오교오 가부시기가이샤
가사하라 유끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕 고오교오 가부시기가이샤, 가사하라 유끼오 filed Critical 닛뽕 고오교오 가부시기가이샤
Priority to KR1019880016166A priority Critical patent/KR920000381B1/ko
Publication of KR900010969A publication Critical patent/KR900010969A/ko
Application granted granted Critical
Publication of KR920000381B1 publication Critical patent/KR920000381B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

필름캐리어 및 그 제조방법
제1도는 필름캐리어의 일례의 상면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 스프로킷 휘일 2 : 수지필름
3 : 내부리이드(칩본딩용 핑거) 4 : 외부리이드(외부접속용 핑거)
5 : 테스트용 패드
본 발명은, 반도체칩등의 전자부품을 배선판에 실장하는데 적합한 리이드부를 가진 필름 캐리어에 관한 것으로서, 특히 배선회로간의 단략의 위험을 현저하게 높이는 위스커 발생문제를 해소한 필름 캐리어 및 그 제조방법에 관한 것이다.
일반적으로, IC나 LSI등의 반도체칩은 수밀리각이고, 또한 두께 100미크론 정도의 소편이므로, 이대로는 배선판에 장착하기 어렵다. 그 때문에, 통상 이들은 IC 또는 LSI용 패키지라도 호칭되는 일종의 용기에 수납되어 있다.
이 IC 또는 LSI용 패키지의 기본형은, 반도체칩이 방열용금속판인 히이트신크 위에 장착되고, 본딩와이어에 의해 상기칩의 전극단자와 외부회로 접속용 리이드선이 접합되는 구조를 가지고 있다.
상기 리이드선은 패키지밖으로 지네의 발과 같이 돌출해 있으며, 핀이라고도 호칭되고 있다.
이와 같은 IC, LSI 패키지로서는, 핀이 수직아래방향으로 양쪽으로부터 2열로 돌출되어 있는 듀얼인라인 패키지 방식(DIP)방식과 핀이 4번의 평면방향으로 돌출되어있는 플랫패키지 방식(FP)이 현재로는 주류가 되어 있다.
상기 FP방식은, 리이드수(핀수)를 DIP방식보다 비교적 많게 할 수 있으므로, 배선판위의 실장 밀도를 약간 높일 수 있다고 하는 이점이었다. 그러나, 최근에는 LSI의 고집적화가 진행되고, 그것에 비례해서 핀수도 급속히 증가하는 경향에 있으므로, 상기한 바와 같은 FP방식이나 DIP방식으로는 충족되지 않아, 다핀화에 대응할 수 있는 새로운 패키지 방식이 요구되었다.
이러한 배경에서, 필름 캐리어(테이프 캐리어라고도 함)라고 호칭되는 패키지 방식이 개발되었다.
이 필름 캐리어방식은, 제1도에 도시한 바와 같이, 스프로킷 휘일(1)을 양쪽에 형성한 장척의 테이프(2)로 이루어진다. 이 테이프(2)는, 폴리이미드, 폴리에스테르, 폴리에테르슬폰(PES), 폴리파라바닉산(PPA)등의 수지를 사용하는 기재와, 그위에 접착되는 구리박으로 구성되며, 여기에 포토에칭 기술에 의해 구리제의 내부리이드(칩 본딩용 핑거) (3) 및 외부리이드(외부 접속용 핑거) (4)를 형성한 것이다. 테스트용 패드 (5)도 형성된다.
또한, 본 명세서에 있어서는, 내부리이드(3) 및 외부리이드(4)등의 미소 패턴을 총칭해서 [리이드부]라고 부른다.
일반적으로 행하여지고 있는 공정에 따라서 좀더 상세히 설명하면, 장척의 폴리이미드등의 수지테이프에 디바이스구멍을 펀칭가공후, 회로를 형성하는 금속으로서 35미크론정도의 두께의 구리박을 라미네이트하고, 다음에 상기 구리박을 레지스트도포, 패턴의 인화, 노광, 현상 그리고 에칭처리하고, 상기 레지스트를 박리제거후, 다시 도금하는 공정을 거쳐서 제1도에 도시한 바와 같은 리이드부를 가진 미세한 패턴이 형성되는 것이다.
제1도에 도시한 바와 같이, 반도체칩등을 탑재하기 위한 베이스필름의 중앙부를 펀칭한 디바이스구멍에, 구리박으로 형성된 리이드부가 부분적으로 돌출하도록 고밀도로 배열되어 있다. 이 리이드부의 선폭은 경우에 따라서는 수 10미크론이라고 하는 좁은 것으로 될때도 있다.
한편, 반도체칩의 전극에는 통상, 필름 캐리어상의 내부리이드에 결합하기 위한 범프(전극)가 형성되어 있다. 그리고, 모든 단자를 동시에 접합하는 갱본딩법에 의해, 상기 반도체칩의 범프와 필름 캐리어상의 내부리이드가 결합된다. 리이드부를 배선판에 탑재할때에는, 필름 캐리어로부터 구리박제의 외부리이드를 반도체 소자와 함께 잘라내고, 연후(펀칭에 의해) 배선판에 실장한다.
이와 같이해서 형성되는 테이프 캐리어는, ① 테이프형상(장척) 그대로 취급할 수 있어, 스프로킷 휘일을 이용한 정확한 위치결정을 할 수 있는 것 ② 와이어 본딩방식에 비해서, 본딩시에 내부리이드의 찌부러짐이 거의 없으므로, 단자 피치를 두드러지게 좁힐 수 있는 것(50 미크론 정도까지) ③ 캥본딩 방식이기 때문에, 본딩공정은 한번으로 되며, 단자수에 무관하다는 것 ④ 캐리어에 붙인채로 칩의 성능 테스트를 할 수 있는 것 ⑤ 캐리어가 얇고, 유연성을 가지므로, 박형 플렉시형의 실장을 할 수 있는 것 ⑥ 실장후의 칩의 교환이 용이한것 등 많은 이점이 있으며, 특히 다핀화를 필요로 하는 고밀도 실장타이프의 LSI 용도에 적합한 것이다.
상기한 바와 같이, 필름 캐리어상에 라미네이트한 구리박을 에칭하여 형성한 리이드부의 미세한 패턴에는, 반도체칩(범프)과의 접합을 용이하게하는 동시에, 본딩강도를 증대시키고, 또한 외부리이드의 납땜성을 향상시킨다고 하는 목적때문에, 통상 주석 또는 주석합금도금이 실시된다. 그러나, 주석 또는 주석합급 도금은 고유적으로 위스커를 발생시키기 쉽다고하는 중대한 문제를 가지고 있다.
위스커의 발생을 방지하는 방법으로서는, 여러가지의 것이 제안되고 있다. 예를 들면, ① 주석도금후에 열 처리하는 방법 ② 주석과, 니켈, 구리, 비스무트, 안티몬등의 다른종류의 금속돠의 공석합금(共析合金)도금을 형성하는 방법 ③ 도금욕에 유황함유 착화제나 어떤 종류의 킬레이트염을 첨가하는 방법 ④ 도금욕에 팔라듐염, 은염 등을 첨가해서 도금막속에 이들 금속을 분포시키는 방법 ⑤ 주석도금상에 은-안티몬 합금도금을 실시하는 방법 ⑥ 도금중 전극의 극성을 반전시키거나, 초음파 에너지에 의해서 도금금속중의 수소 흡장량을 가능한 한 적게하는 방법등의 제안되고 있으나, 필름 캐리어에서의 주석 또는 주석합금도금의 위스커 발생방지 대책으로서 적절한 것은 없다. 즉 ①의 방법에서는, 처리에 장시간을 필요로하고, 가열조건에 따라서는 플라스틱부분이 용해 혹은 변형하여, 처리온도에 제약이 있다. ②의 방법에서는, 그 효과는 보증할 만한 것이 못되며 또 도금의 내식성이나 납땜성이 저하하거나, 전기적 특성이 저하되어, 다른 문제나 불량이 발생하기 쉽다. ③ 및 ④의 방법은, 충분한 효과가 보증될 수 없다. ⑤의 방법은 고가로 치인다. ⑥의 방법은 적용이 제약된다. 흡장수소의 외로 발생하는 위스커를 방지할 수 없다.
필름 캐리어상의 미세한 회로 패턴은, 극히 고밀도로 배열된 리이드부를 가지고 이것이 중앙의 디바이스 구멍 주변에 있어서는 수지기재에 지지되어 있지 않은 간격이 좁은 미세한 돌출부를 형성하고 있다. 위스커의 발생은, 이와 같은 회로사이 뿐만아니라, 수지상의 배선간의 단락에 위험을 현저하게 높인다고 않는 중대한 문제를 나타낸다. 일렉트로우디바이스에 있어서는, 한층 더 고밀도화가 진행되어, 고도의 신뢰성이 요구되고 있으며, 위스커의 발생문제해결은 점점 중요한 과제로 되어 있다.
본 발명의 목적은, 선행기술과 같은 결점을 나타내는 일이없고, 좁은 간격에 있어서 고밀도로 형성된 리이드부 및 배선부의 미세한 회로에 위스커의 발생이 없는 주석 또는 주석합금도금을 형성하는 새로운 기술을 개발하는데 있는 것이다.
본 발명자들은, 예의 연구한 결과, 주석 또는 주석합금도금층위에 인듐층의 형성 혹은 인듐의 확산충을 가진 주석 또는 주석합금도금부의 형성이 유효하다는 새로운 지견을 얻었다.
상기 지견에 의거하여, 본 발명은, 1) 반도체칩등의 전자부품을 탑재하는 필름 캐리어에 있어서, 이 캐리어의 리이드부가 주석 또는 주석합금층과, 이 주석 또는 주석합금층상의 인듐층으로 이루어진 도금부를 갖추어 있는 것을 특징으로 하는 필름 캐리어 및 2) 반도체칩등의 전자부품을 탑재하는 필름 캐리어에 있어서, 이 캐리어의 리이드부가 인듐의 확산층을 가진 주석 또는 주석합금도금부를 갖추고 있는 것을 특징으로 하는 필름 캐리어를 제공하고, 또 그 제조방법으로서, 3) 반도체칩등의 전자부품을 탑재하는 필름 캐리어의 제조방법에 있어서, 이 캐리어의 리이드부에 주석 또는 주석합금을 도금하고, 다음에 그 위에 인듐을 도금하는 것을 특징으로 하는 필름 캐리어의 제조 방법 및 4) 반도체칩등의 전자부품을 탑재하는 필름 캐리어의 제조방법에 있어서, 이 캐리어의 리이드부에 주석 또는 주석합금을 도금하고, 이어서 그 위에 인듐을 도금한 후, 가열함으로서 인듐의 확산충을 가진 주석 또는 주석합금도금부를 형성하는 것을 특징으로 하는 필름 캐리어의 제조방법을 제공한다.
본 발명에 있어서 「주석합금」이란, 필름 캐리어 도금목적으로 통상사용되고, 위스커의 발생문제를 내지하고 그리고 무전해 합금도금 가능한, 땜납등으로 대표되는 합금을 의미하며, 인듐을 함유하는 합금은 포함되지 않는다. 위스커의 발생이 없는 주석합금 도금의 경우에는 본 발명의 적용여지는 없는 것이지만, 실제상 그와 같은 범용의 주석합금 도금은 현재로는 생성하기 어렵다.
상기한 바와 같이, 필름 캐리어의 제조에 있어서, 테이프 형상의 폴리이미드등의 수지에 바이스구멍을 형성한 후, 구리박을 라미네이트하고, 이것을 에칭해서 제1도와 같은 리이드부를 가진 미세한 회로를 형성하여 주석 또는 주석합금을 도금하게 되는 것이나, 이와 같이해서 형성된 리이드부는 각각으로 분리 독립되어 있기 때문에 공통의 통전부를 형성할 수 없으므로, 전기도금에 의해 주석 또는 주석합금을 도금하는 일은, 불가능하지는 않다고 해도, 사실상 곤란하다.
따라서, 본 발명에 있어서는, 주석 또는 주석합금도금에는, 무전해도금이 적용된다.
주석 또는 주석합금 무전해 도금을 통상의 도금방법을 사용해서 실시할 수 있다. 그 일례를 표시하면 다음과 같다. 또한, 주석 또는 주석합금도금은 이예에 한정되는 필요는 없고 다른 주석 또는 주석합금 무전해 도금법을 적용할 수 있는 것은 말할 것도 없다.
[무전해 주석도금의 예]
[예 1]
[도금욕]
염화 제1주석 6g/ℓ
타르타르산 39g/ℓ
티오뇨소 55g/ℓ
[조작조건]
온도 실온
석출속도 46.6mg/20min
[예 2]
[도금욕]
염화 제1주석 18.5g/ℓ
수산화나트륨 22.5g/ℓ
시안화나트륨 55g/ℓ
[조작조건]
온도 70℃
석출속도 25mg/20min
[예 3]
[도금욕]
틴포 제트 LT-34
(시프레이 회사제)
[조작조건]
온도 60℃
시간 10min
주석합금도금에 대해서도, 시판의 땜납도금액등을 사용하여 실시할 수 있다. 위스커 발생의 가능성이 있고 또한 무전해 도금가능한 주석합금은 모두 본 발명의 대상으로 될수 있다.
인듐을 1% 이상함유하는 주석합금도금은 위스커의 발생을 억제할 수 있는 가능성은 있으나, 무전해 주석도금은 산성 혹은 약산성조건에서 실시되는데 대하여, 무전해 인듐도금은 알칼리성 또는 약알칼리성 용액의 조건하에서 실시되는 것이므로, 주석과 인듐의 무전해 합금 도금은 실제상으로 유효하게 할 수 있다. 이어서, 주석 또는 주석합금도금위에 무전해 인듐도금이 실시된다. 그 일례를 표시하면 다음과 같다. 또한, 인듐도금은 이 예에 한정되는 것은 아니며, 다른 인듐 무전해도금법도 물론 적용 할 수 있다.
[무전해 인듐 도금의 예]
[도금욕]
황산인듐 2g/ℓ
니트릴로 3 아세트산 나트륨 12g/ℓ
시트르산 칼륨 7g/ℓ
수소화붕소나트륨 3g/ℓ
[조작조건]
pH 10.5
온도 55℃
시간 4ε~120min
일반적으로, 주석 또는 주석합금층의 두께는, 0.1㎛~3㎛가 실용적이고, 그리고 인듐층의 두께는 위스커의 발생을 방지하기 위해서는 주석 또는 주석합금층의 두께에 따라 0.01㎛~2㎛ 필요하다. 바람직한 두께로서는, 주석 또는 주석합금층이 0.5㎛~1㎛이고 그리고 인듐층이 0.025㎛~0.5㎛이다. 인듐층은 더욱 바람직하게는, 0.025㎛~0.05㎛로 얇게할 수 있다. 인듐층의 두께가 0.01㎛ 미만에서는 위스키의 발생방지에 효과가 없으며, 다른 한편 2㎛를 초과하면 경제적이 아니다.
이와 같이 해서 인듐도금을 실시한 리이드부는 위스커의 발생을 유효하게 방지한다. 바람직한 태양에 있어서, 본 발명은, 가열처리를 실시하므로서 주석 또는 주석 합금도금층속에 인듐이 확산된 인듐확산층을 형성한다. 주석 또는 주석합금 도금층-인듐확산층-인듐층의 3층 구조가 형성된다. 인듐이 전량확산해서 주석 또는 주석합금 도금층-인듐확산층의 2층 구조로 되는 일도 있다. 이와 같이 형성된 인듐 확산층은, 주석 또는 주석합금 도금층의 위스커의 발생을 더욱 효과적으로 방지한다.
인듐을 도금한 후의 가열처리는 50~150℃의 범위에서 실시하는 것이 바람직하다. 리이드부는 모재가 35㎛정도의 구리박으로 형성된 미세회로이므로, 고온에서의 가열은 리이드부의 연화변형을 발생하기 쉽고, 필름 캐리어의 제조공정 혹은 IC 등의 칩본딩공정중의 변형이나 단락을 발생시키는 가능성이 있으므로, 150℃ 보다 낮은 가열 온도로 할 필요가 있다. 다른 한편, 인듐의 확산을 유효하게 행하려면, 50℃ 이상의 가열이 필요하다. 바람직한 가열온도는 100℃~150℃이다.
얇은 인듐도금층의 주석 또는 주석합금속으로 확산은 비교적 용이하며, 70~80℃의 온욕속에 침지하므로서 용이하게 달성할 수 있다. 온수를 사용하였을 경우에는, 도금표면의 청정효과를 가진점에서 바람직하다.
온욕 및 온수 모두 표면처리제를 함유시킬 수 있다.
도금후에 다른 표면처리를 행하는 경우에는, 거기에서 사용하는 표면처리액을 함유하는 온욕을 사용해서, 인듐확산처리와 표면처리를 동시에 행하는 일이 가능하게 된다.
인듐의 확산층을 가진 주석 또는 주석합금도금부의 인듐함유량은 일반적으로 0.2 중량%~50 중량%, 보다 특정적으로는 0.5 중량%~20 중량%, 특별하게는 1 중량%~10 중량%이다. 인듐함유량이 0.2 중량% 미만에서는, 위스커의 발생방지에 효과가 없고, 50 중량%를 초과하면 주석도금의 특성이 지나치게 변화하여, 필름 캐리어의 본딩상 문제가 된다.
본 발명의 위스커의 발생방지효과는 극히 현저하다. 무전해주석도금 후 무전해인듐도금하여, 가열처리에 의해 인듐확산층을 형성하였을 경우를 예로 잡아서, 무전해도 금만의 경우와 비교한 예를 제1표에 표시한다. 비교예의 무전해주석만의 경우에도 가열의 영향차를 제거하기 위하여, 마찬가지로 가열처리를 행하였다. 시편의 위스커의 발생테스트시의 방치조건은 60℃ 및 95% RH(상대습도)이다. 비교예에 비한 본 발명의 위스커의 발생방지효과는 현저하다.
[제1표]
Figure kpo00001
필름 캐리어상에의 구리박의 라미네이트후, 리이드부의 형상과 치수정밀도의 보증 및 도금의 효율성의 면에서, 에칭에 의한 리이드부의 회로 형성후에 무전해주석 또는 주석합금도금을 하고, 연후에 무전해 인듐도금을 하고, 필요에 따라서 가열처리에 의해 인듐확산층을 형성하는 것이 바람직하나, 경우에 따라서는 에칭 전에 가열처리를 수반한 혹은 수반하지 않는 무전해주석 또는 주석합금도금 및 무전해인듐도금을 실시할 수도 있다.
다음에 실시예를 표시한다.
[실시예]
35mm 폭의 통상의 폴리이미드필름을 베이스로해서 구리박에 에칭공정을 종료한 필름 캐리어에, 상기한 시프레이회사의 무전해주석도금액틴포제트 LT-34에 의해서 0.5㎛ 두께의 주석도금을 실시하고, 또 상기한 인듐도금액 및 조건으로 0.025㎛ 두께의 인듐도금을 실시하였다. 이것을 60℃ 및 95% RH(상대습도)에서 1개월 유지하였으나, 위스커의 발생은 확인되지 않았다.
또, 시료의 일부는 70℃의 온수속에서 1시간 유지하므로서 가열처리하였다. 이 시료의 표면도금층을 오제전자분광법에 의해 표면분석을 행한 결과, 주석과 인듐은 합금화되고 있었으며, 이것을 60℃ 및 95% RH(상대습도)에서 1개월유지하였으나, 그 사이 위스커의 발생은 전혀 확인되지 않았다.
IC 또는 LSI등의 고집적화와 더불어 급속한 다핀화의 경향에 있는 현재, 한층 더 실장밀도를 높일 수 있는 필름 캐리어의 개발이 진행되고 있으나, 리이드부의 배열 및 형상이 한층 정세해지고, 간격이 협소해지므로서 위스커의 발생에 의한 단략문제는 지극히 중요하다. 본 발명은, 생산효율을 실질적으로 저하시키는 일없이, 또 성가신 도금관리를 필요로 하지 않고, 주석 또는 주석합금도금에 고유의 위스커발생 문제를 해결하고, 금후의 반도체디바이스요구에 만족한 우량의 필름 캐리어의 제조를 가능하게 하여, 사계에 기여하는 바 지대하다.

Claims (18)

  1. 반도체칩등의 전자부품을 탑재하는 필름 캐리어에 있어서, 이 캐리어의 리이드부가 주석 또는 주석합금층과, 이 주석 또는 주석합금층상의 인듐층으로 이루어진 도금부를 갖추고 있는 것을 특징으로 하는 필름 캐리어.
  2. 제1항에 있어서, 주석 또는 주석합금층이 0.1㎛~3㎛이고, 그리고 인듐층이 0.01㎛~2㎛인 필름 캐리어.
  3. 제1항에 있어서, 주석 또는 주석합금층이 0.5㎛~1㎛이고, 그리고 인듐층이 0.025㎛~0.5㎛인 필름 캐리어.
  4. 반도체칩등의 전자부품을 탑재하는 필름 캐리어에 있어서, 이 캐리어의 리이드부가 인듐의 확산층을 가진 주석 또는 주석합금도금부를 갖추고 있는 것을 특징으로 하는 필름 캐리어.
  5. 제4항에 있어서, 인듐의 확산층을 가진 주석 또는 주석합금도금부의 인듐함유량이 0.2 중량%~50중량%인 필름 캐리어.
  6. 제4항에 있어서, 인듐의 확산층을 가진 주석 또는 주석합금부의 인듐함유량이 0.5 중량%~20중량%인 필름 캐리어.
  7. 제4항에 있어서, 인듐 확산층을 가진 주석 또는 주석합금도금부의 인듐함유량이 1 중량%~10중량%인 필름 캐리어.
  8. 반도체칩 등이 전자부품을 탑재하는 필름 캐리어의 제조방법에 있어서, 상기 캐리어의 리이드부에 주석 또는 주석합금을 도금하고, 다음에 그 위에 인듐을 도금하는 것을 특징으로 하는 필름 캐리어의 제조방법.
  9. 제8항에 있어서, 주석 또는 주석합금층이 0.1㎛~3㎛이고 그리고 인듐층이 0.01㎛~2㎛인 필름 캐리어 제조방법.
  10. 주석 또는 주석합금층이 0.5㎛~1㎛이고 그리고 인듐층이 0.025㎛~0.5㎛인 필름 캐리어 제조방법.
  11. 제8항에 있어서, 주석 또는 주석합금을 도금 및 인듐도금을 무전해도금에 의해 행하는 필름 캐리어 제조방법.
  12. 반도체칩등의 전자부품을 탑재하는 필름 캐리어의 제조방법에 있어서, 이 캐리어의 리이드부에 주석 또는 주석합금을 도금하고, 다음에 그위에 인듐을 도금한 후, 가열하므로서 인듐의 확산층을 가진 주석 또는 주석합금도금부를 형성하는 것을 특징으로 하는 필름 캐리어의 제조방법.
  13. 제12항에 있어서, 주석 또는 주석합금을 도금 및 인듐도금을 무전해도금에 의해 행하는 필름 캐리어 제조방법.
  14. 제12항에 있어서, 가열온도가 50℃~150℃인 필름 캐리어 제조방법.
  15. 제12항에 있어서, 가열온도가 100℃~150℃인 필름 캐리어 제조방법.
  16. 제12항에 있어서, 인듐의 확산층을 가진 주석 또는 주석합금도금부의 인듐함유량이 0.2 중량%~50 중량%인 필름 캐리어 제조방법.
  17. 제12항에 있어서, 인듐의 확산층을 가진 주석 또는 주석합금도금부의 인듐함유량이 0.5 중량%~20 중량%인 필름 캐리어 제조방법.
  18. 제12항에 있어서, 인듐의 확산층을 가진 주석 또는 주석합금도금부의 인듐함유량이 1 중량%~10 중량%인 필름 캐리어 제조방법.
KR1019880016166A 1988-12-05 1988-12-05 필름캐리어 및 그 제조방법 KR920000381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880016166A KR920000381B1 (ko) 1988-12-05 1988-12-05 필름캐리어 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880016166A KR920000381B1 (ko) 1988-12-05 1988-12-05 필름캐리어 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR900010969A KR900010969A (ko) 1990-07-11
KR920000381B1 true KR920000381B1 (ko) 1992-01-13

Family

ID=19279889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016166A KR920000381B1 (ko) 1988-12-05 1988-12-05 필름캐리어 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR920000381B1 (ko)

Also Published As

Publication number Publication date
KR900010969A (ko) 1990-07-11

Similar Documents

Publication Publication Date Title
EP0373241B1 (en) Film carrier and method of manufacturing same
KR910006949B1 (ko) 범프 및 그 형성방법
US7180006B2 (en) Tape substrate and method for fabricating the same
US20110165732A1 (en) Semiconductor Package Having Buss-Less Substrate
KR100705637B1 (ko) 플렉시블 배선 기재 및 그 제조 방법
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
KR20010060223A (ko) 반도체 장치 및 그 제조방법
US7982138B2 (en) Method of nickel-gold plating and printed circuit board
TWI409889B (zh) 半導體裝置及其製造方法
KR20040022385A (ko) 전자 부품 장착용 필름 캐리어 테이프
JPH06232136A (ja) 半導体素子の電極形成方法
KR920000381B1 (ko) 필름캐리어 및 그 제조방법
JPH05183017A (ja) Tab用テープキャリア
JP2000277897A (ja) はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子
JP2004103706A (ja) 半導体装置用テープキャリアおよびその製造方法
JPH01316951A (ja) フイルムキャリヤ及びその製造方法
JPH012330A (ja) フィルムキャリヤ及びその製造方法
JP3812280B2 (ja) スズ−はんだ2色めっきtabテープの製造方法
JP2839513B2 (ja) バンプの形成方法
JPH0437042A (ja) フイルムキャリアおよびフィルムキャリアを使用した半導体装置とその製造方法
JPH05144883A (ja) フイルムキヤリアテープおよびその製造方法
JP3843695B2 (ja) スズ−はんだ2色めっきtabテープの製造方法
JP2001044315A (ja) はんだボール接続用端子とそのはんだボール接続用端子の形成方法及びそのはんだボール接続端子を有する半導体パッケージ用基板並びに半導体パッケージ用基板の製造方法
JPH11243118A (ja) Bga用配線テープ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19961227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee