TWI409889B - 半導體裝置及其製造方法 - Google Patents

Description

半導體裝置及其製造方法

本發明是關於一種使用了用以裝設IC或LSI等之電子零件的可撓性配線基材的半導體裝置及其製造方法。又，可撓性配線基材是指裝設電子零件前的捲軸狀薄膜載帶以及將此個別切斷的薄膜帶，並將於此裝配有電子零件者稱為半導體裝置。此外，依電子零件的裝配形式等有各種不同的稱呼，可例舉出TAB(Tape Automated Bonding,捲帶自動接合)、COF(Chip on Film,覆晶薄膜)、CSP(Chip Size Package,晶片尺寸封裝)、BGA(Ball Grid Array,球柵陣列封裝)、μ－BGA(μ－Ball Grid Array)、FC(Flip Chip,覆晶封裝)、QFP(Quad Flat Package,四面平整封裝)等。

隨著近年來電子機器的顯著高機能化，電子元件便要求更進一步的高細線化、高密度化。在LCD驅動器用IC的基板安裝，也就是內引線搭接(Inner Lead Bonding：ILB)中，也要求對應於內引線(Inner Lead：IL)之更進一步細間距化的工法。這種ILB工法咸認以Au－Sn共晶接合(以下稱為共晶接合)較為有利。

該ILB工法中，為了確立例如與形成在電子零件之凸塊電極等的連接，必須要有與從凸塊電極所供應的金形成共晶物的錫的存在，這種錫係由形成在引線表面的鍍錫層所供應。因此，內引線等的表面係由鍍錫層所覆蓋。

又，從如上所述的鍍錫層表面已知會有晶鬚(whisker)成長，此晶鬚與相鄰的配線圖案接觸時，會在電路形成短路，因此以往提案有各種以晶鬚對策為目的的技術。

例如，專利文獻1揭示有一種電子零件裝設用薄膜載帶之發明，該電子零件裝設用薄膜載帶係在端子部分形成有：有銅擴散的鍍錫層(a)；以及在此鍍錫層(a)的表面實際上並不含銅的鍍錫層(b)。再者，此專利文獻1所引用的專利文獻2，記載有晶鬚之抑制方法的發明，該晶鬚之抑制方法是施以0.15μm以上的鍍錫，並進行加熱處理，使此錫層全部形成與銅基底的Cu－Sn擴散層，並在該擴展層上方施以鍍錫，使純鍍錫層形成0.15至0.8μm。

而且，就即使將間距寬度更為縮小時亦可解決晶鬚問題的技術而言，提案有一種將有銅擴散的錫層、及形成在此上方的純錫層加以組合，並且使銅擴散錫層的厚度相對於此等層之總厚度成為55%以上的技術(專利文獻3)。

另一方面，這種ILB工法中，要謀求細間距化時，例如為了將間距寬度縮小5μm，會產生與過去完全不同的問題，因而不可能直接適用習知的工法。

現在，內引線的間距寬度係以35μm為其底限，而正尋求實現比30μm更狹窄的25μm間距。

然而，因接合時之接合條件及接合時所形成的共晶的狀態等，可能會導致凸塊間短路或絕緣可靠性的降低，目前正在摸索具有可靠性的條件，還無法提供穩定且具有可靠性的接合。

此外，接合條件當然必須是保持以往的條件，且為可確立具有可靠性之接合的條件。

[專利文獻1]日本專利第3061613號公報[專利文獻2]日本特開平5－33187號公報[專利文獻3]日本特開2006－32851號公報

本發明是鑒於上述情況而研創者，其目的在於提供一種使用了不需變更現行的接合條件即可確立具有可靠性之細間距ILB的可撓性配線基材的半導體裝置及其製造方法。

本發明之第1樣態的半導體裝置是在可撓性配線基材裝設有由電子零件或配線基材所構成之安裝零件，該可撓性配線基材具備：絕緣基材；包含將形成於此絕緣基材之一面之含銅導電體層予以圖案化的導電體圖案的配線圖案；以及覆蓋此配線圖案之至少除了端子部以外之表面的防焊劑層；前述配線圖案的端子部於前述導電體層上施有鍍錫層，並且在各端子之間距大於20μm小於30μm，在該半導體裝置中：使前述端子部的各端子與前述安裝零件的凸塊接合而形成接合部，在該接合部中，前述端子的橫剖面是下邊側的寬度為12至15μm且上邊側的寬度為3至5μm的梯形，且利用共晶接合所形成的合金是以填埋由前述端子之側面及前述安裝零件之凸塊之表面所形成的凹部之方式而存在者。

該第1樣態由於是將裝設安裝零件時與安裝零件之凸塊接觸的面予以縮小，並在剖面為梯形的端子之側面與凸塊表面之間形成凹部，且在此凹部埋設利用共晶接合所形成的合金，因此可確保接合強度。

本發明之第2樣態是在第1樣態的半導體裝置中，前述端子部之前述導電體層上的鍍錫層之總厚度為0.26μm至0.5μm的範圍，純錫層的厚度為0.08μm至0.18μm並且不超過將總厚度設為t時之(0.53－0.846t)μm之值的範圍。

該第2樣態中，端子部之導電體層上的鍍錫層的純錫層與擴散層的厚度為預定的範圍，進行用以裝設安裝零件的共晶接合時，合金可理想地形成，且可確保接合的可靠性。

本發明之第3樣態是在第2樣態的半導體裝置中，前述端子部之前述導電體層上的鍍錫層之總厚度為0.26μ m至0.38μ m的範圍，並且純錫層的厚度為0.08μ m至0.18μ m。

該第3樣態中，端子部之導電體層上的鍍錫層的純錫層與擴散層的厚度為預定的範圍，進行用以更進一步裝設安裝零件的共晶接合時，合金可理想地形成，且可更進一步確保接合的可靠性。

本發明之第4樣態是在第1至第3任一樣態的半導體裝置中，前述端子部之前述導電體層上的鍍錫層是由：連續設至前述配線圖案之由前述防焊劑層所覆蓋之區域的第1鍍錫層；以及設在此上方，並且設在未由前述防焊劑層所覆蓋之區域的第2鍍錫層所構成。

該第4樣態中，由於鍍錫層是由第1鍍錫層及第2鍍錫層之兩層所構成，因此比較容易將純錫層及擴散層的厚度設定在預定範圍。

本發明之第5樣態是在第1至第4任一樣態的半導體裝置中，前述接合部的前述合金並不存在至前述端子之側面的下邊。

該第5樣態中，利用共晶接合形成的合金並不會繞入端子的下側，而可防止浸入端子下的情形。

本發明之第6樣態的半導體裝置之製造方法，該半導體裝置係在可撓性配線基材裝設有由電子零件或配線基材所構成的安裝零件，而該可撓性配線基材係具備：絕緣基材；包含將形成於此絕緣基材之一面之含銅導電體層予以圖案化的導電體圖案的配線圖案；以及覆蓋此配線圖案之至少除了端子部以外之表面的防焊劑層；前述配線圖案的端子部於前述導電體層上施有鍍錫層，並且在各端子之間距大於20μm小於30μm，該半導體裝置之製造方法之特徵為：將橫剖面是下邊側的寬度為12至15μm且上邊側的寬度為3至5μm之梯形的前述端子部的各端子、與前述安裝零件的凸塊予以接合而作為接合部時，使利用共晶接合形成的合金存在以填埋由前述端子之側面及前述安裝零件之凸塊之表面所形成的凹部。

該第6樣態由於是將裝設安裝零件時與安裝零件之凸塊接觸的面予以縮小，且在剖面為梯形的端子之側面與凸塊表面之間形成凹部，並在此凹部埋設利用共晶接合形成的合金，因此可確保接合強度。

本發明之第7樣態是在第6樣態的半導體裝置之製造方法中，前述端子部之前述導電體層上的鍍錫層之總厚度為0.26μm至0.5μm的範圍，純錫層的厚度為0.08μm至0.18μm並且不超過將總厚度設為t時之(0.53－0.846t)μm之值的範圍。

該第7樣態中，端子部之導電體層上的鍍錫層的純錫層與擴散層的厚度係在預定的範圍，進行用以裝設安裝零件的共晶接合時，合金可理想地形成，且可確保接合的可靠性。

本發明之第8樣態是在第7樣態的半導體裝置之製造方法中，前述端子部之前述導電體層上的鍍錫層之總厚度為0.26μm至0.38μm的範圍，並且純錫層的厚度為0.08μm至0.18μm。

該第8樣態中，端子部之導電體層上的鍍錫層的純錫層與擴散層的厚度係在預定的範圍，進行用以進一步裝設安裝零件的共晶接合時，合金可理想地形成，且可更進一步確保接合的可靠性。

本發明之第9樣態是在第6至第8任一樣態的半導體裝置之製造方法中，由連續設至前述配線圖案之由前述防焊劑層所覆蓋之區域的第1鍍錫層、以及設在此上方且設在未由前述防焊劑層所覆蓋之區域的第2鍍錫層，形成前述端子部之前述導電體層上的鍍錫層。

該第9樣態中，由於鍍錫層是由第1鍍錫層及第2鍍錫層兩層所構成，因此比較容易將純錫層與擴散層的厚度設定在預定範圍。

本發明之第10樣態是在第6至第9任一樣態的半導體裝置之製造方法中，係以前述接合部的前述合金並未存在至前述端子之側面的下邊之方式接合。

該第10樣態中，利用共晶接合形成的合金並不會繞入端子的下側，而可防止浸入端子下的情況。

以下，針對本發明一實施形態的半導體裝置所使用的可撓性配線基材及半導體裝置，與其製造方法及使用例同時加以說明。當然，本發明不限定於此。

第1圖是實施形態1之半導體裝置所使用的可撓性配線基材的概略平面，第2圖是第1圖的A-A’剖面，第3圖是主要部分剖面，第4圖是在第1圖及第2圖的可撓性配線基材裝配有電子零件之一實施形態的半導體裝置的剖面。

如第1圖及第2圖所示，本實施形態的可撓性配線基材10是COF帶，是在帶狀的絕緣薄膜11的一面連續地形成有複數個配線圖案12。絕緣薄膜11係在寬度方向兩側以一定間隔具有移送用的鏈輪孔13。在可撓性配線基材10之絕緣薄膜11的寬度方向兩端部雖設有鏈輪孔13，但是亦可在絕緣薄膜11與鏈輪孔13同時形成有用以進行定位的貫穿孔、顯示不良封裝、封裝外形等配合各種目的的貫穿孔。

配線圖案12具備：與所要裝設的電子零件等連接的元件側連接端子14；以及與外部連接的輸入側外部連接端子15及輸出側外部連接端子16，除此以外的區域是由防焊劑層17所覆蓋。

在此，絕緣薄膜11可使用具有可撓性且具有耐藥品性及耐熱性的材料。該絕緣薄膜11的材料可例舉出聚酯、聚醯胺、聚醯亞胺等，尤其以具有聯苯骨架的全芳族聚醯亞胺(例如，商品名：優匹雷克斯(音譯)；宇部興產(株式會社))為佳。此外，絕緣薄膜11的厚度一般為25至125μ m，較佳為50至75μ m。

配線圖案12是在形成於絕緣薄膜11的鏈輪孔13等所形成的一面，具備一般而言將由銅或鋁所構成之導電體箔等的導電體層20予以圖案化的配線基底層21。這種形成配線基底層21的導電體層20可直接層積在絕緣薄膜11上，也可經由接著劑層並藉由熱壓接等而形成。導電體層20的厚度是例如6至70μ m，較佳為8至35μ m。由導電體箔所構成的導電體層20係以銅箔為佳。

此外，亦可不是在絕緣薄膜11上設置導電體箔，而是在導電體箔例如塗布聚醯亞胺前驅體(presursor)，並且加以燒成而形成由聚醯亞胺薄膜所構成的絕緣薄膜。

又，設在絕緣薄膜11上的導電體層20是藉由微影法，而圖案化為包含作為內引線之元件側連接端子14、及作為外引線之輸入側外部連接端子15及輸出側外部連接端子16的配線基底層21。亦即，在塗布光阻劑之後，經由光罩，利用蝕刻液使光阻層化學溶解(蝕刻處理)而加以去除，再利用鹼液等將光阻層溶解去除，使導電體箔圖案化而作為配線基底層21。

此外，在絕緣薄膜11上的寬度方向兩側，以與配線基底層21連續之方式，圖案化有跨越輸入側外部連接端子15及輸出側外部連接端子16之各者的鍍覆引線22、以及使此等引線相互導通的導通部23之圖案。這些會在鍍覆時被使用，因此是形成在之後可加以去除的區域。

接著，在如上所述藉由蝕刻而圖案化後的配線基底層21上，跨越全面地形成第1鍍錫層24。在此，第1鍍錫層24只要具有0.001μ m以上的厚度即可，其形成方法等沒有限定。較佳為只要是厚度0.01至0.2μ m之所謂的閃鍍(flash plating)錫層即可，但並不限定於此。此外，極薄鍍錫層是利用無電解鍍覆或電解鍍覆而形成。

接著，在如上述圖案化後的配線基底層21及第1鍍錫層24上塗布防焊材料塗布液，並藉由預定的圖案化處理而形成防焊劑層17。

再者，在未由防焊劑層17覆蓋的第1鍍錫層24上，也就是在元件側連接端子14、輸入側外部連接端子15及輸出側外部連接端子16上(以下，有時會將元件側連接端子14、輸入側外部連接端子15及輸出側外部連接端子16統稱為端子部)形成第2鍍錫層25。

本實施形態之第2鍍錫層25是藉由無電解鍍覆所形成。例如，此鍍覆是只要在利用硫酸液、過硫酸鉀液等進行鍍覆前處理之後，使用氟硼化錫液進行即可。此外，亦可不是藉由無電解鍍覆，而是藉由後述的電解鍍覆所形成。

該可撓性配線基材10之作為內引線的元件側連接端子14的間距寬度為25μm左右。亦即，本發明之可撓性配線基材的內引線的間距是以小於30μm之25μm±3左右為設計範圍。此外，間距寬度為20μm時，可預知樣態將會完全不同，因此本發明之可撓性配線基材的內引線之間距的範圍是比20μm大。

又，本發明之可撓性配線基材10亦以裝設電子零件等時的接合條件乃為不需變更間距寬度為35至30μm之接合條件而進行者為前提。因此，具有不需變更製造條件即可謀求細間距化的優點。

本發明之可撓性配線基材10中，如前所述，端子部是在使導電體層20圖案化後的配線基底層21上，設有由第1鍍錫層24及第2鍍錫層25所構成的鍍錫層26。

在此，關於鍍錫層26，在製程上是如上所述，如第3圖(a)所示，由第1鍍錫層24及第2鍍錫層25所構成，但是製造後是如第3圖(b)所示，由配線基底層21中之銅已進行擴散的擴散層26a、以及純錫層26b所構成。在此，擴散層26a是藉由形成防焊劑層17時的加熱處理，使配線基底層21中的銅擴散至第1鍍錫層24中，或藉由形成第2鍍錫層25後的加熱處理，擴散至第1鍍錫層24及第2鍍錫層25中而形成者，未有銅擴散的區域係形成純錫層26b。亦即，擴散層26a及純錫層26b之厚度的比例可藉由加熱處理的狀態加以調整，但為了較為簡單地製造，最好僅將第1鍍錫層24作為擴散層26a，將設在此擴散層26a上的第2鍍錫層25作為純錫層26b(稱為兩段鍍覆)。當然，亦可在設置防焊劑層17之後形成整個鍍錫層(鍍覆可為一次或兩次以上的複數次)，然後藉由加熱處理形成擴散層。

本發明之可撓性配線基材10中，鍍錫層26的厚度(總厚度)t及純錫層26b的厚度最好是設為預定的範圍。詳細容後敘述，但是藉由將端子部之配線基底層上的鍍錫層的純錫層及擴散層的厚度設為預定範圍，進行用以裝設安裝零件之共晶接合時，可理想地形成合金，並且確保接合的可靠性，而且沒有短路的疑慮，而可防止錫浸入至端子下。

在此，本發明之鍍錫層26中，總厚度t為0.26μm至0.5μm的範圍，純錫層的厚度為0.08μm至0.18μm，並且不超過(0.53－0.846t)μm之值的範圍，較佳為總厚度t為0.26μm至0.38μm的範圍，且純錫層的厚度為0.08μm至0.18μm。

將這種在可撓性配線基材10裝配有電子零件30的半導體裝置100的剖面顯示於第4圖。

該半導體裝置100中，IC晶片等之電子零件30的凸塊32與可撓性配線基材10的元件側連接端子14是共晶接合。

為了將這種電子零件30裝設於可撓性配線基材10，一般是一面移送可撓性配線基材10一面裝設電子零件30，並且在裝設電子零件30後，依各配線圖案12加以切斷而作為半導體裝置100。

這種半導體裝置100，由於具有可撓性配線基材10之元件側連接端子14的鍍錫層26是由如上所述的擴散層26a及純錫層26b所構成的構成，因此能夠可靠性良好地確實進行與電子零件30的凸塊32之間的共晶接合。

在此，如上所述要將電子零件30以安裝零件裝設在細間距的端子部時，為了使接合的可靠性更為提升，如第5圖所示，較佳為元件側連接端子14的橫剖面形狀是梯形，且下邊側的寬度為12至15μm，上邊側的寬度為3至5μm。在此情況下，雖然鍍錫層26與凸塊32的接觸面積就會變小，但是利用共晶接合形成的合金40係以填埋由端子之側面及凸塊32之表面所形成的凹部之方式而存在，因而具有接合強度得以確保的優點。

以上所說明的半導體裝置100是在元件側連接端子14裝設有電子零件30者，但是在元件側連接端子14等的內引線、以及輸入側外部連接端子15及輸出側外部連接端子16等外引線任一方，裝設有電子零件或配線基材或裝設有電子零件之配線基材等的安裝零件者都包含在本發明的半導體裝置。

此外，上述可撓性配線基材會有在裝配好電子零件等之後依各配線圖案被切斷的情形、以及依各配線圖案被切斷之後再裝設電子零件等的情形，但是帶狀之狀態的情形以及依各配線圖案12切斷的情形都包含在本發明之可撓性配線基材及半導體裝置。

又，半導體裝置可在如上所述裝設電子零件等之後，利用塑模樹脂等將電子零件加以樹脂密封，這當然也包含在本發明的半導體裝置。

(試驗例)

在如上所述的COF帶的可撓性配線基材中，製作出將第3圖所示的鍍錫層之總厚度t變更為0.2至0.5μm，將純錫層的厚度為0.03至0.25μm之範圍的測試樣本。這些測試樣本是藉由形成第1鍍錫層，並且在設置防焊劑層之後形成第2鍍錫層之際，改變第1及第2鍍錫層的厚度，並且在第2鍍錫處理之後，改變加熱處理的熱量加以實施而製作。

此外，將內引線的間距寬度設為25μm，將配線寬度設為15μm。接著，在這種內引線上，裝設具有尺寸約15×1×0.6mm，凸塊間距為25μm之鍍金凸塊的IC晶片。接合條件為工具溫度430℃、級(stage)溫度170℃、負載0.02g/μm² (50N/片)，接合時間為1秒。

各測試樣本的評估是藉由剝離試驗、及凸塊間距離來進行。

關於剝離試驗，是將凸塊剝離，並且以在其後的鍍金(Au)凸塊具有基材之內引線未被剝離而殘留的狀態為良好的接合狀態，並以沒有此剝離的情形為良好、有剝離的情形為不良進行評估。這是接合可靠性的評估。

凸塊間隙是藉由剖面觀察來測定接合後的凸塊間距離，並以間隙為5μm以上的情形為良好，以出現間隙未達5μm之部位的情形為不良。此間隙評估是絕緣可靠性的評估。

再者，在此試驗，可藉由基材之背面觀察而確認：依共晶接合時之合金的產生量，使合金繞入至內引線的背側、或錫合金浸入內引線的下側，以致內引線的密接性降低的情形。亦可得知此浸入是因為裝設時的撓曲，或是容易發生在凸塊之內引線的長邊方向端部附近。並且以浸入是在內引線配線寬度之50%以內的情形為良好，以超過50%的情形為不良。此浸入的評估是內引線之密接力強度的可靠性的評估。

將剝離試驗及合金浸入的結果，如以如下表1之方式進行評估，並以橫軸為鍍錫層的總厚度，以縱軸為純錫厚度而將此結果顯示於第6圖。此外，第6圖係顯示後述區域151至155，但是圖示的區域151至155的交界線並未正確地表示，關於交界線重疊的部分，為了容易觀看，將交界線分開來表示。

實施此試驗的結果，得知在理想的ILB接合的進行過程中，Au－Sn共晶接合可在接合初期充分地形成，接著，藉由來自擴散層之Sn的供應來進行合金形成，接合會良好地完成。第7圖係此樣態的示意圖。如第7圖(a)所示，在絕緣薄膜111上依序設置由銅箔所形成的基底層121、擴散層124及純錫層125而形成內引線，在此內引線上接合電子零件之經過鍍金的凸塊132時，如第7圖(b)所示，在初期會在內引線的前端附近產生Au－Sn共晶合金141，然後如第7圖(c)所示，Au－Sn共晶合金141會成長。此外，亦確認在Au－Sn共晶合金141的內部會產生Au－Sn－Cu合金。

在此，已知在第6圖之純錫厚度未達0.08μm之區域151的測試樣本中，為純錫量少，在接合初期無法產生足夠的共晶合金，之後的合金產生也不會進行的區域，為不適當的區域。第8圖係此區域的接合樣態圖。如第8圖(a)所示，擴散層124A相對較厚，純錫層125A較薄，因此如第8圖(b)所示，在接合初期，Au－Sn共晶合金141A的產生少，之後亦如第8圖(c)所示，Au－Sn共晶合金141A無法充分地產生，因而接合不良。

第6圖之總厚度未達0.26μm的區域152係或許因為存在於接合部的錫量並不充分，在接合初期雖然會產生某程度充分的共晶合金，但之後的合金形成會變得不充分的區域。第9圖係此區域的接合樣態圖。如第9圖(a)所示，由於擴散層124B相對較薄，純錫層125B較厚，因此如第9圖(b)所示，在接合初期，雖然Au－Sn共晶合金141B的產生較為充分，但之後如第9圖(c)所示，Au－Sn共晶合金141B並無法充分地成長，因而會形成接合不良。

第6圖之純錫厚度超過0.18μm的區域153中，來自純錫層之錫的供應過多，因此共晶合金會過度進行。第10圖係此區域的接合樣態圖。如第10圖(a)所示，擴散層124C相對較薄，純錫層125C較厚，因此如第10圖(b)所示，在接合初期，雖然Au－Sn共晶合金141C的產生較為充分，但之後如第10圖(c)所示，來自純錫層125C之錫的供應變得過多，Au－Sn共晶合金141C的產生將會過多，因而形成接合不良。

第6圖之總厚度為0.5μm左右的區域154中，來自擴散層之錫的供應過多，因此共晶合金會過度進行。第11圖係此區域的接合樣態圖。如第11圖(a)所示，擴散層124D相對較厚，純錫層125D較薄，但是如第11圖(b)所示，在接合初期，雖然Au－Sn共晶合金141D的產生較為充分，但之後如第11圖(c)所示，來自純錫層125D之錫的供應變得過多，Au－Sn共晶合金141D的產生將會過多，因而形成接合不良。

雖然會與第6圖之純錫厚度超過0.18μm的區域153局部重疊，但是純錫層之厚度超過0.18μm的區域以及超過將總厚度設為t時之(0.53－0.846t)μm之值的區域155，已知是會發生合金浸入而形成不良的區域。此浸入係藉由從背面透視觀察，是第12圖所示的部位a等。又，也已知這種合金浸入程度變大時，合金會潛入內引線的下側而形成內引線之接著不良的原因。顯示此樣態者即為第13圖，在部位b出現者是潛入的合金。此外，此現象是即使去除絕緣薄膜也可觀察，將此樣態顯示於第14圖。第14圖是觀察到潛入情況的圖。

根據以上的結果，已知在端子間隔的間距寬度為25μm左右的情況下，端子部之導電體層上的鍍錫層最好是總厚度為0.26μm至0.5μm的範圍，純錫層的厚度為0.08μm至0.18μm並且不超過將總厚度設為t時之(0.53－0.846t)μm之值的範圍。

此範圍是如上所述，沒有接合不良，也不會產生合金浸入之問題的範圍。而且，在此區域中，已知可確保上述間隙間隔5μm以上。

又，已知尤其最好是端子部之導電體層上的鍍錫層的總厚度為0.26μm至0.38μm的範圍，且純錫層的厚度為0.08μm至0.18μm。此範圍是在上述範圍中，尤其可藉由上述實施形態所示之兩段鍍覆而較容易地形成鍍錫層的範圍，晶鬚的問題也可容易解決。

又，這種25μm左右之細間距的接合，已知最好是在接合部中，使端子的橫剖面形成下邊側的寬度為12至15μm，上邊側的寬度為3至5μm的梯形，並且以為了填埋由端子之側面及凸塊之表面所形成的凹部而存在有共晶合金的方式而進行接合。藉此，不需要對先前的接合條件施加變更，即可容易實現細間距化，且可確保接合強度。此外，這種接合的情況下，當共晶合金到達端子之側面的下邊時，會產生浸入的問題，因此最好將鍍錫層的總厚度及純錫層的厚度設定成共晶合金不會到達下邊。

(其他實施形態)

以上所說明的實施形態中，元件側連接端子14、與外部連接的輸入側外部連接端子15及輸出側外部連接端子16中任一個，就端子部而言都具有上述構成，但當然亦可只要使任一個連接端子，尤其是僅使內引線形成上述構成即可。

又，本實施形態中，可撓性配線基材10是例示COF帶，但是當然不限於此，而可將本發明適用在TAB帶、T－BGA(Tape Ball Grid Array)帶、帶CSP(Chip Size Package)、ASIC(Application Specific Integrated Circuit)帶等的各種半導體封裝等。

10．．．可撓性配線基材

11．．．絕緣薄膜(絕緣基材)

12．．．配線圖案

13．．．鏈輪孔

14．．．元件側連接端子

15．．．輸入側外部連接端子

16．．．輸出側外部連接端子

17．．．防焊劑層

20．．．導電體層

21．．．配線基底層

22．．．鍍覆引線

23．．．導通部

24．．．第1鍍錫層

25．．．第2鍍錫層

26．．．鍍錫層

26a、124、124A、124B、124C、124D．．．擴散層

26b、125、125A、125B、125C、125D．．．純錫層

30．．．電子零件

32、132．．．凸塊

40．．．合金

100．．．半導體裝置

111．．．絕緣薄膜

121．．．基底層

141、141A、141B、141C、141D．．．Au－Sn共晶合金

151．．．純錫厚度未滿0.08μ m的區域

152．．．總厚度未滿0.26μ m的區域

153．．．純錫厚度超過0.18μ m的區域

154．．．總厚度為0.5μ m左右的區域

155．．．純錫層的厚度超過將總厚度設為t時之(0.53－0.846t)μ m之值的區域

第1圖是本發明實施形態1的可撓性配線基材的概略平面圖。

第2圖是第1圖之可撓性配線基材的A－A’剖面圖。

第3圖(a)及(b)是本發明一實施形態的可撓性配線基材之端子部的放大圖。

第4圖是在第1圖之可撓性配線基材裝設有電子零件之一實施形態的半導體裝置的剖面圖。

第5圖是本發明一實施形態的半導體裝置之接合部的放大圖。

第6圖是本發明之試驗例的結果之曲線圖。

第7圖(a)至(c)是本發明之試驗例的接合樣態的示意圖。

第8圖(a)至(c)是在第6圖之區域151之接合樣態的示意圖。

第9圖(a)至(c)是在第6圖之區域152之接合樣態的示意圖。

第10圖(a)至(c)是在第6圖之區域153之接合樣態的示意圖。

第11圖(a)至(c)是在第6圖之區域154之接合樣態的示意圖。

第12圖是從背面觀察試驗例之浸入情況的結果的照片。

第13圖是觀察試驗例之潛入情況的結果的剖面照片。

第14圖是使絕緣薄膜剝離，然後從背面觀察浸入情況的結果的照片。

11．．．絕緣薄膜(絕緣基材)

12．．．配線圖案

13．．．鏈輪孔

14．．．元件側連接端子

15．．．輸入側外部連接端子

16．．．輸出側外部連接端子

17．．．防焊劑層

20．．．導電體層

21．．．配線基底層

24．．．第1鍍錫層

25．．．第2鍍錫層

30．．．電子零件

32．．．凸塊

100．．．半導體裝置

Claims (10)

1. 一種半導體裝置，係在可撓性配線基材裝設有由電子零件或配線基材所構成之安裝零件，該可撓性配線基材係具備：絕緣基材；包含將形成於此絕緣基材之一面之含銅導電體層予以圖案化的導電體圖案的配線圖案；以及覆蓋此配線圖案之至少除了端子部以外之表面的防焊劑層；前述配線圖案的端子部係於前述導電體層上施有鍍錫層，並且各端子之間距大於20μm小於30μm，其中：使前述端子部的各端子與前述安裝零件的凸塊接合而形成接合部，在該接合部中，前述端子的橫剖面是下邊側的寬度為12至15μm且上邊側的寬度為3至5μm的梯形，且利用共晶接合形成的合金是以填埋由前述端子之側面及前述安裝零件之凸塊之表面所形成的凹部之方式而存在者。
2. 如申請專利範圍第1項之半導體裝置，其中，前述端子部之前述導電體層上的鍍錫層之總厚度為0.26μm至0.5μm的範圍，純錫層的厚度為0.08μm至0.18μm並且不超過將總厚度設為t時之(0.53-0.846t)μm之值的範圍。
3. 如申請專利範圍第2項之半導體裝置，其中，前述端子部之前述導電體層上的鍍錫層之總厚度為0.26μm至0.38μm的範圍，並且純錫層的厚度為0.08μm至0.18μm。
4. 如申請專利範圍第1項之半導體裝置，其中，前述端子 部之前述導電體層上的鍍錫層包含：連設至前述配線圖案之由前述防焊劑層所覆蓋之區域的第1鍍錫層；以及設在此上方，並且設在未由前述防焊劑層所覆蓋之區域的第2鍍錫層。
5. 如申請專利範圍第1至第4項中任一項之半導體裝置，其中，前述接合部的前述合金並未存在至前述端子之側面的下邊。
6. 一種半導體裝置之製造方法，該半導體裝置係在可撓性配線基材裝設有由電子零件或配線基材所構成的安裝零件，該可撓性配線基材係具備：絕緣基材；包含將形成於此絕緣基材之一面之含銅導電體層予以圖案化的導電體圖案的配線圖案；以及覆蓋此配線圖案之至少除了端子部以外之表面的防焊劑層；前述配線圖案的端子部於前述導電體層上施有鍍錫層，並且在各端子之間距大於20μm小於30μm，該半導體裝置之製造方法的特徵為：將橫剖面是下邊側的寬度為12至15μm且上邊側的寬度為3至5μm之梯形的前述端子部的各端子、與前述安裝零件的凸塊予以接合而作為接合部時，使利用共晶接合形成的合金存在以填埋由前述端子之側面及前述安裝零件之凸塊之表面所形成的凹部。
7. 如申請專利範圍第6項之半導體裝置之製造方法，其中，前述端子部之前述導電體層上的鍍錫層之總厚度為0.26μm至0.5μm的範圍，純錫層的厚度為0.08μm至 0.18μm並且不超過將總厚度設為t時之(0.53-0.846t)μm之值的範圍。
8. 如申請專利範圍第7項之半導體裝置之製造方法，其中，前述端子部之前述導電體層上的鍍錫層之總厚度為0.26μm至0.38μm的範圍，並且純錫層的厚度為0.08μm至0.18μm。
9. 如申請專利範圍第6項之半導體裝置之製造方法，其中，由連續設至前述配線圖案之由前述防焊劑層所覆蓋之區域的第1鍍錫層、以及設在此上方且設在未由前述防焊劑層所覆蓋之區域的第2鍍錫層，形成前述端子部之前述導電體層上的鍍錫層。
10. 如申請專利範圍第6至第9項中任一項之半導體裝置之製造方法，其中，係以前述接合部的前述合金並未存在至前述端子之側面的下邊之方式接合。