JPH0582591A - 半導体装置用フイルムキヤリア - Google Patents

半導体装置用フイルムキヤリア

Info

Publication number
JPH0582591A
JPH0582591A JP3268239A JP26823991A JPH0582591A JP H0582591 A JPH0582591 A JP H0582591A JP 3268239 A JP3268239 A JP 3268239A JP 26823991 A JP26823991 A JP 26823991A JP H0582591 A JPH0582591 A JP H0582591A
Authority
JP
Japan
Prior art keywords
leads
thickness
insulating film
inner lead
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3268239A
Other languages
English (en)
Inventor
Osamu Yoshioka
修 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP3268239A priority Critical patent/JPH0582591A/ja
Publication of JPH0582591A publication Critical patent/JPH0582591A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

(57)【要約】 【目的】 多ピン化するために薄い金属箔を用いても、
インナーリードおよびアウターリードが充分な強度を有
し、また、実装においてハンダ付けによるアウターリー
ドの脆化、損傷が生じない、半導体装置用フィルムキャ
リアを実現する。 【構成】 絶縁フィルムにラミネートする金属箔とし
て、鉄合金箔を用いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置用フィルムキ
ャリア、特に薄い金属箔を用いることにより多ピン化を
可能にする、半導体装置用フィルムキャリアに関するも
のである。
【0002】
【従来の技術】半導体素子の実装では、高集積度の半導
体装置を高速で量産するため、TAB(tape automated
bonding) による自動化が図られている。TABでは、
連続帯状のフィルムキャリアにパターン形成された銅箔
に、半導体素子を、ワイヤを用いないギャングボンディ
ングによって接合し、連続的な実装を可能にしている。
【0003】TABによる実装の例を図3及び図4
(A)ないし(C)に示す。図4(A)は図3の直線X
−Xに沿った断面を示している。図3及び図4(A)に
示すように、フィルムキャリア31は、可撓性絶縁フィ
ルム1と、その上にパターン形成したインナーリード部
3及びアウターリード部4から成る。可撓性絶縁フィル
ム1はデバイスホール5、アウターホール6、およびス
プロケットホール7を有する。フィルムキャリア31上
のインナーリード部3を、図4(B)に示すように、半
導体素子41の電極上の金バンプ42と位置合わせし、
加熱されたボンディングツール(図示せず)を押圧する
ことにより、インナーリード部3と半導体素子41の金
バンプ42を接合する。次いで、図4(C)に示すよう
に、半導体素子41とインナーリード3とをモールド樹
脂43により封止した上で、アウターリード部4の先端
部で外側の部分から切り離し、アウターリード部4を配
線基板44上の導体部45と接合する。
【0004】図3に示したフィルムキャリア31を製作
するには、可撓性絶縁フィルム1にデバイスホール5、
アウターホール6、スプロケットホール7等を打抜きに
より形成した後、金属箔を接着(ラミネート)し、イン
ナーリード部3およびアウターリード部4となる部分以
外の金属箔を、フォトエッチングにより除去する。
【0005】従来、可撓性絶縁フィルム1としては約7
5〜125μmのポリイミドフィルムが、インナーリー
ド部3およびアウターリード部4となる金属箔としては
厚さ約35μmの電解銅箔または圧延銅箔が用いられて
いる。銅箔表面は、通常、ポリイミドフィルムとの充分
な接着が得られるように、表面が粗化処理(粗面化)さ
れる。インナーリードは50〜300本設けられ、金バ
ンプとの接合のため、錫、ハンダ、金等でメッキされ
る。アウターリードも、配線基板の導体部とのハンダ接
合のため、錫、ハンダ、金等でメッキされる。
【0006】
【発明が解決しようとする課題】半導体素子の集積度の
増大に伴い、多ピン化、すなわちインナーリードの本数
が増加する傾向が著しく、その結果、インナーリードの
幅を細くする必要に迫られている。最近では約40μm
の幅のものが現れている。厚さ35μmの銅箔を用いた
インナーリードでは、エッチングの精度の面からリード
幅を40μm以下に細くすることは困難である。インナ
ーリードの幅をさらに細くするには、銅箔をリード幅と
同程度の厚さまで薄くする必要があるが、そうするとイ
ンナーリードおよびアウターリードの強度が減少し、製
造上の信頼度が低下する。
【0007】また、錫またはハンダメッキされたアウタ
ーリードを配線基板の導体部にハンダ付けする際、銅箔
が温度約260℃の溶融ハンダと接するため、厚さ十数
μmの銅−錫合金層が生成する。厚さ約35μmの銅箔
の場合、この合金層の厚さは約半分にも及び、さらに薄
い銅箔の場合、合金層の占める割合はさらに大きくな
る。生成する合金はCu3 Sn(ε相)やCu6 Sn5
(η相)を含んでいて、脆いため、アウターリードが機
械的あるいは熱的応力によって破断する恐れがある。
【0008】本発明の目的は、薄い金属箔を用いてもイ
ンナーリードおよびアウターリードが充分な強度を有
し、インナーリードの幅を細くして多ピン化することが
可能な、半導体装置用フィルムキャリアを実現すること
にある。
【0009】本発明の目的は、さらに、実装においてハ
ンダ付けによるアウターリードの脆化、損傷が生じな
い、半導体装置用フィルムキャリアを実現することにあ
る。
【0010】
【課題を解決するための手段】本発明では、薄い金属箔
を用いてもインナーリードおよびアウターリードが充分
な強度を有し、インナーリードの幅を細くして多ピン化
することが可能な、また、実装においてハンダ付けによ
るアウターリードの脆化、損傷が生じない、半導体装置
用フィルムキャリアを実現するため、絶縁フィルムにラ
ミネートする金属箔として、鉄合金箔を用いる。
【0011】1cm当たり125本以上(ピッチ0.08m
m以下)の多ピン化を実現するためには、鉄合金箔の厚
さは35μm以下とする。特に20μm以下にする場
合、本発明の効果は特に大きい。
【0012】鉄合金としては、ステンレス鋼、42アロ
イ(ニッケル42%を含むFe−Ni合金)のほか、ク
ロムを含む鉄合金等を用いることができる。
【0013】インナーリードの少なくとも先端部、およ
びアウターリードの少なくとも先端部には、半導体チッ
プおよび配線基板との接合のため、錫、ハンダ、金等で
メッキすることが好ましい。鉄合金に無電解メッキを利
用して錫またはハンダをメッキすることは困難なので、
錫またはハンダをメッキするためには電解メッキを用い
る必要がある。
【0014】絶縁フィルムとしては、通常のもの、例え
ば厚さ75ないし125μmのポリイミドフィルムを用
いることができる。
【0015】
【実施例】以下に実施例を示し、本発明のさらに具体的
説明とする。 〔実施例〕本発明によるテープキャリアの一例は、図1
に示すように、絶縁フィルム1上に、厚さ約20μmの
エポキシ接着剤(図示せず)を介して、パターンに従い
形成された金属層2が接着され、インナーリード部3と
アウターリード部4を形成している。絶縁フィルム1は
厚さ75μm、幅35mmのポリイミドフィルム、金属層
2は厚さ35μmのSUS304ステンレス鋼箔で構成
され、その上に、錫90%と鉛10%から成る厚さ1μ
mの錫合金電気めっきが施されている。インナーリード
部3の幅は40μm、間隔は60μmである。
【0016】このテープキャリアは次のようにして製造
した。デバイスホール5、アウターホール6、およびパ
イロットホール7を設けたポリイミド絶縁フィルム1上
に、ステンレス鋼箔を、エポキシ接着剤を用いて接着す
る。フォトエッチングにより塩化第二鉄エッチング浴を
用いてエッチングを行い、図1に示すようなパターンの
ステンレス鋼の金属層2を、絶縁フィルム1上に形成す
る。金属層2はインナーリード部3とアウターリード部
4を含む。パターン形成後、金属層2の外周部分をメッ
キ用電源端子に接続し、ハンダ電気めっき浴中で金属層
2の全面に厚さ1μmのハンダ電気めっきを施す。
【0017】上記のテープキャリアを用いた半導体チッ
プの実装は、次のように行う。図2(A)に示すよう
に、ICチップ21上の接続電極部のバンプ22と、イ
ンナーリード部3の先端部が、約500℃の温度で圧接
され、接合される。ICチップ21とインナーリード部
3は、図2(B)に示すように、モールド樹脂23で被
覆される。そして、アウターホール6(図1)の外側に
沿って金型で打ち抜き、アウターリード部4はその外側
の金属層2の外側寄りの部分及び絶縁フィルム1から切
り離される。図2(C)に示すように、アウターリード
4は折り曲げられて、プリント基板24の上に印刷され
たハンダペースト25とハンダ接合され、実装が完了す
る。ハンダ電気メッキされたアウターリードに対するハ
ンダの濡れは良好である。
【0018】〔従来例〕比較のため、金属層2としてS
US304ステンレス鋼箔の代わりに、厚さ35μmの
電解銅箔を用い、それ以外は実施例1と同様にして調製
した。
【0019】実施例と従来例について、インナーリード
の強度と、アウターリードのハンダ付け信頼性の評価を
行った。インナーリードの強度は、金属層エッチング後
(メッキ前)の段階で、幅42μm(底辺の値)のイン
ナーリードの引張試験により測定した。アウターリード
のハンダ付け信頼性は、230℃の溶融したハンダ浴
(錫6:鉛4)中にメッキ済のアウターリードを10秒
間浸漬した後取り出し、これを繰り返して、アウターリ
ードが消失するまでの回数により評価した。結果を表1
に示す。
【0020】
【0021】表1より明らかなように、本発明によるキ
ャリアテープのインナーリードの引張強度は、電解銅箔
を用いた従来のキャリアテープの約1.7倍ある。ま
た、ハンダ付けに対し著しく安定である。
【0022】
【発明の効果】本発明による半導体装置用フィルムキャ
リアは、鉄合金でインナーリードおよびアウターリード
を構成しているから、多ピン化のため金属箔を薄くして
もインナーリードおよびアウターリードが充分な強度を
有するので、製造上および実装の信頼性を損なわずに、
インナーリードの幅を細くして多ピン化することが可能
である。また、従来の銅箔を用いたものと異なり、実装
においてハンダ付けによるアウターリードの脆化、損傷
が生じないので、実装の信頼性が向上する。
【図面の簡単な説明】
【図1】図1は本発明によるテープキャリアの一実施例
を示す平面図である。
【図2】図2(A)ないし(C)は、テープキャリアを
用いた半導体チップの実装を示す断面説明図である。
【図3】図3は、TABによる実装に用いるテープキャ
リアを示す説明図である。
【図4】図4(A)ないし(C)は、TABによる実装
の例を示す断面説明図である。
【符号の説明】
1 可撓性絶縁フィルム 2 金属層 3 インナーリード部、インナーリード 4 アウターリード部、アウターリード 5 デバイスホール 6 アウターホール 7 スプロケットホール 21 ICチップ 22 バンプ 23 モールド樹脂 24 プリント基板 25 ハンダペースト 31 フィルムキャリア 41 半導体素子 42 金バンプ 43 モールド樹脂 44 配線基板 45 導体部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の電極と接合されるインナー
    リード部と、外部回路と接続するための、前記インナー
    リード部と一体に形成されたアウターリード部と、前記
    インナーリード部および前記アウターリード部がラミネ
    ートされた絶縁フィルムから成り、 前記インナーリード部および前記アウターリード部が3
    5μm以下の厚さの鉄合金箔で形成された、多ピン構造
    を有することを特徴とする、半導体装置用フィルムキャ
    リア。
JP3268239A 1991-09-19 1991-09-19 半導体装置用フイルムキヤリア Pending JPH0582591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3268239A JPH0582591A (ja) 1991-09-19 1991-09-19 半導体装置用フイルムキヤリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3268239A JPH0582591A (ja) 1991-09-19 1991-09-19 半導体装置用フイルムキヤリア

Publications (1)

Publication Number Publication Date
JPH0582591A true JPH0582591A (ja) 1993-04-02

Family

ID=17455838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3268239A Pending JPH0582591A (ja) 1991-09-19 1991-09-19 半導体装置用フイルムキヤリア

Country Status (1)

Country Link
JP (1) JPH0582591A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1416535A2 (en) * 2002-10-08 2004-05-06 Nitto Denko Corporation Tape carrier for tab

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1416535A2 (en) * 2002-10-08 2004-05-06 Nitto Denko Corporation Tape carrier for tab
CN1302531C (zh) * 2002-10-08 2007-02-28 日东电工株式会社 用于载带自动焊的载带
US7205482B2 (en) 2002-10-08 2007-04-17 Nitto Denko Corporation Tape carrier for TAB
EP1416535A3 (en) * 2002-10-08 2008-04-23 Nitto Denko Corporation Tape carrier for tab

Similar Documents

Publication Publication Date Title
US6746897B2 (en) Fabrication process of semiconductor package and semiconductor package
KR100551576B1 (ko) 반도체 장치 및 그 제조방법
TW201019447A (en) Lead frame board, method of forming the same
US6708398B2 (en) Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package
JP3297177B2 (ja) 半導体装置の製造方法
JP3243684B2 (ja) デバイスの実装構造
JPH0582591A (ja) 半導体装置用フイルムキヤリア
JP3346216B2 (ja) プリント配線板
JPH05144882A (ja) 半導体装置用フイルムキヤリア
JPS6345015Y2 (ja)
JPH061789B2 (ja) 半導体装置用フイルムキヤリア
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JPS6350862B2 (ja)
JPH02252251A (ja) フィルムキャリヤーテープ
JPH05144883A (ja) フイルムキヤリアテープおよびその製造方法
JP2001274202A (ja) Tab用テープおよびbga構造
US20080210457A1 (en) Tape carrier for semiconductor device and method for making same
JPH05218280A (ja) リードフレームおよびその製造方法
JP2002246510A (ja) 配線基板及びテープキャリア並びにこれを用いた半導体装置
JP2819321B2 (ja) 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法
JPH01136345A (ja) バンプ付テープキャリヤの製造法
JPS603189A (ja) リ−ド線の接続方法
JPH0457101B2 (ja)
JPS59200451A (ja) 二層構造よりなるボンデイングパツドを有する混成集積回路基板の製造方法