JP2001274202A - Ｔａｂ用テープおよびｂｇａ構造 - Google Patents
Ｔａｂ用テープおよびｂｇａ構造Info
- Publication number
- JP2001274202A JP2001274202A JP2000088511A JP2000088511A JP2001274202A JP 2001274202 A JP2001274202 A JP 2001274202A JP 2000088511 A JP2000088511 A JP 2000088511A JP 2000088511 A JP2000088511 A JP 2000088511A JP 2001274202 A JP2001274202 A JP 2001274202A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- tab tape
- tape
- adhesive
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ワイヤボンディング性を向上させ、ボンディン
グ剥離を防止し、製品の歩留と生産性を向上させるＴＡ
Ｂ用テープとＣＳＰ／ＢＧＡパッケージ構造を得る。 【解決手段】接着剤付き絶縁フィルム１５上に貼り合わ
せた銅箔２に、ランド１２を持つ配線パターン２０を形
成してなるポッティングあるいはトランスファーモール
ドＢＧＡ用のＴＡＢ用テープにおいて、銅箔２として、
厚さが３μｍ〜２５μｍで、銅箔２のビッカース硬さ
（Ｈｖ：測定荷重１０gf）が１８０以上である硬い銅箔
を用いる。
グ剥離を防止し、製品の歩留と生産性を向上させるＴＡ
Ｂ用テープとＣＳＰ／ＢＧＡパッケージ構造を得る。 【解決手段】接着剤付き絶縁フィルム１５上に貼り合わ
せた銅箔２に、ランド１２を持つ配線パターン２０を形
成してなるポッティングあるいはトランスファーモール
ドＢＧＡ用のＴＡＢ用テープにおいて、銅箔２として、
厚さが３μｍ〜２５μｍで、銅箔２のビッカース硬さ
（Ｈｖ：測定荷重１０gf）が１８０以上である硬い銅箔
を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、ポッティングある
いはトランスファーモールドＢＧＡ用のワイヤボンディ
ング性を向上させたＴＡＢ（Tape Automated Bonding）
用テープ、及びこれを用いたＣＳＰ（Chip Size Packag
e / Chip Scale Package）あるいはＢＧＡ（Ball Grid
Array ）パッケージ構造に関するものである。
いはトランスファーモールドＢＧＡ用のワイヤボンディ
ング性を向上させたＴＡＢ（Tape Automated Bonding）
用テープ、及びこれを用いたＣＳＰ（Chip Size Packag
e / Chip Scale Package）あるいはＢＧＡ（Ball Grid
Array ）パッケージ構造に関するものである。
【０００２】
【従来の技術】図４に、従来のＴＡＢテープを用いたト
ランスファーモールドＢＧＡ構造の半導体装置の断面を
示す。ここでＴＡＢテープ１は、接着剤３を貼り合わせ
た絶縁フィルム１５に、はんだボール用のパンチ穴から
成るビアホール９を設け、銅箔２を貼り合わせ、ボンデ
ィングリード４及びランド１２を持つ配線パターン２０
を形成してなる。
ランスファーモールドＢＧＡ構造の半導体装置の断面を
示す。ここでＴＡＢテープ１は、接着剤３を貼り合わせ
た絶縁フィルム１５に、はんだボール用のパンチ穴から
成るビアホール９を設け、銅箔２を貼り合わせ、ボンデ
ィングリード４及びランド１２を持つ配線パターン２０
を形成してなる。
【０００３】一般にＴＡＢテープ１は、厚さ５０〜１２
５μｍ厚さ、幅３５mmあるいは４８mm、７０mm等の幅を
有する有機ポリイミドテープ、ガラスエポキシテープ等
（吸水率１．４％以下）の絶縁フィルム１５に、パンチ
ング加工により、はんだボールを装着するビアホール９
および実装時にＴＡＢテープ本体を送出すパーフォレー
ションホールを形成し、この絶縁フィルム１５に厚さ８
〜２４μｍの厚さの接着剤３を介して、厚さ１８〜３５
μｍの圧延銅箔あるいは電解銅箔等の銅箔２を貼り合わ
せた後、フォトレジスト・エッチングプロセスによっ
て、所定のボンディングリード４及びビアホール９上の
ランド１２を持つ配線パターン２０を形成している。次
に、このＣｕ配線パターン２０を形成した上にＮｉ／Ａ
ｕ電気めっき等を行っている。
５μｍ厚さ、幅３５mmあるいは４８mm、７０mm等の幅を
有する有機ポリイミドテープ、ガラスエポキシテープ等
（吸水率１．４％以下）の絶縁フィルム１５に、パンチ
ング加工により、はんだボールを装着するビアホール９
および実装時にＴＡＢテープ本体を送出すパーフォレー
ションホールを形成し、この絶縁フィルム１５に厚さ８
〜２４μｍの厚さの接着剤３を介して、厚さ１８〜３５
μｍの圧延銅箔あるいは電解銅箔等の銅箔２を貼り合わ
せた後、フォトレジスト・エッチングプロセスによっ
て、所定のボンディングリード４及びビアホール９上の
ランド１２を持つ配線パターン２０を形成している。次
に、このＣｕ配線パターン２０を形成した上にＮｉ／Ａ
ｕ電気めっき等を行っている。
【０００４】次に、上記のＴＡＢテープ１にＬＳＩ等の
半導体素子１０をダイボンディング剤１３によりチップ
付けして、搭載した後、その素子電極１１とボンディン
グリード４とをボンディングワイヤ８によりワイヤボン
ディングし、封止樹脂１４にてトランスファーモールド
し、以てＣＳＰあるいはＢＧＡパッケージを造ってい
る。
半導体素子１０をダイボンディング剤１３によりチップ
付けして、搭載した後、その素子電極１１とボンディン
グリード４とをボンディングワイヤ８によりワイヤボン
ディングし、封止樹脂１４にてトランスファーモールド
し、以てＣＳＰあるいはＢＧＡパッケージを造ってい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、ワイヤ
ボンディングは直下に接着剤がある構造の下で行われ
る。即ち、一般にビアホール径は同一でその上のランド
径も同一であるが、上記のように半導体チップ付け（ダ
イボンディング剤）の後に行われるワイヤボンディング
は、図５に示すように、超音波併用熱圧着方式でボンデ
ィングワイヤ８を、キャピラリー２１を用いてボンディ
ングすることで、配線パターン２０上に固定する。これ
は１３０℃〜１８０℃の温度での超音波負荷ワイヤボン
ディングである。
ボンディングは直下に接着剤がある構造の下で行われ
る。即ち、一般にビアホール径は同一でその上のランド
径も同一であるが、上記のように半導体チップ付け（ダ
イボンディング剤）の後に行われるワイヤボンディング
は、図５に示すように、超音波併用熱圧着方式でボンデ
ィングワイヤ８を、キャピラリー２１を用いてボンディ
ングすることで、配線パターン２０上に固定する。これ
は１３０℃〜１８０℃の温度での超音波負荷ワイヤボン
ディングである。
【０００６】このため、図６に示すように、キャピラリ
ー荷重Ｗ及び振動パワーとして負荷される超音波が、接
着剤層３つまりエラストマに吸収され、めっき膜自体に
は効率良く伝達しないため、同一ランド径でありなが
ら、ワイヤボンディング強度が安定しない。また、ボン
ディングワイヤ８の剥離が生じボンディング不良とな
る。
ー荷重Ｗ及び振動パワーとして負荷される超音波が、接
着剤層３つまりエラストマに吸収され、めっき膜自体に
は効率良く伝達しないため、同一ランド径でありなが
ら、ワイヤボンディング強度が安定しない。また、ボン
ディングワイヤ８の剥離が生じボンディング不良とな
る。
【０００７】そこで本発明の目的は、上記課題を解決
し、ワイヤボンディング性を向上させ、ボンディング剥
離を防止し、製品の歩留と生産性を向上させるＴＡＢ用
テープとＣＳＰ／ＢＧＡパッケージ構造を提供すること
にある。
し、ワイヤボンディング性を向上させ、ボンディング剥
離を防止し、製品の歩留と生産性を向上させるＴＡＢ用
テープとＣＳＰ／ＢＧＡパッケージ構造を提供すること
にある。
【０００８】
【課題を解決するための手段】上記した従来の問題を解
決するため、本発明は、ワイヤボンディング温度におい
て高い弾性係数を有する接着剤を使用し、下地めっき膜
たるＮｉめっきの厚さを２μｍ以上とする等の工夫の他
に、更に銅箔の硬さを硬くする構造にすることで、ワイ
ヤボンディング性を向上させ、ボンディング剥離を防止
し、製品の歩留と生産性を向上させるＴＡＢ用テープと
ＣＳＰ／ＢＧＡパッケージ構造を提供するものである。
決するため、本発明は、ワイヤボンディング温度におい
て高い弾性係数を有する接着剤を使用し、下地めっき膜
たるＮｉめっきの厚さを２μｍ以上とする等の工夫の他
に、更に銅箔の硬さを硬くする構造にすることで、ワイ
ヤボンディング性を向上させ、ボンディング剥離を防止
し、製品の歩留と生産性を向上させるＴＡＢ用テープと
ＣＳＰ／ＢＧＡパッケージ構造を提供するものである。
【０００９】具体的には、上記目的を達成するため、本
発明は、次のように構成したものである。
発明は、次のように構成したものである。
【００１０】（１）請求項１に記載の発明は、接着剤付
き絶縁フィルム上に貼り合わせた銅箔に、ランドを持つ
配線パターンを形成してなるポッティングあるいはトラ
ンスファーモールドＢＧＡ用のＴＡＢ用テープにおい
て、銅箔の厚さが３μｍ以上２５μｍ以下で、銅箔のビ
ッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上で
あることを特徴とする。
き絶縁フィルム上に貼り合わせた銅箔に、ランドを持つ
配線パターンを形成してなるポッティングあるいはトラ
ンスファーモールドＢＧＡ用のＴＡＢ用テープにおい
て、銅箔の厚さが３μｍ以上２５μｍ以下で、銅箔のビ
ッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上で
あることを特徴とする。
【００１１】（２）請求項２に記載の発明は、接着剤付
き絶縁フィルムに、はんだボール用のパンチ穴を設け、
銅箔を貼り合わせ、ランドを持つ配線パターンを形成し
てなるポッティングあるいはトランスファーモールドＢ
ＧＡ用のＴＡＢ用テープにおいて、銅箔の厚さが３μｍ
以上２５μｍ以下で、銅箔のビッカース硬さ（Ｈｖ：測
定荷重１０gf）が１８０以上であることを特徴とする。
き絶縁フィルムに、はんだボール用のパンチ穴を設け、
銅箔を貼り合わせ、ランドを持つ配線パターンを形成し
てなるポッティングあるいはトランスファーモールドＢ
ＧＡ用のＴＡＢ用テープにおいて、銅箔の厚さが３μｍ
以上２５μｍ以下で、銅箔のビッカース硬さ（Ｈｖ：測
定荷重１０gf）が１８０以上であることを特徴とする。
【００１２】（３）請求項３に記載の発明は、上記請求
項１又は２記載のＴＡＢ用テープにおいて、前記接着剤
の吸水率が０．８％以上で２．７％を超さないもので、
絶縁フィルムは、吸水率が１．５％以上で２．７％を超
さないものである材料構造とすることを特徴とする。
項１又は２記載のＴＡＢ用テープにおいて、前記接着剤
の吸水率が０．８％以上で２．７％を超さないもので、
絶縁フィルムは、吸水率が１．５％以上で２．７％を超
さないものである材料構造とすることを特徴とする。
【００１３】（４）請求項４に記載の発明は、上記請求
項１、２又は３記載のＴＡＢ用テープにおいて、前記配
線パターン上に無電解めっき又は電気めっきが施されて
いることを特徴とする。
項１、２又は３記載のＴＡＢ用テープにおいて、前記配
線パターン上に無電解めっき又は電気めっきが施されて
いることを特徴とする。
【００１４】（５）請求項５に記載の発明は、ＢＧＡ構
造に係るものであり、上記請求項１、２、３又は４記載
のＴＡＢ用テープに半導体素子を固定し、その素子電極
を前記配線パターンとワイヤボンディングし、ポッティ
ングあるいはトランスファーモールドした後、前記ラン
ドに電気的に接続させてはんだボールを設けたことを特
徴とする。
造に係るものであり、上記請求項１、２、３又は４記載
のＴＡＢ用テープに半導体素子を固定し、その素子電極
を前記配線パターンとワイヤボンディングし、ポッティ
ングあるいはトランスファーモールドした後、前記ラン
ドに電気的に接続させてはんだボールを設けたことを特
徴とする。
【００１５】＜作用＞本発明は、接着剤付き絶縁フィル
ム上に貼り合わせた銅箔に、ランドを持つ配線パターン
を形成してなるポッティングあるいはトランスファーモ
ールドＢＧＡ用のＴＡＢ用テープにおいて、接着剤及び
絶縁フィルムについて、更には銅箔について、下記の要
件を充足することが重要であるとの認識に基づいてなさ
れたものである。
ム上に貼り合わせた銅箔に、ランドを持つ配線パターン
を形成してなるポッティングあるいはトランスファーモ
ールドＢＧＡ用のＴＡＢ用テープにおいて、接着剤及び
絶縁フィルムについて、更には銅箔について、下記の要
件を充足することが重要であるとの認識に基づいてなさ
れたものである。
【００１６】（１）絶縁フィルム上に貼り合わせる銅箔
の厚さを２５μｍ以下３μｍ以上のものを選定使用する
こと。
の厚さを２５μｍ以下３μｍ以上のものを選定使用する
こと。
【００１７】微細配線ピッチ（７０μｍ以下）ではビア
ホール上のランドと配線間隔を小さくするため、Ｃｕ配
線の銅箔の厚さを限定することで、エッチング精度を良
くするためである。また厚さ３μｍ以上にすることで、
銅箔の粗化面最大あらさＲｚ＝２．５μｍでも、接着剤
との接着を確保（銅箔と接着剤の密着強度を確保する）
し、トランスファーモールドの圧力に対しての漏れを確
実に防止するためである。
ホール上のランドと配線間隔を小さくするため、Ｃｕ配
線の銅箔の厚さを限定することで、エッチング精度を良
くするためである。また厚さ３μｍ以上にすることで、
銅箔の粗化面最大あらさＲｚ＝２．５μｍでも、接着剤
との接着を確保（銅箔と接着剤の密着強度を確保する）
し、トランスファーモールドの圧力に対しての漏れを確
実に防止するためである。
【００１８】（２）銅箔のビッカース硬さ（Ｈｖ：測定
荷重１０gf）が１８０以上あること。
荷重１０gf）が１８０以上あること。
【００１９】通常銅箔の硬さは、ＴＡＢテープ工程の熱
履歴を受け、Ｈｖ：測定荷重１０gfが１１０前後となる
が、ＮｉめっきとＡｕめっきのうち硬さの大きいＮｉめ
っきを厚さ２μｍ以上にするが、Ｃｕ配線の下側に接着
剤層から成る軟質のエラストマのある場合には、ワイヤ
ボンディング時に負荷される超音波がこの接着剤層で吸
収され、ボンディング強度を十分に確保できない。そこ
で、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が
１８０以上あることを条件とし、合金銅箔等を使用する
構造にすることで、ワイヤボンディング性を向上できる
ためである。
履歴を受け、Ｈｖ：測定荷重１０gfが１１０前後となる
が、ＮｉめっきとＡｕめっきのうち硬さの大きいＮｉめ
っきを厚さ２μｍ以上にするが、Ｃｕ配線の下側に接着
剤層から成る軟質のエラストマのある場合には、ワイヤ
ボンディング時に負荷される超音波がこの接着剤層で吸
収され、ボンディング強度を十分に確保できない。そこ
で、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が
１８０以上あることを条件とし、合金銅箔等を使用する
構造にすることで、ワイヤボンディング性を向上できる
ためである。
【００２０】（３）接着剤の吸水率が０．８％以上（２
３℃、２４ｈ水中）で２．７％を超さないこと。
３℃、２４ｈ水中）で２．７％を超さないこと。
【００２１】これは、吸湿の水分を接着剤層から放失さ
せるためで、耐リフロー時のクラック（層間剥離）を防
止するものである。しかし、接着剤の吸水率が０．８％
未満では、その接着剤層でダイボンディング剤とトラン
スファーモールド樹脂の吸湿したものが通過しにくくな
るため適さない。一方、接着剤が２．７％を超すと接着
剤層のみでリフロー（温度約２４０℃）の加熱の際、吸
湿の水分を接着剤層から放出しきれずに、耐リフロー時
のクラック（層間剥離）を発生させるためである。
せるためで、耐リフロー時のクラック（層間剥離）を防
止するものである。しかし、接着剤の吸水率が０．８％
未満では、その接着剤層でダイボンディング剤とトラン
スファーモールド樹脂の吸湿したものが通過しにくくな
るため適さない。一方、接着剤が２．７％を超すと接着
剤層のみでリフロー（温度約２４０℃）の加熱の際、吸
湿の水分を接着剤層から放出しきれずに、耐リフロー時
のクラック（層間剥離）を発生させるためである。
【００２２】（４）絶縁フィルムの吸水率が１．５％以
上で２．７％を超さないことと。
上で２．７％を超さないことと。
【００２３】この吸水率は、接着剤層とダイボンディン
グ剤とトランスファーモールド樹脂の吸湿したものが通
過し易くするためで、２．７％を超すと絶縁フィルム層
１５のみでリフロー（温度約２４０℃）の加熱の際、吸
湿の水分を接着剤層から放出しきれずに耐リフロー時の
クラック（層間剥離）を発生させるためである。
グ剤とトランスファーモールド樹脂の吸湿したものが通
過し易くするためで、２．７％を超すと絶縁フィルム層
１５のみでリフロー（温度約２４０℃）の加熱の際、吸
湿の水分を接着剤層から放出しきれずに耐リフロー時の
クラック（層間剥離）を発生させるためである。
【００２４】
【発明の実施の形態】以下、本発明の実施形態を図示の
実施例を中心に説明する。
実施例を中心に説明する。
【００２５】（実施形態１：図１）実施例１として、テ
ープ基材たる絶縁フィルム１５に、厚さ５０μｍ、幅３
５mmのポリイミド樹脂、ここでは宇部興産株式会社製の
商品名「ユーピレックスＳ」（吸水率１．４％）を用
い、このテープ基材に、接着剤３（吸水率１．２％）を
厚さ８μｍに塗布することにより、接着剤付き絶縁フィ
ルムを得た。この接着剤付き絶縁フィルムに、パンチン
グで、ビアホール９（０．３４mm直径）を１４４個と、
図示してないアウタホールスリットと送り穴（パーフォ
レーション）を打抜きした後、本発明の圧延合金銅箔
（表面のビッカース硬さＨＶ：測定荷重１０gfで１９
０）から成る厚さ１８μｍで粗化面最大あらさ２．０μ
ｍの銅箔２を貼り合わせキュアした。
ープ基材たる絶縁フィルム１５に、厚さ５０μｍ、幅３
５mmのポリイミド樹脂、ここでは宇部興産株式会社製の
商品名「ユーピレックスＳ」（吸水率１．４％）を用
い、このテープ基材に、接着剤３（吸水率１．２％）を
厚さ８μｍに塗布することにより、接着剤付き絶縁フィ
ルムを得た。この接着剤付き絶縁フィルムに、パンチン
グで、ビアホール９（０．３４mm直径）を１４４個と、
図示してないアウタホールスリットと送り穴（パーフォ
レーション）を打抜きした後、本発明の圧延合金銅箔
（表面のビッカース硬さＨＶ：測定荷重１０gfで１９
０）から成る厚さ１８μｍで粗化面最大あらさ２．０μ
ｍの銅箔２を貼り合わせキュアした。
【００２６】同時に実施例２として、テープ基材たる絶
縁フィルム１５に、厚さ７５μｍで幅３５mmのポリイミ
ド樹脂、ここでは東レデュポン株式会社製の商品名「カ
プトンＥＮ」（吸水率１．７％）を用い、このテープ基
材に、接着剤３（吸水率１．２％）を厚さ８μｍに塗布
することにより、接着剤付き絶縁フィルムを得た。この
接着剤付き絶縁フィルムに、パンチングで、ビアホール
９（０．３４mm直径）を１４４個と、図示してないアウ
タホールスリットと送り穴（パーフォレーション）を打
抜きした後、本発明の圧延合金銅箔（表面のビッカース
硬さＨＶ：測定荷重１０gfで１９０）から成る厚さ１８
μｍで粗化面最大あらさ２．０μｍの銅箔２を貼り合わ
せキュアした。
縁フィルム１５に、厚さ７５μｍで幅３５mmのポリイミ
ド樹脂、ここでは東レデュポン株式会社製の商品名「カ
プトンＥＮ」（吸水率１．７％）を用い、このテープ基
材に、接着剤３（吸水率１．２％）を厚さ８μｍに塗布
することにより、接着剤付き絶縁フィルムを得た。この
接着剤付き絶縁フィルムに、パンチングで、ビアホール
９（０．３４mm直径）を１４４個と、図示してないアウ
タホールスリットと送り穴（パーフォレーション）を打
抜きした後、本発明の圧延合金銅箔（表面のビッカース
硬さＨＶ：測定荷重１０gfで１９０）から成る厚さ１８
μｍで粗化面最大あらさ２．０μｍの銅箔２を貼り合わ
せキュアした。
【００２７】その後、上記実施例１及び実施例２の銅箔
２に対し、ボンディングリード４及びビアホール９上の
ランド１２を持つ配線パターン２０の形成を、全ランド
径を０．５０mm（図１）として、フォトレジストとエッ
チングプロセスにより実施した。
２に対し、ボンディングリード４及びビアホール９上の
ランド１２を持つ配線パターン２０の形成を、全ランド
径を０．５０mm（図１）として、フォトレジストとエッ
チングプロセスにより実施した。
【００２８】次に、形成したＣｕ配線パターン２０の表
面に、Ｎｉ（２．０μｍ厚さ）／Ａｕ（０．６μｍ厚
さ）の電気めっきを施して、実施例１及び実施例２に係
るＴＡＢ用テープを完成した。
面に、Ｎｉ（２．０μｍ厚さ）／Ａｕ（０．６μｍ厚
さ）の電気めっきを施して、実施例１及び実施例２に係
るＴＡＢ用テープを完成した。
【００２９】次に、上記実施例１及び実施例２に係るＴ
ＡＢ用テープそれぞれの素子搭載部に、半導体素子１０
をダイボンディング剤（ダイアタッチ剤）１３で固定
し、その後、Ａｕ線から成るボンディングワイヤ８によ
り、素子電極１１とボンディングリード４とをワイヤボ
ンディングした。
ＡＢ用テープそれぞれの素子搭載部に、半導体素子１０
をダイボンディング剤（ダイアタッチ剤）１３で固定
し、その後、Ａｕ線から成るボンディングワイヤ８によ
り、素子電極１１とボンディングリード４とをワイヤボ
ンディングした。
【００３０】かくして得られた製品のワイヤボンディン
グ性を評価した結果、従来よりも本発明の実施例１及び
実施例２の材料選定構造を持つＴＡＢ用テープの方が、
ワイヤボンディング性が向上した。
グ性を評価した結果、従来よりも本発明の実施例１及び
実施例２の材料選定構造を持つＴＡＢ用テープの方が、
ワイヤボンディング性が向上した。
【００３１】更に、上記実施例１及び実施例２に係るＴ
ＡＢ用テープそれぞれについて、封止樹脂１４によりト
ランスファーモールドし、ビアホール９の部分にはんだ
ボール１６をリフロー炉で付けて、トランスファーモー
ルドＢＧＡ構造の半導体装置を完成した。その結果、本
発明の実施例１及び実施例２に係るＴＡＢ用テープを用
いた半導体装置については、吸湿特性ＬＥＤＥＣ（Loin
t Electron Device Engineering Council of Electroni
c Industries Association：米国電子機械工業会／電子
デバイス技術委員会）実装ランクのＬｅｖｅｌ３（１２
５℃×２４ｈベーク後、３０℃×６０％ＲＨ、１６８ｈ
放置後＋リフロー３回）に準拠したリフロー試験をクリ
アして良好な結果を得た。
ＡＢ用テープそれぞれについて、封止樹脂１４によりト
ランスファーモールドし、ビアホール９の部分にはんだ
ボール１６をリフロー炉で付けて、トランスファーモー
ルドＢＧＡ構造の半導体装置を完成した。その結果、本
発明の実施例１及び実施例２に係るＴＡＢ用テープを用
いた半導体装置については、吸湿特性ＬＥＤＥＣ（Loin
t Electron Device Engineering Council of Electroni
c Industries Association：米国電子機械工業会／電子
デバイス技術委員会）実装ランクのＬｅｖｅｌ３（１２
５℃×２４ｈベーク後、３０℃×６０％ＲＨ、１６８ｈ
放置後＋リフロー３回）に準拠したリフロー試験をクリ
アして良好な結果を得た。
【００３２】（実施形態２：図２）実施例３として、テ
ープ基材たる絶縁フィルム１５に、厚さ５０μｍ、幅３
５mmのポリイミド樹脂、ここでは宇部興産株式会社製の
商品名「ユーピレックスＳ」（吸水率１．４％）を用
い、このテープ基材に、接着剤３（吸水率１．２％）を
厚さ８μｍに塗布することにより、接着剤付き絶縁フィ
ルムを得た。この接着剤付き絶縁フィルムに、パンチン
グで、中央にデバイスホールとアウタホールスリットと
送り穴（パーフォレーション）を打ち抜きした後、本発
明の圧延合金銅箔（表面のビッカース硬さＨｖ：測定荷
重１０gfで１９０）から成る厚さ１８μｍで粗化面最大
あらさ２．０μｍの銅箔２を貼り合わせキュアした。
ープ基材たる絶縁フィルム１５に、厚さ５０μｍ、幅３
５mmのポリイミド樹脂、ここでは宇部興産株式会社製の
商品名「ユーピレックスＳ」（吸水率１．４％）を用
い、このテープ基材に、接着剤３（吸水率１．２％）を
厚さ８μｍに塗布することにより、接着剤付き絶縁フィ
ルムを得た。この接着剤付き絶縁フィルムに、パンチン
グで、中央にデバイスホールとアウタホールスリットと
送り穴（パーフォレーション）を打ち抜きした後、本発
明の圧延合金銅箔（表面のビッカース硬さＨｖ：測定荷
重１０gfで１９０）から成る厚さ１８μｍで粗化面最大
あらさ２．０μｍの銅箔２を貼り合わせキュアした。
【００３３】その後、上記実施例３の銅箔２に対し、ボ
ンディングリード４及びビアホール９上のランド１２を
持つ配線パターン２０の形成を、全ランド径を０．５０
mm（図１）として、フォトレジストとエッチングプロセ
スにより実施した。次に、配線パターン２０の設けられ
た面側に、ビアホール（はんだボールビア）２２の部分
を残してフォトソルダレジスト１７を設けた。この例で
は、フォトソルダレジスト１７でビアホール２２（０．
３４mm直径）を６４個形成した。
ンディングリード４及びビアホール９上のランド１２を
持つ配線パターン２０の形成を、全ランド径を０．５０
mm（図１）として、フォトレジストとエッチングプロセ
スにより実施した。次に、配線パターン２０の設けられ
た面側に、ビアホール（はんだボールビア）２２の部分
を残してフォトソルダレジスト１７を設けた。この例で
は、フォトソルダレジスト１７でビアホール２２（０．
３４mm直径）を６４個形成した。
【００３４】次に、形成したＣｕ配線パターン２０の表
面に、Ｎｉ（２．０μｍ厚さ）／Ａｕ（０．６μｍ厚
さ）の電気めっきを施して、実施例３に係るＴＡＢ用テ
ープを完成した。
面に、Ｎｉ（２．０μｍ厚さ）／Ａｕ（０．６μｍ厚
さ）の電気めっきを施して、実施例３に係るＴＡＢ用テ
ープを完成した。
【００３５】次に、上記実施例３に係るＴＡＢ用テープ
のユーピレックス面側に、半導体素子１０のチップを、
接着剤を兼ねるエラストマ１８で固定し、その後、Ａｕ
線から成るボンディングワイヤ８により、素子電極１１
と配線パターン２０とをワイヤボンディングした。
のユーピレックス面側に、半導体素子１０のチップを、
接着剤を兼ねるエラストマ１８で固定し、その後、Ａｕ
線から成るボンディングワイヤ８により、素子電極１１
と配線パターン２０とをワイヤボンディングした。
【００３６】このワイヤボンディング性を評価した結
果、本発明の実施例３の材料選定構造を持つＴＡＢ用テ
ープは、従来よりもワイヤボンディング性が向上し、ボ
ンディング歩留が向上した。
果、本発明の実施例３の材料選定構造を持つＴＡＢ用テ
ープは、従来よりもワイヤボンディング性が向上し、ボ
ンディング歩留が向上した。
【００３７】更に、上記実施例３に係るＴＡＢ用テープ
について、ポッティング樹脂１９によりポッティングモ
ールドし、ビアホール（はんだボールビア）２２の部分
にはんだボール１６をリフロー炉で付けて、ポッティン
グモールドＢＧＡ構造の半導体装置を完成した。その結
果、実施例３に係るＴＡＢ用テープを用いた半導体装置
は、吸湿特性ＬＥＤＥＣ実装ランクのＬｅｖｅｌ３（１
２５℃×２４ｈベーク後、３０℃×６０％ＲＨ、１６８
ｈ放置後＋リフロー３回）に準拠したリフロー試験をク
リアして良好な結果を得た。
について、ポッティング樹脂１９によりポッティングモ
ールドし、ビアホール（はんだボールビア）２２の部分
にはんだボール１６をリフロー炉で付けて、ポッティン
グモールドＢＧＡ構造の半導体装置を完成した。その結
果、実施例３に係るＴＡＢ用テープを用いた半導体装置
は、吸湿特性ＬＥＤＥＣ実装ランクのＬｅｖｅｌ３（１
２５℃×２４ｈベーク後、３０℃×６０％ＲＨ、１６８
ｈ放置後＋リフロー３回）に準拠したリフロー試験をク
リアして良好な結果を得た。
【００３８】（実施形態３：図３）上記実施例１及び実
施例２では、デバイスホール無しのワイヤボンディング
タイプのＴＡＢテープであって、ランド表面にソルダレ
ジストを塗布しない形態について説明したが、本発明
は、図３に示すように、配線パターン２０の表面におけ
る素子搭載部６の領域に、ソルダレジスト５あるいはフ
ォトソルダレジストを塗布し、その上にダイボンディン
グ剤１３を介して半導体素子１０を取り付け、その素子
電極１１をボンディングワイヤ８でボンディングリード
４と連結する半導体装置（実施例４）の形態にも適用す
ることが可能である。
施例２では、デバイスホール無しのワイヤボンディング
タイプのＴＡＢテープであって、ランド表面にソルダレ
ジストを塗布しない形態について説明したが、本発明
は、図３に示すように、配線パターン２０の表面におけ
る素子搭載部６の領域に、ソルダレジスト５あるいはフ
ォトソルダレジストを塗布し、その上にダイボンディン
グ剤１３を介して半導体素子１０を取り付け、その素子
電極１１をボンディングワイヤ８でボンディングリード
４と連結する半導体装置（実施例４）の形態にも適用す
ることが可能である。
【００３９】本発明のＴＡＢ用テープとそのＣＳＰ・Ｂ
ＧＡ構造は、片面のポッティングあるいはトランスファ
ーモールド・タイプで、絶縁抵抗性が高くまた耐マイグ
レーション特性に優れた、微細配線（ピッチ８０μｍ以
下）のＣＳＰ、Ｔａｐｅ−ＢＧＡ、ワイヤボンディング
タイプのＣＳＰ等に適する。
ＧＡ構造は、片面のポッティングあるいはトランスファ
ーモールド・タイプで、絶縁抵抗性が高くまた耐マイグ
レーション特性に優れた、微細配線（ピッチ８０μｍ以
下）のＣＳＰ、Ｔａｐｅ−ＢＧＡ、ワイヤボンディング
タイプのＣＳＰ等に適する。
【００４０】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００４１】（１）請求項１、２又は５に記載の発明に
よれば、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０g
f）を１８０以上として、銅箔の硬さを硬くする構造と
したので、ワイヤボンディング性を向上させ、ボンディ
ング剥離を防止し、製品の歩留と生産性を向上させて、
ＴＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造の半導
体装置とを安定して量産することができるようになっ
た。
よれば、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０g
f）を１８０以上として、銅箔の硬さを硬くする構造と
したので、ワイヤボンディング性を向上させ、ボンディ
ング剥離を防止し、製品の歩留と生産性を向上させて、
ＴＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造の半導
体装置とを安定して量産することができるようになっ
た。
【００４２】また、銅箔の厚さが３μｍ〜２５μｍであ
るので、エッチング精度が良好であり、８０μｍ以下又
は７０μｍ以下の微細配線ピッチの要請にも対応して、
ビアホール上のランドと配線間隔を小さくすることがで
きる。
るので、エッチング精度が良好であり、８０μｍ以下又
は７０μｍ以下の微細配線ピッチの要請にも対応して、
ビアホール上のランドと配線間隔を小さくすることがで
きる。
【００４３】（２）請求項３又は５に記載の発明によれ
ば、銅箔を貼り付ける接着剤の吸水率が０．８％〜２．
７％であり、且つ、基材の絶縁フィルムの吸水率が１．
５％〜２．７％であるとしたので、絶縁抵抗性が高くま
た、耐マイグレーション特性に優れるだけでなく、耐リ
フロー時のクラック（層間剥離）の発生が防止される。
即ち、本発明のＴＡＢテープとＣＳＰ・ＢＧＡ構造によ
り、リフロー性が向上し、リフロー後のクラックディン
グも無く、歩留と生産性が向上し、安定した量産ができ
るようになった。
ば、銅箔を貼り付ける接着剤の吸水率が０．８％〜２．
７％であり、且つ、基材の絶縁フィルムの吸水率が１．
５％〜２．７％であるとしたので、絶縁抵抗性が高くま
た、耐マイグレーション特性に優れるだけでなく、耐リ
フロー時のクラック（層間剥離）の発生が防止される。
即ち、本発明のＴＡＢテープとＣＳＰ・ＢＧＡ構造によ
り、リフロー性が向上し、リフロー後のクラックディン
グも無く、歩留と生産性が向上し、安定した量産ができ
るようになった。
【００４４】このように、本発明のＴＡＢテープとＢＧ
Ａ構造は、絶縁抵抗性が高くまた、耐マイグレーション
特性に優れた、微細配線（ピッチ８０μｍ以下）のＣＳ
Ｐ、Ｔａｐｅ−ＢＧＡ、ワイヤボンディングタイプのＣ
ＳＰに最適であることが判明した。
Ａ構造は、絶縁抵抗性が高くまた、耐マイグレーション
特性に優れた、微細配線（ピッチ８０μｍ以下）のＣＳ
Ｐ、Ｔａｐｅ−ＢＧＡ、ワイヤボンディングタイプのＣ
ＳＰに最適であることが判明した。
【００４５】（４）請求項４又は５に記載の発明によれ
ば、配線パターン上に無電解めっき又は電気めっきを施
しているので、ボンディング性能を更に良好にして、Ｔ
ＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造を安定し
て量産することができる。
ば、配線パターン上に無電解めっき又は電気めっきを施
しているので、ボンディング性能を更に良好にして、Ｔ
ＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造を安定し
て量産することができる。
【図１】本発明のＴＡＢ用テープを用いた第１の実施形
態に係るＢＧＡ構造を示す断面図である。
態に係るＢＧＡ構造を示す断面図である。
【図２】本発明のＴＡＢ用テープを用いた第２の実施形
態に係るＢＧＡ構造を示す断面図である。
態に係るＢＧＡ構造を示す断面図である。
【図３】本発明のＴＡＢ用テープを用いた第３の実施形
態に係るＢＧＡ構造を示す断面図である。
態に係るＢＧＡ構造を示す断面図である。
【図４】従来のトランスファーモールドＢＧＡ構造を示
す横断面図である。
す横断面図である。
【図５】超音波負荷ワイヤボンディングのモデル説明図
である。
である。
【図６】超音波負荷ワイヤボンディングの作用の説明に
供する図である。
供する図である。
１ ＴＡＢ用テープ ２ 銅箔（信号層） ３ 接着剤 ４ ボンディングリード ８ ボンディングワイヤ ９ ビアホール １０ 半導体素子 １２ ランド １４ 封止樹脂 １５ 絶縁フィルム １６ はんだボール １９ ポッティング樹脂 ２０ 配線パターン
Claims (5)
- 【請求項１】接着剤付き絶縁フィルム上に貼り合わせた
銅箔に、ランドを持つ配線パターンを形成してなるポッ
ティングあるいはトランスファーモールドＢＧＡ用のＴ
ＡＢ用テープにおいて、 銅箔の厚さが３μｍ以上２５μｍ以下で、銅箔のビッカ
ース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上である
ことを特徴とするＴＡＢ用テープ。 - 【請求項２】接着剤付き絶縁フィルムに、はんだボール
用のパンチ穴を設け、銅箔を貼り合わせ、ランドを持つ
配線パターンを形成してなるポッティングあるいはトラ
ンスファーモールドＢＧＡ用のＴＡＢ用テープにおい
て、 銅箔の厚さが３μｍ以上２５μｍ以下で、銅箔のビッカ
ース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上である
ことを特徴とするＴＡＢ用テープ。 - 【請求項３】前記接着剤の吸水率が０．８％以上で２．
７％を超さないもので、絶縁フィルムは、吸水率が１．
５％以上で２．７％を超さないものである材料構造とす
ることを特徴とする請求項１又は２記載のＴＡＢ用テー
プ。 - 【請求項４】前記配線パターン上に無電解めっき又は電
気めっきが施されていることを特徴とする請求項１、２
又は３記載のＴＡＢ用テープ。 - 【請求項５】請求項１、２、３又は４記載のＴＡＢ用テ
ープに半導体素子を固定し、その素子電極を前記配線パ
ターンとワイヤボンディングし、ポッティングあるいは
トランスファーモールドした後、前記ランドに電気的に
接続させてはんだボールを設けたことを特徴とするＢＧ
Ａ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088511A JP3812275B2 (ja) | 2000-03-24 | 2000-03-24 | Ｔａｂ用テープおよびｂｇａ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088511A JP3812275B2 (ja) | 2000-03-24 | 2000-03-24 | Ｔａｂ用テープおよびｂｇａ構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274202A true JP2001274202A (ja) | 2001-10-05 |
| JP3812275B2 JP3812275B2 (ja) | 2006-08-23 |
Family
ID=18604384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088511A Expired - Fee Related JP3812275B2 (ja) | 2000-03-24 | 2000-03-24 | Ｔａｂ用テープおよびｂｇａ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3812275B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351852A (ja) * | 2005-06-16 | 2006-12-28 | Tdk Corp | 電子部品 |
| JP2007103853A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置 |
| WO2021116048A1 (en) * | 2019-12-10 | 2021-06-17 | Linxens Holding | Circuit for a chip card module |
-
2000
- 2000-03-24 JP JP2000088511A patent/JP3812275B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351852A (ja) * | 2005-06-16 | 2006-12-28 | Tdk Corp | 電子部品 |
| JP4497032B2 (ja) * | 2005-06-16 | 2010-07-07 | Ｔｄｋ株式会社 | 電子部品 |
| US7656046B2 (en) | 2005-07-10 | 2010-02-02 | Nec Electronics Corporation | Semiconductor device |
| JP2007103853A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置 |
| WO2021116048A1 (en) * | 2019-12-10 | 2021-06-17 | Linxens Holding | Circuit for a chip card module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3812275B2 (ja) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198165B1 (en) | Semiconductor device | |
| JPWO2007061112A1 (ja) | 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置 | |
| JP2004253674A (ja) | 半導体装置及びその製造方法 | |
| US9699920B2 (en) | Printed wiring board | |
| JP3475569B2 (ja) | パッケージ及びその製造方法 | |
| JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
| JP3812275B2 (ja) | Ｔａｂ用テープおよびｂｇａ構造 | |
| US7479704B2 (en) | Substrate improving immobilization of ball pads for BGA packages | |
| JP2740977B2 (ja) | 半導体装置 | |
| JPH053280A (ja) | 半導体装置 | |
| JPH01147836A (ja) | 半導体装置 | |
| JP3351312B2 (ja) | Ｔ−ｂｇａ用ｔａｂテープの製造方法 | |
| JPH11224912A (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JPH061789B2 (ja) | 半導体装置用フイルムキヤリア | |
| JP3324472B2 (ja) | Ｂｇａ用ｔａｂテープの製造方法 | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JPH05129514A (ja) | リードフレームおよびその製造方法 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JP3475839B2 (ja) | Ｂｇａ用ｔａｂテープ及びｂｇａパッケージ | |
| JP3912496B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2001237281A (ja) | 半導体装置用テープキャリア及び半導体装置 | |
| JPH05218280A (ja) | リードフレームおよびその製造方法 | |
| JP2001053116A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JPH0582591A (ja) | 半導体装置用フイルムキヤリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050617 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |