JP4497032B2

JP4497032B2 - 電子部品

Info

Publication number: JP4497032B2
Application number: JP2005176441A
Authority: JP
Inventors: 誠志佐々木; 一志立本
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2005-06-16
Filing date: 2005-06-16
Publication date: 2010-07-07
Anticipated expiration: 2025-06-16
Also published as: JP2006351852A

Description

本発明は、基体の表面に複数の端子電極が形成されてなる電子部品に関するものである。

従来におけるこの種の電子部品として、例えば特許文献１に記載されている積層型圧電素子がある。この積層型圧電素子では、複数の個別電極がパターン形成された圧電体層と、コモン電極がパターン形成された圧電体層と、が交互に積層されている。各圧電体層の個別電極は、他の圧電体層の個別電極と積層方向に整列しており、圧電体層に形成されたスルーホール内の導電材を介して、他の圧電体層の個別電極と電気的に接続されている。

このような積層型圧電素子の最上層の圧電体層には、駆動電源に接続するための外部リード線が半田付けされる端子電極が形成されている。そして、この外部リード線と端子電極とを介して、所定の個別電極とコモン電極との間に電圧を印加することで、当該所定の個別電極に対応する活性部（圧電効果により歪みが生じる部分）を選択的に変位させることができる。
特開２００２−２５４６３４

上述したような積層型圧電素子等の電子部品において、外部リード線としてはＦＰＣ（フレキシブルプリントケーブル）構造のものを用いるのが一般的になってきている。この理由は、多数の端子電極に外部リード線を一度にまとめて半田付けできるからである。しかし、ＦＰＣを多数の端子電極に一括して半田付けする場合には、端子電極に比較的大きな荷重がかかるため、端子電極を基点として電子部品にクラック等の破損が発生するという問題があった。

そこで、本発明は、このような事情に鑑みてなされたものであり、外部リード線を複数の端子電極に一括して接続する際に、基体にクラック等が発生することを防止できる電子部品を提供することを目的とする。

本発明者等は、鋭意検討を重ねた結果、端子電極において外部リード線が接続される電極層のビッカース硬さを最適にしないと、外部リード線を複数の端子電極に一括して半田付けしたときに、基体にクラック等が発生しやすくなることがわかった。具体的には、外部リード線が接続される電極層のビッカース硬さが４５よりも高い場合には、外部リード線の半田付けの際に端子電極にかかる荷重が吸収されにくいため、基体にクラック等が発生しやすくなる。一方、外部リード線が接続される電極層のビッカース硬さが１５よりも低い場合には、外部リード線の半田付けの際に端子電極がつぶれやすくなるため、やはり端子電極にかかる荷重がうまく吸収されず、基体にクラックが発生しやすくなる。本発明は、そのような事実に基づいてなされたものである。

即ち、本発明は、セラミックスを主成分とする材料からなる基体と、基体の表面に設けられた複数の端子電極を備える電子部品であって、端子電極は、ＦＰＣである外部リード線に半田付けによりまとめて接続される電極層を有し、電極層のビッカース硬さが１５〜４５であることを特徴とする。

このような本発明の電子部品では、端子電極において外部リード線が接続される電極層のビッカース硬さを１５〜４５の範囲にすることにより、例えばＦＰＣ構造の外部リード線を多数の端子電極に一括して半田付けする際に、端子電極が緩衝材（クッション）となり、端子電極にかかる荷重がうまく吸収されるようになる。これにより、電子部品の基体にクラック等が発生することを防止できる。

好ましくは、電極層は、Ａｇを主成分とする導電性材料からなっている。Ａｇは半田の濡れ性が良好な金属材料であるため、端子電極と外部リード線とを半田により確実に接続することができる。また、そのようなＡｇを含む材料からなる電極層は、印刷や空気中での焼付によって容易に形成することができる。

また、好ましくは、電極層は、Ｂｉ及びＣｕの少なくとも一方を更に含んでいる。このＢｉ又はＣｕを適切に含有させることで、端子電極において外部リード線が接続される電極層のビッカース硬さを簡単かつ確実に１５〜４５とすることができる。

本発明によれば、複数の端子電極に外部リード線を一括して接続する際に、基体にクラック等の破損が生じることを防止できる。これにより、電子部品の耐久性及び信頼性を向上させることができる。

以下、本発明に係る電子部品の好適な実施形態について、図面を参照して詳細に説明する。なお、図面の説明において同一又は相当部分には同一符号を付し、重複する説明を省略する。

図１は、本発明に係る電子部品の一実施形態として、積層型圧電素子を示す分解斜視図であり、図２は、その積層型圧電素子の一部側断面図である。各図において、本実施形態の積層型圧電素子１は、活性層２と、この活性層２に対して下側に積層された変位伝達層３と、活性層２に対して上側に積層された拘束層４とを備えている。

活性層２は、圧電体５と、この圧電体５を挟んで対向する複数の内部個別電極６及び内部コモン電極７とを有している。これらの内部個別電極６及び内部コモン電極７は、圧電体５を介して交互に複数層にわたり積層されている。活性層２の最も変位伝達層３側（下側）の位置と活性層２の最も拘束層４側（上側）の位置には、内部コモン電極７が設けられている。各層の内部個別電極６は、２次元マトリックス状に配列されている。このような活性層２は、内部個別電極６と内部コモン電極７との間に電圧が印加されると、圧電体５が積層方向に伸縮（変位）する層である。

圧電体５は、ＰＺＴ（チタン酸ジルコン酸鉛）などのセラミックスを主成分とする材料からなり、例えば「１０ｍｍ×３０mm、厚さ３０μｍ」の長方形板状に形成されている。内部個別電極６及び内部コモン電極７は、Ａｇ／Ｐｄ合金で形成されている。なお、内部個別電極６及び内部コモン電極７を形成する導電材料としては、Ａｇ／Ｐｄ合金には限らず、単独のＡｇ、Ｐｄや、Ａｕ、Ｐｔ又は、それらの合金であっても良い。

変位伝達層３は、内部個別電極６と内部コモン電極７との間に電圧が印加されても、それ自体は圧電活性により変位せず、駆動対象物（図示せず）に活性層２の変位を伝達する層である。なお、駆動対象物は、変位伝達層３に隣接して配置されている。変位伝達層３は、活性層２と同じ圧電体５で形成されている。

拘束層４は、互いに積層された複数（ここでは２層）の圧電体８と、各層の圧電体８の間に配置された複数の個別中継電極９及びコモン中継電極１０とを有している。拘束層４の上面には、各内部個別電極６に電圧を印加するための複数の個別端子電極１１と、内部コモン電極７に電圧を印加するためのコモン端子電極１２とが設けられている。拘束層４は、内部個別電極６と内部コモン電極７との間に電圧が印加されたときに、変位伝達層３の反対側つまり上側への活性層２の変位を規制する層である。

圧電体８は、活性層２の圧電体５と同じセラミック材料で形成されている。個別中継電極９及びコモン中継電極１０は、内部個別電極６及び内部コモン電極７と同様に、例えばＡｇ／Ｐｄ合金等で形成されている。

個別端子電極１１及びコモン端子電極１２は、下地電極層５０と、この下地電極層５０上に例えばドーム上に形成された外部リード線（図示せず）と接続される端子電極層５１とからなっている。下地電極層５０は、内部個別電極６及び内部コモン電極７と同様に、例えばＡｇ／Ｐｄ合金で形成されている。

端子電極層５１は、Ａｇの他にＢｉ及びＣｕを含む合金で形成されている。例えば端子電極層５１は、Ａｇを主成分とし、Ｂiの質量を酸化物（Ｂｉ_２Ｏ_３）に換算した値でＡｇの質量に対し１％〜10％（好ましくは３％〜７％）とし、Ｃｕの質量を酸化物（ＣｕＯ）に換算した値でＡｇの質量に対し０.３％〜５％（好ましくは０.８％〜３％）としている。

Ａｇは半田に溶け込みやすい材料であるため、端子電極層５１の材料としてＡｇを主成分とする導電材料を用いることで、外部リード線を個別端子電極１１及びコモン端子電極１２に半田により確実に接合させることができる。また、Ａｇ／Ｐｄ合金からなる下地電極層５０と端子電極層５１との結合性が良好になる。

ＡｇにＢｉ及びＣｕを含有させるのは、端子電極層５１のビッカース硬さ（Ｈｖ）を調整するためである。ビッカース硬さは、押し込み硬さの一種であり、対面角αが１３６°のダイヤモンド製四角錐を圧子として用い、これを試験片に対して試験荷重で押し付けて、試験片の表面に形成される凹みの大きさ（幅）を硬度に換算して表したものである。このとき、Ｂｉ及びＣｕを適切に含有させることにより、端子電極層５１のビッカース硬さを１５〜４５、好ましくは２０〜４０としている。

また、端子電極層５１は、更にガラスフリットを含有しているのが好ましい。ガラスフリットの含有量としては、例えばＡｇの質量に対して１〜７質量％であるのが好ましく、２〜５質量％であるのがより好ましい。これにより、端子電極層５１を焼付により形成する場合に、端子電極層５１の形成を確実に行うことができる。また、外部リード線を端子電極層５１に半田付けする際に、端子電極層５１の導電材料が半田に喰われることを防止できる。

なお、個別端子電極１１及びコモン端子電極１２の高さは、好ましくは３〜２５μｍ、より好ましくは５〜２０μｍあれば良い。

積層型圧電素子１は、具体的には、複数の内部個別電極６が形成された圧電体５Ａ，５Ｂと、内部コモン電極７が形成された圧電体５Ｃ，５Ｄと、複数の個別中継電極９及びコモン中継電極１０が形成された圧電体８Ａと、複数の個別端子電極１１及びコモン端子電極１２が形成された圧電体８Ｂとを備えている。積層型圧電素子１は、上から順に圧電体８Ｂ、圧電体８Ａ、圧電体５Ｃ、圧電体５Ａ、圧電体５Ｃ、圧電体５Ａ、圧電体５Ｃ、圧電体５Ｂ及び圧電体５Ｄを重ねた構造をなしている。

圧電体５Ａの上面には、図３に示すように、上記の複数の内部個別電極６と内部コモン中継電極１３とが形成されている。内部コモン中継電極１３は、圧電体５Ａの上面の一端部に配置されている。また、圧電体５Ａには、各内部個別電極６と電気的に接続された複数のスルーホール１４と、内部コモン中継電極１３と電気的に接続されたスルーホール１５とが形成されている。スルーホール１４，１５内には、例えばＡｇ／Ｐｄ合金からなる導電材料が充填されている。

圧電体５Ｂの上面には、図４に示すように、圧電体５Ａと同様に、複数の内部個別電極６と内部コモン中継電極１３とが形成されている。圧電体５Ｂには、圧電体５Ａと同様にスルーホール１５が形成されているが、スルーホール１４は形成されていない。

圧電体５Ｃの上面には、図５に示すように、上記の内部コモン電極７と複数の内部個別中継電極１６とが形成されている。内部コモン電極７は、圧電体５Ｃの上面における両側縁部を除いた領域にベタ状に形成されている。複数の内部個別中継電極１６は、圧電体５Ｃの上面の両側縁部に内部コモン電極７を挟むように形成されている。また、圧電体５Ｃには、内部コモン電極７と電気的に接続されたスルーホール１７と、各内部個別中継電極１６と電気的に接続された複数のスルーホール１８とが形成されている。スルーホール１７，１８内には、導電材料が充填されている。

圧電体５Ｄの上面には、図６に示すように、圧電体５Ｃと同様に内部コモン電極７が形成されている。圧電体５Ｄには、圧電体５Ｃに形成した内部個別中継電極１６及びスルーホール１７，１８は設けられていない。なお、内部コモン電極７は、圧電体５Ｄの上面全面にベタ状に形成しても良い。

圧電体８Ａの上面には、図７に示すように、上記の複数の個別中継電極９と上記のコモン中継電極１０とが形成されている。個別中継電極９は、上記の内部個別中継電極１６と対応する位置に形成されている。コモン中継電極１０は、上記の内部コモン中継電極１３と対応する位置に形成されている。従って、個別中継電極９及びコモン中継電極１０は、積層方向に対して内部個別電極６と内部コモン電極７とが重なり合う領域（圧電効果により圧電体５の歪みが生じる領域）を避けるように設けられている事になる。また、圧電体８Ａには、各個別中継電極９と電気的に接続された複数のスルーホール１９と、コモン中継電極１０と電気的に接続されたスルーホール２０とが形成されている。スルーホール１９，２０内には、導電材料が充填されている。

圧電体８Ｂの上面には、図８に示すように、上記の複数の個別端子電極１１と上記のコモン端子電極１２とが形成されている。個別端子電極１１は、個別中継電極９と対応する位置に形成されている。コモン端子電極１２は、コモン中継電極１０と対応する位置に形成されている。また、圧電体８Ｂには、各個別端子電極１１と電気的に接続された複数のスルーホール２１と、コモン端子電極１２と電気的に接続されたスルーホール２２とが形成されている。スルーホール２１，２２内には、導電材料が充填されている。

このように構成された積層型圧電素子１において、個別端子電極１１は、スルーホール２１、個別中継電極９、スルーホール１９、内部個別中継電極１６及びスルーホール１８，１４を介して各層の内部個別電極６と電気的に接続されている。コモン端子電極１２は、スルーホール２２、コモン中継電極１０、スルーホール２０，１７、内部コモン中継電極１３及びスルーホール１５を介して各層の内部コモン電極７と電気的に接続されている。これらのスルーホールは、例えばスルーホール径が上端４０μｍと下端３５μｍからなるテーパー形状としている。また、スルーホール１９，２１同士の電気的接続が個別中継電極９を介して確実に行われるためには、スルーホール１９，２１をずらして配置するのが望ましい。スルーホール２０，２２同士、スルーホール１８，１９同士、スルーホール１４，１８同士、スルーホール１７，２０同士、スルーホール１５，１７同士についても同様である。

次に、上述した積層型圧電素子１を製造する手順について説明する。まず、例えばＰＺＴを主成分とした圧電セラミックを用意し、これに有機バインダ・有機溶剤等を混合したペーストを作製する。そして、ＰＥＴフィルムをキャリアフィルムとしてペーストを所定の厚みにシート成形することで、上記の圧電体５，８となるセラミックグリーンシートを形成する。

続いて、成形済のグリーンシートをキャリアフィルムごと装置内に搬送し、例えばＹＡＧの３次高調波レーザ光をグリーンシートの所定位置に対して照射することで、グリーンシートにスルーホールを形成する。そして、例えばＡｇ：Ｐｄ＝７：３の比率で構成された導電材料と有機バインダ・有機溶剤等とを混合した導電ペーストを作製し、スクリーン印刷法等によりスルーホール内に導電ペーストを充填する。なお、最下層の圧電体５（変位伝達層３）を形成するグリーンシートには、スルーホールを設ける必要は無い。

続いて、例えばスルーホール充填材と同じ導電ペーストを用いて、スクリーン印刷法等によりグリーンシートの表面の所定領域に、上記の内部個別電極６、内部コモン電極７、個別中継電極９及びコモン中継電極１０等となる電極パターンを形成する。また、最上層の圧電体８Ｂを形成するグリーンシートに、個別端子電極１１及びコモン端子電極１２の下地電極層５０となる電極パターンを形成する。

続いて、電極パターンが印刷された各種のグリーンシートを所定の枚数だけ所定の順序で積層することにより、上記の活性層２、変位伝達層３及び拘束層４を有するグリーン積層体を形成する。このとき、電極パターンの相対位置をわかりやすくして積層ずれを少なくするため、例えば、グリーンシート上の基準位置を基にしてカメラによる画像処理を行い、グリーンシート同士を位置決めしてから、グリーンシートを積層するのが望ましい。

そして、そのグリーン積層体に対し、例えば６０℃程度の熱を加えながら１００ＭＰａ程度の圧力でプレス加工を行い、各層のグリーンシートを圧着させる。その後、グリーン積層体を所定の寸法に切断する。

続いて、グリーン積層体をセッターに載せ、グリーン積層体の脱脂（脱バインダ）を例えば４００℃前後の温度で１０時間程度行う。その後、グリーン積層体が載置されたセッターを密閉匣鉢内に入れ、グリーン積層体の焼成を例えば１１００℃程度の温度で２時間程度行い、焼結体を得る。

続いて、焼成後の素子上面の下地電極層５０上に、上述したＡｇ、Ｂｉ、Ｃｕを含んだ導電ペーストをスクリーン印刷で形成し、更に焼付を行うことにより端子電極層５１を形成する。これにより、個別端子電極１１及びコモン端子電極１２が形成されることになる。なお、端子電極層５１の形成手法としては、スパッタリング、蒸着、無電解メッキ法などを用いても良い。

最後に、各端子電極１１，１２にＦＰＣ（フレキシブルプリントケーブル）等の外部リード線を半田で接合する。そして、例えば温度１２０℃の環境下で、圧電体の厚みに対する電界強度が３ｋＶ／ｍｍとなるように電圧を例えば３分間印加することにより、分極処理を行う。これにより、上記の積層型圧電素子１が完成する。

このような積層型圧電素子１の製造工程において、素子の上面に形成された多数の個別端子電極１１に半田付けによりＦＰＣを一度にまとめて接続しようとすると、各個別端子電極１１に比較的大きな荷重がかかってしまう。しかし、本実施形態の積層型圧電素子１では、個別端子電極１１の端子電極層５１のビッカース硬さが１５〜４５となっているので、ＦＰＣを半田付けした時に各個別端子電極１１にかかる荷重を端子電極層５１が程良く受け止めるようになる。つまり、端子電極層５１がクッションになる。このときの各個別端子電極１１の高さを３〜２５μｍ（前述）とすることにより、端子電極層５１のクッションとしての効果が十分に得られる。従って、積層型圧電素子１にクラック等の破損が生じることが防止される。

ちなみに、端子電極層５１のビッカース硬さが４５よりも大きい場合には、端子電極層５１が硬すぎるため、ＦＰＣを各個別端子電極１１に半田付けした時に、端子電極層５１がクッションにならず、素子にクラック等が生じやすくなる。一方、端子電極層５１のビッカース硬さが１５よりも小さい場合には、逆に端子電極層５１が柔らかすぎるためつぶれやすくなり、端子電極層５１はクッションにはならず、素子にクラック等が生じやすくなる。

以上のように本実施形態によれば、積層型圧電素子１にクラック等を発生させずに、半田付けによりＦＰＣを多数の個別端子電極に一括して接合することができる。これにより、積層型圧電素子１の信頼性及び耐久性を向上させることができる。

以上説明してきたような積層型圧電素子に関し、端子電極において、Ａｇ以外の構成元素を変える事で、種々の硬さの端子電極層を形成し、本発明の効果についての検証を行った。

ここで、形成した端子電極層のビッカース硬さのランクを５〜１５、１５〜２５、２５〜３５、３５〜４５、４５〜５５の５パターンとし、これらのランクの素子をそれぞれ２０個用意した。ビッカース硬さが５〜１５の端子電極層はＡｇ、Ｐｂ、Ｓｉを含有し、ビッカース硬さが１５〜２５の端子電極層はＡｇ、Ｂｉ、Ｓｉを含有し、ビッカース硬さが２５〜３５の端子電極層はＡｇ、Ｂｉ、Ｃｕ、Ｓｉを含有し、ビッカース硬さが３５〜４５の端子電極層はＡｇ、Ｂｉ、Ｃｕ、Ｃｒ、Ｓｉを含有し、ビッカース硬さが４５〜５５の端子電極層は、Ａｇ、Ｂｉ、Ｃｒ、Ｓｉを含有している。なおＡｇ以外の成分は、全て酸化物として含有されている。また、Ａｇ以外の成分のトータル量は、Ａｇの質量に対して８〜１５質量％の範囲となっている。

そして、そのような種々の端子電極とＦＰＣとを半田にて接合し、その後再加熱してＦＰＣを剥離させた後、素子における端子電極の周辺部にクラック等の破損がないかどうか調べた。なお、端子電極の高さは１０μｍとし、半田接合時に端子電極にかかる圧力は１０ＭＰaになるようにした。

その結果、ビッカース硬さが５〜１５、４５〜５５である端子電極層を有するものでは、複数箇所にクラック等の破損が生じるサンプルが５〜１０個あった。しかし、ビッカース硬さがそれ以外の端子電極を有するものでは、クラック等が生じたサンプルは皆無であった。この事から、端子電極層のビッカース硬さとしては、１５〜４５が好ましいと言える。ただし、製造上のばらつきを考慮すると、端子電極層のビッカース硬さとしては、２０〜４０がより好ましいと言える。

なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、端子電極１１、１２を下地電極層５０及び端子電極層５１からなる２層構造としたが、下地電極層５０は特に設けなくても良い。

また、本発明は、上記実施形態のような積層型圧電素子に限らず、基体の表面に形成された複数の端子電極を備える種々の電子部品に適用可能である。

本発明に係る電子部品の一実施形態として積層型圧電素子を示す分解斜視図である。図１に示した積層型圧電素子の一部側断面図である。図１に示した内部個別電極が形成された圧電体の平面図である。図１に示した内部個別電極が形成された他の圧電体の平面図である。図１に示した内部コモン電極が形成された圧電体の平面図である。図１に示した内部コモン電極が形成された他の圧電体の平面図である。図１に示した中継電極が形成された圧電体の平面図である。図１に示した端子電極が形成された圧電体の平面図である。

符号の説明

１…積層型圧電素子（電子部品）、５，８…圧電体（基体）、１１…個別端子電極、１２…コモン端子電極、５０…下地電極層、５１…端子電極層

Claims

セラミックスを主成分とする材料からなる基体と、前記基体の表面に設けられた複数の端子電極を備える電子部品であって、前記端子電極は、ＦＰＣである外部リード線に半田付けによりまとめて接続される電極層を有し、
前記電極層のビッカース硬さが１５〜４５であることを特徴とする電子部品。
前記電極層は、Agを主成分とする導電性材料からなることを特徴とする請求項１に記載の電子部品。
前記電極層は、Bｉ及びCｕの少なくとも一方を更に含んでいることを特徴とする請求項１または２に記載の電子部品。