KR100675569B1

KR100675569B1 - 반도체 장치용 테이프 캐리어, 이를 사용한 반도체 장치및 이들의 제조방법

Info

Publication number: KR100675569B1
Application number: KR1020010000985A
Authority: KR
Inventors: 카도타요시노리; 후루카와유타카; 소타요시키; 쥬소히로유키
Original assignee: 스미토모 긴조쿠 고잔 가부시키가이샤; 샤프 가부시키가이샤
Priority date: 2000-01-12
Filing date: 2001-01-08
Publication date: 2007-01-29
Also published as: US20010007373A1; KR20010070466A; TW518917B; SG91324A1

Abstract

본 발명은 금이 가거나 갈라지지 아니하는 반도체 장치용 테이프 캐리어와 이 테이프 캐리어를 사용한 반도체 장치 및 이들의 제조방법에 관한 것으로, 가요성을 갖는 절연테이프(1)의 양면에 금속박을 형성하고, 보호막을 형성하며 에칭가공을 한 다음 보호막을 제거함으로써 한쪽 면에는 반도체 칩을 탑재하기 위한 금속 배선층(2)을 형성하고, 다른 한쪽 면에는 소망의 위치에 절연테이프를 노출시키며, 상기 금속 배선층(2)은 수지로 이루어지는 보호막으로 보호하고, 상기 절연테이프(1)의 노출부분을 에칭가공함으로써 비어홀(3)을 소망의 위치에 형성케하고, 이 비어홀(3)과 비어홀(3)의 외주연부 중 일부에 수지의 보호막을 형성하여 에칭가공을 함으로써 보호막으로부터 노출된 부분의 금속박을 제거하여 구리링(6)을 형성하고, 절연테이프(1)의 양면에 형성된 보호막을 제거함을 특징으로 하는 반도체 장치용 테이프캐리어와 이 테이프캐리어를 사용한 반도체 장치를 제공하는 것으로, 본 발명은 반도체 장치와 프린트 기판의 열팽창 계수의 차이에 의해 테이프캐리어와 땜납볼과의 접합부위에 발생하는 열응력 때문에 금이 가거나 갈라지는 것을 방지할 수 있는 효과를 가진다.

Description

반도체 장치용 테이프 캐리어, 이를 사용한 반도체 장치 및 이들의 제조방법{Tape carrier for semiconductor device and method of producing same}

도1은 본 발명 반도체 장치용 테이프 캐리어의 1 실시예를 나타내는 단면도.

도2는 본 발명 반도체 장치의 1 실시예를 나타내는 단면도.

도3은 도 2의 반도체 장치의 일부를 확대시킨 단면도.

도4는 절목을 가진 원형 금속지주의 평면도.

도5는 두 개의 가스 취출통로를 갖는 원형 금속지주의 평면도.

도6은 세 개의 가스 취출통로를 갖는 원형 금속지주의 평면도.

도7은 네 개의 가스 취출통로를 갖는 원형 금속지주의 평면도.

도8은 절목을 가진 삼각형의 금속지주의 평면도.

도9은 절목을 가진 사각형의 금속지주의 평면도.

도10은 절목을 가진 오각형의 금속지주의 평면도.

도11은 직선부분에 가스취출통로를 갖는 삼각형의 금속지주의 평면도.

도12는 직선부분에 가스취출통로를 갖는 사각형의 금속지주의 평면도.

도13은 직선부분에 가스취출통로를 갖는 오각형의 금속지주의 평면도.

도14는 각 부분에 가스취출통로를 갖는 삼각형의 금속지주의 평면도.

도15는 각 부분에 가스취출통로를 갖는 사각형의 금속지주의 평면도.

도16은 각 부분에 가스취출통로를 갖는 오각형의 금속지주의 평면도.

도17은 금속박과 포토레지스트를 배치한 절연테이프를 나타내는 단면도..

도18은 금속배선층을 형성한 테이프 부재를 나타내는 단면도.

도19는 비어홀을 형성한 테이프 부재를 나타내는 단면도.

도20은 포토레지스트를 피복한 테이프 부재를 나타내는 단면도.

도21은 금속지주가 형성한 테이프 부재를 나타내는 단면도.

도22은 반도체 장치용 테이프 캐리어를 나타내는 단면도이다.

<주요부분에 대한 부호의 설명>

1: 절연테이프 2: 금속배선층

3: 비어홀 5: 도금층

6: 금속지주 7: 반도체 칩

8: 본딩와이어 9: 땜납볼

10: 비어홀 상부의 직경 11: 비어홀 개구부의 직경

12: 금속지주의 폭 13: 금속지주의 두께

14: 금속지주의 내경 15: 금속박

16: 에칭 마스크 17: 절연테이프 노출부분

18: 레지스트 19: 금속 배선용 보호 레지스트

20: 포토레지스트

본 발명은 반도체 장치 및 이에 사용되어지는 BGA(Ball Grid Array)패키지용 테이프 캐리어, 또는 CSP(Chip Scall Package)용 테이프 캐리어의 구조에 관한 것이다.

최근 파소콘 등에 사용되어지는 전자기기의 고성능화, 소형화에 따라 반도체 패키지도 고밀도화, 소형화가 요구되어지며, 반도체 패키지의 고밀도화, 소형화에 대응하여 종래의 QFP(Quad Flat Package)의 페리배럴 타입의 반도체 패키지 보다 특히 다단화에 대응할 수 있는 BGA패키지나, CSP등의 에리어 어렐타입의 반도체 패키지가 등장하게 되었다.

현재, BGA패키지 및 CSP는 기재에 프린트기판을 사용한 플라스틱 BGA가 주류를 이루고 있다.

그러나, 반도체 칩과의 접속에 좁은 피치의 인너 리드 본딩이 가능하고, 제조에 있어서, 릴 투 릴(Reel to Reel)공정을 사용할 수 있으며, 저 코스트화가 가능하다는 것 등의 장점을 갖는 BGA패키지 및 CSP로서는 기재에 가요성을 주는 절연성의 수지 필름을 사용한 테이프 BGA와 테이프CSP가 증가하고 있다.

테이프 BGA용, 테이프 CSP용의 테이프 캐리어 재료로는 동박(銅箔)이 적층된 폴리이미드필름 등의 절연테이프가 사용된다. 테이프 캐리어의 한쪽 면에는 반도체 칩을 접속시키는 금속 배선층을 가지며, 다른 한쪽 면에는 기판 접속용의 땜납볼의 탑재부를 갖도록 하는 구조의 것이 주로 사용되어지고 있다.

이와같은 구조는 금속배선층측과 땜납볼측과를 도통시키거나 땜납볼 탑재를 위하여 절연테이프에 비어홀을 갖도록 할 필요가 있다.

비어홀의 형성방법은 건식의 레져 방식에 의한 개공(開孔) 또는 습식의 에칭을 사용하는 방법이 알려져 있다.

소망하는 비어홀을 형성하기 위하여 포토에칭에 의해 소망하는 금속마스크를 형성한 후, 건식의 레져 또는 습식의 에칭을 행하고, 개공부로부터 노출된 금속 배선층의 금속표면에 땜납의 분포를 좋게 하기 위해 니켈도금 또는 은도금을 하며, 그 뒤에 개공부에 땜납볼을 탑재하여 반도체 장치를 제작한다. 이 땜날볼에 의해서 반도체 장치가 프린트 기판에 접속되게 된다.

그러나, 이와같은 구조의 반도체 장치를 프린트기판 등에 실제로 장착시킬 경우, 다음과 같은 문제점이 있다.

반도체 장치에 있어서, 테이프캐리어에 접속된 반도체 칩과 프린트기판의 열팽창계수가 서로 다르기 때문에 주위온도의 변화의 반복에 의해, 반도체 장치의 금속 배선층과 땜납볼과의 접합부에 응력이 집중되며, 특히 비어홀에 있어서, 금속배선층측과의 도통부분에 니켈도금 하지의 은도금을 한 부분 근방으로부터 땜납볼 부분에 금이 가서 갈라짐이 발생하여 고장을 일으키게 된다.

여기에 대해서는 일본 공개특허공보 특개평11-251471호에서 보면, 테이프의 이면에 땜납볼을 배설하는 위치에 이 땜납볼과 접합하는 링 모양의 보강패턴을 형성하는 기술이 개시되고 있다.

그러나, 상기 특개평11-251471호의 발명에 의해 금이 가는 문제는 거의 해결되었다할 것이나, 역시 금이 가고, 이 부분이 갈라지는 경우도 있고, 또 이와같은 현상은 개선의 여지가 있다할 것입니다. 이는 비어홀에 가스가 잔류하고 금이 가거나 갈라짐의 원인이 된다고 보아야 할 것이다. 본 발명은 이와같은 과제를 해결하기 위하여 다음에 개시되는 반도체 장치용 테이프 캐리어 및 그 제조방법과 상기 테이프캐리를 사용한 반도체 장치 및 그 제조방법을 제공함을 그 목적으로 한다.

본 발명의 반도체 장치용 테이프 캐리어는 가요성을 갖는 절연테이프의 한쪽 면에 금속 배선층을 형성하고, 다른 한쪽 면에 개구되는 땜납볼용 비어홀의 외주연에 금속지주를 형성한다. 그리하여 상기 금속지주를 링 모양으로 하고, 원주방향 길이에 대하여 4%이하의 폭을 갖는 절입구를 형성하여, 금속지주를 두 개 이상의 원호상 부분으로 구성하고, 대칭되게 간극을 형성하도록 배치하며, 이 간극의 합계가 원주방향 길이에 대해 40%이하가 되도록 한다.

상기 금속지주의 표면에는 니켈도금을 하고, 이 니켈도금의 위에 은도금을 하거나, 은도금만을 한다.

본 발명의 반도체 장치용 테이프 캐리어의 제조방법은 가요성을 갖는 절연테이프의 양면에 금속박을 형성하여, 보호막을 형성한 다음 에칭가공 및 보호막의 제거에 의해 한쪽 면에는 반도체 칩을 탑재하기 위한 금속 배선층을 형성하고, 다른 한쪽면의 소망의 위치에는 절연테이프를 노출시켜, 상기 금속 배선층을 포함하는 한쪽 면 을 수지막으로 보호하고, 절연테이프의 노출부분을 에칭가공에 의해 비어홀을 상기한 소망의 위치에 형성하고, 비어홀과 비어홀의 외주연부에 수지의 보호막을 형성하여 에칭가공을 함으로써 보호막으로부터 노출된 부분의 금속박을 제거하고, 잔류하는 금속박으로 비어홀의 외주연에 금속지주를 형성하여 절연테이프의 양면에 형성된 보호막을 제거한다.

상기 금속지주는 링모양으로 원주방향 길이에 대하여 4%이하의 폭을 갖는 절입구를 형성하거나, 또는 금속지주에 두 개 이상의 원호상으로 구성되고, 대칭적으로 간극을 형성하며, 이 간극의 합계가 원주방향 길이에 대해 40%이하가 되도록 한다.

더욱이 상기 금속지주의 표면에는 니켈도금을 하고 그 위에 은도금을 하거나, 은도금만을 한다.

본 발명의 반도체 장치는 상기 반도체 장치용 테이프캐리어가 사용되어지고, 상기 금속 배선층에 반도체 칩이 접속되어 상기 비어홀 및 금속지주를 덮어 씌워지도록 땜납볼이 탑재되어 있다.

땜납볼은 용융에 의해 일부가 비어홀내로 들어가 금속 배선층이 전기적으로 접속되는 기둥모양의 주상부를 형성하고 있다.

본 발명의 반도체 장치의 제조방법은 상기 반도체 장치용 테이프 캐리어의 제조방법에 추가하여 상기 금속 배선층에 반도체 칩을 접속시키고 비어홀 및 이 비어홀에 인접하는 금속박 부분을 덮어 씌우도록 땜납볼을 탑재시키고, 그 일부가 용융에 의해 비어홀 내로 들어가도록 되어 있다.

이하 도면에 의해 본 발명의 테이프캐리어 및 그 제조방법과 상기 테이프캐리어를 사용한 반도체 장치 및 그 제조방법에 관한 실시형태에 대하여 상세히 설명한다.

도 1은 본 발명의 반도체 장치용 테이프 캐리어의 1 실시예를 나타내는 도면이다. 절연테이프(1)은 가요성을 갖는 폴리이미드필름 등으로 이루어진다.

절연테이프(1)의 두께는 수십㎛정도이고, 절연테이프(1)의 한쪽 면(표면)에는 금속배선층(2)이 있으며, 다른 한쪽 면(이면)에는 땜납볼을 탑재한다. 그리하여 땜납볼과 금속 배선층(2)과를 서로 도통시키기 위하여 양면사이에 비어홀(3)을 형성하고, 그 중에 땜납볼의 일부를 침입하도록 한다. 이 비어홀(3)의 크기는 반도체 장치의 크기에 따라 다르나, 비어홀(3)의 이면측 개공부분이 직경 수십㎛∼수백㎛이 되도록 한다.

이 비어홀(3)의 형성은 건식의 레져, 습식의 에칭에 의한 방법으로 이루어지고,, 이 비어홀(3)중 금속 배선층(2)과 땜납볼과의 접합부위에는 땜납의 흐름이 잘 이루어지도록 필요에 따라 니켈 도금을 하고 그 위에 은도금을 하여 도금층(5)을 형성한다. 그리하여 비어홀(3)의 하나 하나에 대응하여 비어홀(3)의 외주연부에 땜납볼의 탑재를 보강시키기 위하여 금속지주(6)를 설치한다.

이 금속지주(6)의 표면에는 땜납볼과의 유동성을 좋게 하기 위하여 필요에 따라 니켈도금하지의 은도금 또는 은도금만을 하게 된다.

이상이 본 발명의 반도체 장치용 테이프캐리어의 구조이다. 도2는 본 발명의 반도체 장치의 1 실시예를 나타내는 단면도이다. 상기 반도체 장치용 테이프캐리어의 표면, 즉 금속 배선층(2)쪽에 반도체 칩(7)을 접속시킨다.

반도체 칩(7)의 접착은 접착제를 사용하나, 반도체 장치용 테이프캐리어 위에 시트 상의 접착제를 첨부하여도 좋고, 액상의 접착제를 도포하여도 좋다. 반도체 칩(7)과 금속 배선층(2)은 와이어 본딩(8)으로 접속시킨다. 그리하여 비어홀(3)에는 테이프캐리어의 이면 쪽으로 땜납볼(9)을 탑재시킨다.

그리하여 상기 땜납볼(9)은 금속지주(6)에 의해 보강된다.

그리하여 상기 본 발명 반도체 장치의 구조이다. 비어홀(3)의 형성방법은 뒤에 설명한다.

본 발명에 있어 금속지주(6)의 구조에 대해서는, 예를 들면 도3은 반도체 장치용 테이프캐리어의 비어홀(3)의 외주연부에 링 모양의 금속지주(6)을 설치하여 땜납볼(9)을 탑재시킨 단면도이다. 도4는 금속지주(6)의 평면도이다.

반도체 장치용 테이프 캐리어의 비어홀(3)에 리플로 방식에 의해 땜납볼(9)을 탑재시킨다. 리플로 방식이란 사전에 접합개소에 일정량의 땜납을 공급하여 두고, 이것을 외부 열원으로부터 복사, 전도, 대류등의 방법으로 적당한 온도로 가열시켜 땜납을 용융시켜 납땜을 하는 것으로, 이때에 땜납의 유동성을 좋게 하기 위하여 비어홀(3)내의 금속 배선층(2)을 니켈도금을 하고, 그 위에 은도금을 하여 도금층(5)을 형성한다. 그리하여 땜납볼(9)을 탑재시킨다. 여기서, 비어홀(3)의 형상은 비어홀의 형성방법에 따라 다르고, 특히 폴리이미드 에칭 등의 습식 에칭에서는 도3에 도시된 바와 같이 비어홀(3)은 테이퍼를 형성하는 형상이 된다. 이 테이퍼에 의해 비어홀 상부의 직경(10)이 비어홀 개구부의 직경(11)보다 적게 된다. 이 비어홀 상부의 직경(10)이 적어질수록 표면의 금속 배선층(2)에 대한 반도체 칩(7)의 전극부분 간격을 좁게 할 수 있고, 금속 배선층(2)의 치밀화나 반도체 칩(7)의 소형화를 기하기 쉽게 된다.

니켈도금한 후, 그 위에 하는 은도금과 땜납볼과의 접합부에 금이 가거나 파단되는 것을 방지하기 위한 보강 때문에 금속지주(6)을 땜납볼과 비어홀의 경계면에 설치한다.

이와함께 예를들면, 도4에 도시한바와 같이 상기 금속지주(6)에 가스를 뽑아내는 절입구를 형성하고, 도5부터 도7에 도시된 바와 같이 금속지주(6)를 두 개 이상의 원호상 부분으로 구성하여 복수의 가스 발취용 통로를 설치한다.

이는 비어홀(3)에 땜납볼(9)을 장착했을 때, 비어홀(3)의 측벽부분(4)은 반복되는 주위의 온도 변화 때문에 간극이 발생하여 기포 등의 가스가 쉽게 잔류하기 때문이다. 절입구의 폭은 원주방향 길이에 대해서 4%이하가 좋고, 절입구의 폭이 크면, 땜납볼이 원형으로 형성되지 아니하고 중심이 비어홀로부터 어긋나 프린트 기판에 정확하게 접속되지 않게 된다.

또 복수개의 가스 발취용 통로는 대칭으로 설치되고, 그 합계가 원주 방향 길이에 대해 4%이하이면 좋다. 가스 발취용 통로의 합계가 40%를 초과하면, 땜납볼에 의한 보강효과는 기대할 수 없게 된다.

금속지주(6)의 형상은 비어홀(3)을 둘러싸게 되고, 탑재되는 땜납볼(9)이 유출되지 않도록 보강된다면 반드시 링 형상에 한하지 않고, 예를들면 도8로부터 도16에 도시된 바와 같이 다각형으로 형성되어도 좋다. 또한 이 다각형의 형상에 있어서는 도8부터 도10에 도시된 바와 같이 가스 발취용 절입구가 들어가 있어도 좋고, 도 11부터 도16에 도시된 바와 같이 2개 이상의 부분(대칭배치가 바람직함)으로 나누 어져 복수의 가스 발취용 통로를 가져도 좋다. 도3에 도시된 바와 같이 금속지주(6)의 폭(12)은 탑재하는 땜납 볼(9)에 생기는 금이나 파단이 없을 정도로 크면 좋으나, 10㎛이상의 경우가 바람직하다. 금속지주의 폭(12)이 10㎛이하인 경우, 너무 폭이 좁아서 절연테이프(1)의 밀착력이 약하게 되고, 반도체 장치용 테이프캐리어의 제조공정중 금속지주(6)가 탈리되거나 탈락하게 된다. 또 금속지주(6)의 두께(13)에 대해서는 금속지주(6)를 형성하는 금속박이 비어홀 형성용 에칭 마스크를 겸할 수 있도록 제작되어지기 때문에 에칭 마스크로서의 기능을 갖는 두께이어야 한다는 것도 필요하게 된다.

금속지주(6)의 두께(13)은 1㎛∼30㎛정도로 하는 것이 바람직하고, 1㎛보다 얇으면, 땜납볼(9)을 보강하는 강도가 너무 약하고, 땜납볼(9)과 비어홀(3)과의 접합부에 금이 가서 파단될 가능성이 높다. 또 에칭마스크로서의 효과가 없어진다. 한편 금속지주(6)의 두께(13)가 13㎛보다 크면, 에칭 마스크의 제거시간이나 에칭액의 사용량이 많아지므로 에칭처리에 소요되는 코스트가 높게 된다.

도4에 나타나 있는 바와 같이 금속지주(6)의 내경(14)에 대해서는 비어홀(3)의 외주연을 둘러싸고, 땜납볼(9)을 잘 탑재시킬 수 있도록 보강이 잘되어져 있는 것이 바람직하다.(수십∼수백㎛정도)

금속지주(6)의 재질은 비어홀 형성용 에칭 마스크에 사용되는 금속박이면 좋고, 통상 구리(Cu)가 사용되어진다. 도17부터 도22는 본 발명의 반도체 장치용 테이프 캐리어의 제조방법을 도시한 것이다.

도17에 도시된 바와 같이 가요성의 절연테이프(1)의 양면에 금속박(15)을 첨부한 테이프 부재에 포토에칭법을 실시하여 도18에서와 같이 한쪽 면에는 반도체 칩을 접속시키기 위한 금속 배선층(2)을 형성하고, 반대쪽 면에는 비어홀(3)을 형성하기 위한 소정위치에, 에칭마스크(16)를 형성시킨다. 에칭마스크(16)의 형성에는 포토레지스트(18)로 보호해서 포토 에칭법에 의해 금속박(15)의 비어홀 부분만 금속박(15)을 제거하도록 한다. 이로 인해 비어홀 부분의 절연테이프 노출부(17)를 형성하고, 다른 한쪽부분을 금속박으로 마스크시킨다. 그리하여 노광처리를 행하고 에칭을 행한다.

에칭액에는 에칭마스크(16)에 구리를 쓰는 경우, 염화제2동 용액이나 염화제2철 용액을 쓴다. 도19에 도시된 비어홀(3)의 형성은 에칭마스크(16)로 마스크 한 부분 이외의 절연테이프의 노출부분(17)을 포토에칭법에 의해 처리하여 형성시킨다. 이때의 표면의 금속 배선층(2)을 형성하는 쪽에는 에칭을 방지하기 위해 표면을 금속배선용 보호 레지스트(19)에 의해 보호된다.

절연테이프(1)에 폴리이미드를 사용한 경우에는 에칭액으로 논히드라딘계의 알카리 에칭액을 사용한다. 금속배선용 보호 레지스트(19)에는 시판하는 내 알카리성 레지스트를 사용한다.

도19에 도시된 바와 같은 비어홀(3)을 형성한 후, 도20에 나타나 있는 바와 같은 비어홀(3)의 외주연에 있는 에칭마스크(16)위에 링모양이 되도록 포토레지스트(20)을 피복한다.

포토레지스트(20)로 피복된 에칭마스크(16)는 포토에칭에 의해 제거된다. 그리하여 노광처리, 포토에칭처리를 하게된다. 이와같이 하여, 에칭마스크(16)에 사용한 금 속박으로 도21에 나타나 있는 바와 같이 비어홀(3)의 외주연에 땜납볼 보강용 금속지주(6)을 형성시킨다. 그리하여 금속 배선층(2)을 보호하는 레지스트(19)와, 이면에 남아있는 포토레지스트(20)을 희석된 알카리 용액으로 탈리시킨다.

다음에 반도체 장치용 테이프 캐리어에 도금을 하게 된다. 이때에 전해 도금이나 또는 무전해 도금의 두 종류 중 어느 방법의 도금을 하더라도 관계없다. 전해도금으로는 반도체 장치용 테이프 캐리어의 금속 배선층의 이면의 비어홀 개공부의 금속배선에 도통하는 부분에 니켈도금을 하고 그 위에 은 도금을 실시하여 도금층(5)을 얻는다(도22참조). 이 도금을 실시하기 전에는 금속지주(6)의 부분은 표면의 금속 배선층(2)과 전기적으로 접속되어 있지는 않으나, 전기는 도금시에 은도금 용액내에서 금속지주(6)의 금속과 치환된 은에 의해 피복되고, 금속 배선층(2)과 전기적으로 접속된다.

전기 은도금시에 은도금 용액내에서 금속지주(6)의 금속과 치환된 은에 의해서 피복되어 금속 배선층(2)을 전기적으로 접속시킨다. 즉 금속지주의 표면에 전해 니켈도금을 실시하는 경우 표면의 니켈 이온과 도금용액중의 은(Au)이온이 치환되어 은이 석출되고 니켈도금 위에 피복되게 된다. 또 금속지주의 재질에 구리를 사용하여 전해 니켈도금을 실시하지 않고 금속지주의 소지에 직접 전기 은도금을 하는 경우 금속지주의 표면 Cu이온과 도금용액중의 Au 이온이 서로 치환되어 Au가 석출되고 Cu의 상부를 피복하게 된다.

무전해 도금으로는 반도체 장치용 테이프캐리어의 금속 배선층의 이면에 있는 비어홀 개공부의 금속배선에 도통하는 부분에 니켈도금을 하고 그 위에 은도금 을 하여 도금층(5)을 얻는다(도 22참조). 금속지주(6)의 부분 표면에는 상기한 바와 같이 니켈도금을 하고 위에 은도금을 한다. 그렇게 함으로써 금속지주(6)의 부분이 금속 배선층(2)과 전기적으로 접속하게 된다. 니켈도금의 두께는 1∼8㎛정도로 하는 것이 바람직하고 1㎛ 보다 얇으면 땜납의 유동성이 나빠지고 8㎛ 보다 두꺼우면 도금하는데 걸리는 시간이나 니켈도금의 사용량이 많아져 도금처리에 소요되는 가격이 높게 된다. 또 은도금의 두께에 있어서도 너무 두껍게 하면 은맥기의 사용량이 많아져 가격이 높게 되므로 1㎛ 이하의 두께가 바람직하다(전해도금의 경우 치환 은도금의 두께는 0.05㎛미만이다). 이상이 본 발명의 반도체 장치용 테이프캐리어의 제조방법이다. 다음에 본 발명에 있어서 반도체 장치의 제조방법은 상기한 제조방법에 의해 반도체 장치용 테이프 캐리어를 제조한 후 도 2에 나타나 있는 바와 같이 반도체 칩(7)을 조립하여 패키지화 한다. 반도체칩(7)의 접착은 전기 절연성을 갖는 시트상의 접착제를 반도체 장치용 테이프캐리어의 소정위치에 첨부하여 접착시켜도 좋고, 액상의 접착제를 도포하여 장착시켜도 좋다. 다음에 반도체칩(7)의 단자와 반도체 장치용 테이프캐리어에 대한 금속배선층(2)의 인너 리드 배트를 본딩와이어(8)로 본딩한다. 그 다음 반도체칩(7)의 기밀봉지를 위하여 시판하고 있는 에폭시몰드수지로 반도체 칩을 봉지시켜도 좋다(도시 생략함). 그리하여 이면의 비어홀(3)에 땜납볼(9)을 접속시킨다. 이때에 땜납이외의 플렉스를 사용하여도 좋다. 이상이 본 발명의 반도체 장치의 제조방법이다. 이하 실시예와 비교에를 들어 본 발명을 보다 상세히 설명한다.

실시예 1∼12, 비교예 1∼6

본 실시예는 반도체 칩의 크기가 8㎜ 각 단자수는 64개, 단자의 피치는 0.8㎜의 것에 대응하는 반도체 장치용 테이프캐리어 및 반도체 장치에 관한 것이다. 두께 50㎛의 폴리이미드필름으로 이루어지는 절연테이프의 양면에 각각 두께가 18㎛인 구리박을 일체로 형성시킨 테이프 부재를 사용하였다. 이 테이프부재는 일본의 가네보가가쿠제품 폴리이미드(상품명 "아피컬")를 베이스로 한 상품명 "에스퍼 플렉스"이다. 이하에 설명하는 릴공정(reel to reel)에 의해 반도체 장치용 테이프캐리어를 제조하였다. 본 실시예의 반도체 장치용 테이프 캐리어의 반도체 칩을 접속하는 쪽에 동(銅)배선층을 포토에칭 기술을 써서 형성시킨다. 이 동 배선층의 배선패턴은 반도체 칩의 단자와 와이어 본딩으로 접속시키기 위한 4개의 주변에 설치된 인너 리드 본딩 와이어로부터 내부로 향해 에리어 어렐상으로 배치시킨 땜납볼용의 랜드전극으로 향하도록 한 배선패턴이다. 땜납볼 탑재를 위해 폴리이미드필름의 비어홀은 논히드라진계의 알카리에칭액(일본 토오레이 엔지니어링 제품 TPE-3000계)으로 에칭하여 제조한다. 이때의 에칭은 동 배선층과 역 방향으로의 에칭액을 불어 넣어주는 방법으로 행한다. 에칭마스크는 이면의 구리박을 마스크로 한다. 즉 포토에칭에 의해 테이프캐리어 이면의 비어홀 형성부분만의 구리박을 제거하고 그 부분의 폴리이미드 필름을 노출시킨다. 그리하여 다른부분이 구리박으로 마스크 된 상태에서 테이프캐리어의 표면 동배선을 레지스트 하여 보호한다. 폴리이미드필름의 에칭을 함으로써 비어홀을 개공시키고 비어홀에는 테이프캐리어 이면을 향해서 넓게 테이퍼를 형성시킨다.

본 실시예에서는 동 마스크의 직경을 0.41㎜로 하는 것으로 동배선측의 직경 이 0.35㎜인 비어홀을 개공한다. 그 후에 동마스크를 염화제2동 용액을 써서 제거하지만 이때에 동 배선층을 보호하기 위해서 레제스트 도포와 이면에는 다음과 같은 실시예 1∼12, 비교예 1∼6에서 같은 각각 서로 다른 포토 레지스트를 도포한다.

비교예 1, 2에서는 비어홀만이 아니고 비어홀 주변에 절목이 없는 링모양의 구리패턴(이하 "구리링"이라 한다)을 폭 10㎛가 되도록 구워 붙인다.

실시예1에서는 비어홀만 아니고, 비어홀 주변에 구리링을 폭10㎛가 되도록 하고, 각각의 구리링에 1개소(도 4 참조)의 폭이 20㎛인 절목을 넣어서 굽는다.

실시예 2에서는 비어홀만 아니고 비어홀 주변에 구리링을 폭10㎛가 되도록 하고 각각의 구리링에 2개소(도 5참조)의 폭이 20㎛인 절목을 넣어서 굽는다. 비교예 3, 4에서는 비어홀만 아니고 비어홀 주변에 구리링을 폭 20㎛가 되도록 구워 붙인다. 실시예 3, 4에서는 비어홀만 아니고 비어홀 주변에 구리링을 폭 20㎛가 되도록 하고 각각의 구리링에 1개소와 2개소의 폭 20㎛인 절목을 넣어서 굽는다. 비교예 5, 6에서는 비어홀만 아니고 비어홀 주변에 구리링을 폭 30㎛가 되도록 구워 붙힌다. 실시예 5, 6에서는 비어홀만 아니고 비어홀 주변에 구리링을 폭 30㎛가 되도록 하고 각각의 구리링에 1개소와 2개소의 폭 20㎛인 절목을 넣어서 굽는다.

비교예 7, 8에서는 개공된 비어홀만이 포토레지스트로 메워지도록 구워 붙인다(링 형성 없음). 비교에 9, 10에서는 비어홀만 아니고 비어홀 주변에 구리링을 폭 50㎛가 되도록 구워 붙인다. 비교예 11, 12에서는 비어홀만 아니고 비어홀 주변에 구리링을 폭 5㎛가 되도록 하고, 각각의 구리링에 1개소와 2개소의 폭 20㎛인 절목을 넣어서 굽는다. 어느 것이나 구리의 에칭을 하여서 구리마스크를 제거하고 구리링을 형성시켰다. 그리하여 표면의 보호 레지스트와 이면에 남아 있는 포트레지스트를 희알칼리 용액으로 탈리시켰다. 그리하여 실시예 1, 3, 5 및 비교예 1, 3, 5, 7, 9, 11에서는 반도체 테이프 캐리어의 동 배선층과 비어홀 외주연의 구리링에 전해 도금을 하였다. 실시예 2, 4, 6 및 비교예 2, 4, 6, 8, 10, 12에서는 무전해도금을 하였다. 이때에 니켈도금의 두께는 5㎛로 하고, 은도금의 두께는 0.2㎛로 하였다. 또 전해도금에 의한 구리링의 치환 금도금의 두께는 0.05㎛ 미만이 되도록 하였다. 상기 공정으로 반도체 장치용 테이프캐리어를 만든 다음 반도체 칩을 조립하여 반도체 장치를 조립하고 프린트기판에 실장하고 평가하였다. 평가는 반도체 장치와 프린트기판의 접속 신뢰성 평가로서 온도 싸이클 테스트로 하였다. 반도체 장치의 조립은 우선 반도체 칩을 전기 절연성을 갖는 에폭시계의 접착제로 테이프캐리어 중앙부에 점착시켜 접착하도록 하였다. 반도체 칩의 단자와 금속 배선층의 인너 리드 배트를 본딩와이어로 와이어 본딩한 다음 시중에서 판매되는 에폭시몰드수지로 반도체 칩을 봉지하였다.

450㎛ 직경의 공정 땜납볼을 로딘게 플랙스(일본 큐슈마쓰시타덴키 제품 "MSP 511")에 가볍게 접촉시킨후 1패키지당 64개의 땜납볼을 탑재시켰다. 그 후 최고 240℃에서 리플로-로에서 리플로시켰다(프린트기판에 반도체 장치를 실장하기 전에 리플로 시킴). 온도 싸이클테스트는 -40℃∼120℃, 주기 1시간, 각각의 유지시간을 20분으로 하고 5㎝의 프린트기판의 중앙에 반도체 장치를 실장하고 행하였다. 500싸이클 이하 100싸이클 마다 싸이클로에서 끄집어내어 전기저항을 측정하 여 접속의 신뢰성을 평가하였다. 테스트에 사용한 반도체 장치의 수는 각 실시예, 비교예에서 각각 20개로 하고 각각의 반도체 장치의 64개의 단자 접속부중 1개라도 전기저항이 어느 레벨을 초과하여 크게 되면 불량으로 판정하였다. 절목의 유무에 관계없이 구리링과 탑재된 땜납볼의 땜납 유동성은 전해도금, 무전해도금에 관계없이 모두가 양호한 유동성을 나타내었다. 구리링은 치환도금 무전해도금 다같이 충분히 땜납이 쉽게 유동하고 땜납볼에 대한 보강효과가 있었다. 또 링폭 5㎛의 비교예 9∼12에서는 구리링의 폭이 너무 좁아서 폴리이미드필름과의 밀착력이 약해 테이프캐리어 제조공정에서 구리링에 탈리되거나 탈락하며 반도체 장치의 조립에는 문제가 많아 적합하지 않았다. 표 1에 본 실시예 1∼6 및 비교예 1∼8에 대한 온도 싸이클 테스트의 결과를 나타낸다.

표1

	구리링의 폭 (㎛)	절목	도금	파괴되기 시작한 온도 싸이클수 (회)
비교예 1 비교예 2	10	없음	전해 무전해	2300 1800
실시예 1 실시예 2	10	있음	전해 무전해	2300 2300
비교예 3 비교예 4	20	없음	전해 무전해	1900 2100
실시예 3 실시예 4	20	있음	전해 무전해	2300 2300
비교예 5 비교예 6	30	없음	전해 무전해	1800 2300
실시예 5 실시예 6	30	있음	전해 무전해	2300 2300
비교예 7 비교예 8	0	-	전해 무전해	1000 1000

테스트 결과로부터 구리링을 설치하고 땜납볼을 구리링으로 고정하므로써 온도 싸이클 수명은 구리링에 절목을 넣은 경우 (실시예)와 넣지 않은 경우 (비교예)에서는 어느 것도 개선효과는 향상되고 모든 샘플에서 금속지주가 없는 종래의 구 조인 비교예 7, 8 보다 1.8배 이상의 신뢰성을 얻을 수 있었다. 또 절목을 1개소 둔 경우와 2개소 둔 경우와의 효과는 변하지 않고 다같이 안정된 1.8배 이상의 수명을 얻을 수 있었다. 구리링의 폭은 10㎛ 이상에서 충분한 효과를 얻을 수 있었다. 전해도금을 한 경우와 무전해 도금을 한 경우 어느 것도 모두 온도 싸이클테스트 결과는 동등하였다. 이로부터 구리링의 도금은 땜납볼과의 유동이 좋고 은의 치환도금도 좋고 또 두께가 0.05㎛ 미만이라도 좋다는 것을 알 수 있었다. 비교예 9에서는 450㎛의 직경을 갖는 구리링으로 한 것 이외는 비교예 1과 같이 하여 반도체 장치용 테이프 캐리어를 제조하였다.

실시예 7∼9

구리링에 폭 20㎛, 30㎛, 50㎛의 절입구를 한 개 설치한 것 이외는 실시예 1과 같이 하여 반도체 장치용 테이프 캐리어를 제작하였다. 상기한 구리링의 절입구는 원주방향 길이에 대해 4%이하로 하였다. 비교하기 위하여 구리링의 절입구가 원주방향 길이에 대해 4%이상되는 폭 60㎛로 한 비교예 10의 반도체 장치용 테이프캐리어를 만들었다. 어느것이든지 형성된 땜납볼 형상과 땜납볼의 중심이 비어홀의 중심으로부터 어긋나지 않고 땜납볼이 프린트기판과 정확하게 접속 가능한 상태가 어떤지를 목시검사를 하였다. 검사한 결과를 표 2에 나타내었다.

표 2

	절입구(㎛)	원주길이에 대한 비율(%)	땜납볼 탑재상의 문제점 유무
비교예 9	0	0.0	없음
실시예 7	20	1.4	없음
실시예 8	30	2.1	없음
실시예 9	50	3.5	없음
비교예 10	60	4.2	있음

절입구가 원주길이에 대해 4% 이하인 본 발명 땜납장치용 테이프캐리어로서는 땜납볼의 탑재에 아무런 지장을 주지 않고 정확하게 프린트기판에 접속 가능하게 된다.

실시예 10∼13

실시예 10, 11, 12, 13에서는 450㎛의 직경을 갖는 구리링으로 폭의 합계가 4%, 20%, 30%, 40%의 복수개의 가스발취용 통로를 대칭이 되게 위치를 설정한 이외는 실시예 1과 같이 하여 반도체 장치용 테이프 캐리어를 제작하였다.

비교예 11

비교예 11에서는 합계의 폭이 원주길이에 대해 50%의 복수개의 가스발취 통로를 대칭이 되게 위치를 설정한 이외는 실시예 1과 같이 하여 반도체 장치용 테이프 캐리어를 제작하였다.

각각에 대하여 전술한 바와 같은 온도 싸이클 테스트를 실시하고 그 결과를 표 3에 나타내었다.

표 3

	가스발취용 통로폭의 합계 (%)	파괴하기 시작한 온도 싸이클수 (회)
실시예 10	4	2300
실시예 11	20	2300
실시예 12	30	1800
실시예 13	40	1800
비교예 11	50	1100

표 3으로부터 가스발취통로의 폭의 합계가 원주길이에 대해 40% 이하인 경우 본 발명의 땜납장치용 테이프 캐리어로는 구리링에 의한 땜납볼의 보강효과를 얻을수 있다는 것을 알 수 있다.

이상과 같이 본 발명에 의하면 반도체 장치와 프린트기판의 열팽창계수의 차이에 의해서 반도체 장치에 있어 테이프캐리어와 땜납볼과의 접합부에 발생하는 열응력에 의해 금이 가거나 갈라지게 되는 것을 방지할 수 있게 되어 신뢰성이 높은 접속을 이룰수 있게 된다.

Claims

가요성을 갖는 절연테이프의 한쪽 면에 금속 배선층을 형성하고, 다른 쪽 면에 개구되는 땜납볼용 비어홀의 외주연에 링 모양의 금속지주를 형성한 반도체 장치용 테이프 캐리어로서, 상기 금속지주에는 그 원주 방향 길이에 대해 4%이하의 폭을 갖는 절입구를 형성함을 특징으로 하는 반도체 장치용 테이프 캐리어.
가요성을 갖는 절연테이프의 한쪽 면에 금속 배선층을 형성하고, 다른쪽 면에 개구되는 땜납볼용 비어홀에 금속지주를 형성한 반도체 장치용 테이프 캐리어로서, 상기 금속지주는 일정한 간극을 두고 대칭되게 배치된 두 개이상의 원호상 부분으로 이루어지고, 이 간극의 합계 원주방향 길이에 대해 40%이하인 것을 특징으로하는 반도체 장치용 테이프 캐리어.
청구항 1 또는 2에 있어서,

상기 금속지주의 표면에 니켈도금을 하고, 이 니켈도금 위에 은도금을 한 것을 특징으로하는 반도체 장치용 테이프 캐리어.
청구항 1또는 2에 있어서,

상기 금속지주의 표면에 은도금 한 것을 특징으로 하는 반도체 장치용 테이프 캐리어.
가요성을 갖는 절연테이프의 양면에 금속박을 형성하고, 보호막의 형성, 에칭가공 및 보호막의 제거에 의해 한쪽 면에 반도체 칩을 탑재하기 위한 금속 배선층을 형성하고, 다른 한쪽 면의 소망위치에는 절연테이프를 노출시켜 상기 금속 배선층을 포함하는 한쪽 면을 수지막으로 보호하고, 상기 절연테이프의 노출부분을 에칭가공하여 비어홀을 상기 소망위치에 형성하고, 이 비어홀과 비어홀의 외주연중 일부에 수지의 보호막을 형성하여 에칭가공함으로써, 보호막으로부터 노출된 부분의 금속박을 제거하며, 이때에 비어홀의 외주연에 있는 금속박의 제거 폭이 이 외주연의 원주방향 길이에 대하여 4%이하가 되도록 하고, 잔류된 금속박에 의해 비어홀의 외주연에 있는 링 모양의 금속지주를 형성하여, 절연테이프 양면에 형성된 보호막을 제거하는 것을 특징으로 하는 반도체 장치용 테이프 캐리어의 제조방법.
가요성을 갖는 절연 테이프의 양면에 금속박을 형성하고, 보호막의 형성, 에칭가공 및 보호막의 제거에 의해 한쪽 면에 반도체 칩을 탑재하기 위한 금속 배선층을 형성하고, 다른 한쪽 면의 소망위치에는 절연테이프를 노출시켜, 상기 금속 배선층을 포함하는 한쪽 면을 수지막으로 보호하고, 상기 절연테이프의 노출부분을 에칭가공하여 비어홀을 상기 소망위치에 형성하고, 이 비어홀과 비어홀의 외주연 중 복수의 개소에 수지의 보호막을 형성하여 에칭가공을 함으로써, 보호막으로부터 노출된 부분의 금속박을 제거하며, 잔류된 금속박에 의해 비어홀의 외주연에 있는 금속지주를 형성하여 절연테이프의 양면에 형성된 보호막을 제거하는 각각의 공정으로 이루어지고, 상기 금속지주는 대칭적으로 간극을 두고 배치된 두 개 이상의 원호상 부분으로 이루어지며, 이 간극의 합계가 원주 방향 길이에 대하여 40%이하가 되도록 하는 것을 특징으로 하는 반도체 장치용 테이프 캐리어의 제조방법.
청구항 5 또는 6에 기재된 반도체 장치용 테이프 캐리어의 제조방법에 추가하여 상기 금속지주의 표면에 니켈도금을 실시하고, 그 위에 은도금을 실시하는 것을 특징으로 하는 반도체 장치용 테이프 캐리어의 제조방법.
청구항 5또는 6에 기재된 반도체 장치용 테이프 캐리어의 제조방법에 추가하여 상기 금속지주의 표면에 은도금을 실시함을 특징으로 하는 반도체 장치용 테이프 캐리어의 제조방법.
청구항 1 내지 청구항 2중 어느 한 항에 기재된 반도체 장치용 테이프 캐리어를 사용하여, 상기 금속 배선층에 반도체 칩을 접속시키고, 상기 비어홀 및 금속지주를 덮을 수 있게 땜납볼을 탑재하고, 금속 배선층과 땜납볼을 전기적으로 접속시킨 것을 특징으로 하는 반도체 장치.
청구항 5 또는 청구항 6에 기재된 반도체 장치용 테이프 캐리어의 제조방법에 추가하여 상기 금속 배선층에 반도체 칩을 접속시키고, 상기 비어홀 및 이 비어홀에 인접한 금속박 부분을 덮을 수 있게 땜납볼을 탑재하고, 금속 배선층과 땜납볼을 전기적으로 접속시킨 것을 특징으로 하는 반도체 장치의 제조방법.
소정의 위치에 비어홀을 관통시키고, 반도체 칩을 탑재하기 위한 절연테이프와, 상기 반도체 칩에 전기적 접속이 되도록 절연테이프의 표면에 형성된 금속 배선층과, 이 절연테이프의 이면에 형성되고, 상기 비어홀에 의해서 금속 배선층에 접속되는 땜납볼과, 상기 절연테이프의 이면에서 땜납볼이 배열설치되는 위치에 상기 땜납볼과 접합하는 링 모양의 금속지주로 이루어지고, 이 금속지주에는 그 원주방향 길이에 대해 4%이하의 폭을 갖는 절입구를 형성한 것을 특징으로하는 반도체 장치용 테이프 캐리어.
소정의 위치에 비어홀을 관통시키고, 반도체 칩을 탑재하기 위한 절연테이프와, 상기 반도체 칩에 전기적 접속이 되도록 절연테이프의 표면에 형성된 금속 배선층과, 이 절연테이프의 이면에 형성되고, 상기 비어홀에 의해서 금속 배선층에 접속되는 땜납볼과, 상기 절연테이프의 이면에서 땜납볼이 배열설치되는 위치에 상기 땜납볼과 접합하는 금속지주로 이루어지고, 이 금속지주는 대칭적으로 간극을 두고 배치된 두 개 이상의 원호상 부분으로 이루어지고, 이 간극의 합계가 원주 방향 길이에 대해 40%이하인 것을 특징으로 하는 반도체 장치용 테이프 캐리어.
청구항 3에 기재된 반도체 장치용 테이프 캐리어를 사용하여, 상기 금속 배선층에 반도체 칩을 접속시키고, 상기 비어홀 및 금속지주를 덮을 수 있게 땜납볼을 탑재하고, 금속 배선층과 땜납볼을 전기적으로 접속시킨 것을 특징으로 하는 반도체 장치.
청구항 4에 기재된 반도체 장치용 테이프 캐리어를 사용하여, 상기 금속 배선층에 반도체 칩을 접속시키고, 상기 비어홀 및 금속지주를 덮을 수 있게 땜납볼을 탑재하고, 금속 배선층과 땜납볼을 전기적으로 접속시킨 것을 특징으로 하는 반도체 장치.
청구항 7에 기재된 반도체 장치용 테이프 캐리어의 제조방법에 추가하여 상기 금속 배선층에 반도체 칩을 접속시키고, 상기 비어홀 및 이 비어홀에 인접한 금속박 부분을 덮을 수 있게 땜납볼을 탑재하고, 금속 배선층과 땜납볼을 전기적으로 접속시킨 것을 특징으로 하는 반도체 장치의 제조방법.
청구항 8에 기재된 반도체 장치용 테이프 캐리어의 제조방법에 추가하여 상기 금속 배선층에 반도체 칩을 접속시키고, 상기 비어홀 및 이 비어홀에 인접한 금속박 부분을 덮을 수 있게 땜납볼을 탑재하고, 금속 배선층과 땜납볼을 전기적으로 접속시킨 것을 특징으로 하는 반도체 장치의 제조방법.