TW518917B - A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier - Google Patents

A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier Download PDF

Info

Publication number
TW518917B
TW518917B TW090100258A TW90100258A TW518917B TW 518917 B TW518917 B TW 518917B TW 090100258 A TW090100258 A TW 090100258A TW 90100258 A TW90100258 A TW 90100258A TW 518917 B TW518917 B TW 518917B
Authority
TW
Taiwan
Prior art keywords
metal
wiring layer
tape
ring
semiconductor device
Prior art date
Application number
TW090100258A
Other languages
English (en)
Inventor
Yoshinori Tsunoda
Yutaka Furukawa
Yoshiki Soda
Hiroyuki Juso
Original Assignee
Sumitomo Metal Mining Co
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co, Sharp Kk filed Critical Sumitomo Metal Mining Co
Application granted granted Critical
Publication of TW518917B publication Critical patent/TW518917B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09463—Partial lands, i.e. lands or conductive rings not completely surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

R8917 A7 B7 五、發明説明（I ) 發明之領域 本發明係關於一種半導體裝置及使用在其上之 BGA(球格 式構裝）封裝用之卷帶載體，或者CSP(晶片型構裝）用之卷帶 載體構造。 先前技術說明 近年來，伴隨著個人電腦等所代表之電子機器之高性 能化、小型化，半導to之封裝亦被要求高密度化、小型 化。因應於半導體封裝之高密度化、小型化，比習知之 QFP(四邊扁平構裝）所代表之周列式（perimeter array) 半導體封裝更可因應到多端子化的BGA封裝，或者CSP 等之平列式（area array)的半導體封裝亦已被廣泛應用。 目前，BGA封裝及CSP在基材上使用印刷電路板之塑 膠BGA是當前主流。 但是，與半導體之連接上，可爲狹窄腳距之內引腳結 合，製造上可使用捲軸對捲軸工程，可使製造成本降低 等優點之BGA封裝及CSP，基材上使用具有可撓性之絕 緣樹脂薄膜卷帶BGA、卷帶CSP亦漸增加。 卷帶BGA、卷帶CSP所用之卷帶載體材料上，主要使 用有銅箔積層之聚亞醯胺（poly imide)薄膜等之絕緣卷帶 。絕緣卷帶之一個面上有與半導體晶片連接用之金屬配 線層，另一個面上則具有與基板連接用之錫焊球裝載部 之構造。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----·--^---1ΦΙ (請先閱讀背面之注意事項再填寫本頁) 訂 線- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 五、發明説明（>) 如此的構造中，爲了金屬配線層側與錫焊球側之導通 及錫焊球之裝載，絕緣卷帶必須要有剝除孔（peer hole) 。形成剝除孔之方法，一般可採用由乾式雷射方式開孔 ，或者用濕式之蝕刻方法。爲了形成所要的剝除孔，可 由光蝕刻形成所要之金屬光罩後，進行乾式雷射方式開 孔，或者濕式之蝕刻。然後，爲了在開孔部露出之金屬 配線層之金屬表面上¥分地塗上錫焊之故，而實施鍍鎳 及鍍金作業。其後，將錫焊球裝設在開孔部上，以進行 半導體裝置之製造。經由此錫焊球，半導體裝置被連接 到印刷電路基板等之上。 但是，上述構造之半導體裝置在被組裝到印刷電路基 板上時，會產生下列之問題。 半導體裝置中，連接到卷帶載體之半導體晶片與印刷 電路基板之熱膨脹係數有差異之故，由於周圍溫度變化 反覆之故，半導體裝置之金屬配線層與錫焊球之接合部 產生應力集中，特別地在剝除孔中與金屬配線層側之導 通部份上鍍鎳底層上實施鍍金部份附近到錫焊球部份會 產生裂痕，而引起故障。 關於此點，日本特開平1 1 -25 1 471號專利公告中揭示 有，卷帶之裡面配置有錫焊球之位置上，形成有與此錫 焊球接合用之環狀補強的技術。 【發明所欲解決之問題】 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
518917 A7 B7 五、發明説明（ ' ) 、.焚 I * %··： ! 一 ' 但是’日本特開平1 1 -2 5 1 4 7^.；^號之發明中，雖然言及 )-‘· (請先閱讀背面之注意事項再填寫本頁) 龜裂的問題幾乎已經解決，但碁愈然有龜裂的情形產生 ，故仍然有改善的餘地。氣體#寥在剝除孔中，亦被認 爲是形成龜裂的原因。 【解決課題所用之手段】 本發明爲了解決上述課題，而提供以下所揭示之卷帶 載體及其製造方法，以及使用該卷帶載體之半導體裝置 及其製造方法。 本發明之半導體裝置用卷帶載體，具有可撓性之絕緣 卷帶之一面上形成金屬配線層，另一面被開口之錫焊球 用之剝除孔的外緣上，形成有金屬圈。然後，該金屬圈 被形成環狀，設有相對於其圓周方向長度爲4 %以下之寬 度的切口，該金屬圈是由2個以上之圓弧狀部份所構成 ，設有對稱間隙之配置，該間隙之合計對於圓周方向長 度爲4 0 %以下。 該金屬圈之表面上實施鍍鎳，該鍍鎳層之上實施鍍金 作業，或者該金屬圈之表面上只實施鍍金作業。 經濟部智慧財產局員工消費合作社印製 本發明之半導體裝置用卷帶載體之製造方法，是在具 有可撓性之絕緣卷帶之兩面上形成金屬箔，由保護膜之 形成、蝕刻加工、及保護膜之去除，而使一面上形成裝 設半導體晶片所用之金屬配線層，另一面之所要位置上 則使絕緣卷帶露出，該含有金屬配線層之該一面被樹脂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 518917 A7 B7 五、發明説明（γ) 膜所保護，該絕緣卷帶之露出部份由於飩刻加工而在該 所要位置上形成剝除孔，該剝除孔及該剝除孔之外緣至 少一部份上，由樹脂保護膜之形成並且進行鈾刻加工， 使保護膜之露出部份的該金屬箔被除去，由殘留之金屬 箔而在剝除孔之外緣上形成環狀之金屬圏，將絕緣卷帶 兩面上所形成的保護膜除去。 該金屬圈爲環狀，設有相對於其圓周方向長度爲4%以 下之寬度的切口。或者，該金屬圈是由2個以上之圓弧 狀部份所構成，設有對稱間隙之配置，該間隙之合計對 於圓周方向長度爲40 %以下。 再者，該金屬圈之表面上實施鍍鎳，該鍍鎳層之上實施 鍍金作業，或者該金屬圈之表面上只實施鍍金作業。 本發明之半導體裝置是，使用該半導體裝置用卷帶載體 ，該金屬配線層上連接半導體機晶片，將該剝除孔及金 屬圈進行包覆地而使錫焊球被裝設。錫焊球之一部份由 於熔融而進入剝除孔中，使金屬配線層形成可做電性連 接之柱狀部。 本發明之半導體裝置之製造方法中，該半導體裝置用卷 帶載體製造方法之另外尙包括：該金屬配線層上連接半 導體晶片，將該剝除孔及該剝除孔鄰接之金屬箔部份進 行包覆地而使錫焊球被裝設，其一部份由於熔融而進入 剝除孔中。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 五、發明説明（（） __[_左發·明較隹i施例之詳細說明】 (請先閱讀背面之注意事項再填寫本頁) 以下將參照附圖而以實施例之形態，詳細說明本發明之 卷帶載體及其製造方法，以及使用該卷帶載體之半導體 裝置及其製造方法。 第1圖是顯示本發明之半導體裝置用卷帶載體一個實施 例之剖面圖。 經濟部智慧財產局員工消費合作社印製 絕緣卷帶1使用具肴可撓性之聚亞醯胺等。絕緣卷帶i 之厚度爲數十之程度。絕緣卷帶1之一個面（表面） 上，設有金屬配線層2。其另一面（裡面）上裝載有錫焊球 。然後，爲了使錫焊球與金屬配線層2導通，兩個面之 間形成有剝除孔3，其中有錫焊球之一部份侵入。此剝除 孔3之大小視半導體裝置之大小而有所不同，剝除孔3 之裡面側開孔部份爲直徑數十μ m〜數百μ m。此剝除孔3 之形成，是由乾式之雷射、濕式之蝕刻方法所成。此剝 除孔3之中，金屬配線層2與錫焊球接合之部份上，爲 了錫焊之均勻塗佈之故，因應於必要性而進行鍍鎳，鍍 鎳底層之上再鍍金，或者僅實施鍍金。以上是本發明半 導體裝置用卷帶載體之構造。 第2圖是顯示本發明半導體裝置一個實施例之剖面圖。 該半導體裝置用卷帶載體之表面，即金屬配線層2之側 ，與半導體晶片7連接。半導體晶片7之黏著’雖可使 用黏著劑，在半導體裝置用卷帶載體上貼上片狀之黏著 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 518917 A7 B7 五、發明説明（t) (請先閱讀背面之注意事項再填寫本頁) 劑亦可，塗上液體狀之黏著劑亦可。半導體晶片7與金 屬配線層2之間以打線接合8而連接。然後》剝除孔3 中’卷帶載體之裡面裝載有錫焊球9。然後，由金屬圏6 而實施補強。以上是本發明之半導體裝置的構造。 其次，本發明中附有金屬圈6之構造，例如第3圖是半 導體裝置用卷帶載體之剝除孔3的外緣上，設有環狀之 金屬圈6，而裝載錫_球9之剖面圖。第4圖是金屬圈6 之平面圖。 半導體裝置用卷帶載體之剝除孔3處，以錫焊迴流方式 將錫焊球9裝載。錫焊迴流是預先供給一定量之焊錫， 然後以外部之熱源由輻射、傳導、對流等方法加熱到適 當溫度，焊錫被熔解而附著。此時，爲了提高焊錫之潤 濕性，在剝除孔3內之金屬配線層2上實施鍍鎳，其上 面再實施鍍金，而形成鍍層5。然後在裝上錫焊球9。 經濟部智慧財產局員工消費合作社印製 在此，剝除孔3之形狀視剝除孔之形成方法而有所不同 ，特別地聚亞醯胺蝕刻等之濕式蝕刻中，如第3圖所示 ，剝除孔3爲產生楔形之形狀。由於此楔形，剝除孔之 上部直徑1 0比開口部之直徑11要小。此剝除孔之上部 直徑10小的話，表面之金屬配線層2上半導體晶片7之 電極部之間的間隔亦可變小，金屬配線層2之細密化或 半導體晶片7之小型化很容易達成。 鍍鎳底層之上面再實施鍍金時，爲了防止與錫焊球之接 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 518917 A7 B7 五、發明説明（]) 合部易產生之龜裂或破斷，而在錫焊球與剝除孔之界面 上設有金屬圈6。同時，例如第4圖所示，金屬圈6是由 2個以上之圓弧狀部份所構成，設有多個使氣體逸出用之 通路。這是剝除孔3及錫焊球9被裝著時，剝除孔3之 側壁部份4上，由於周圍溫度反覆地變化，而使氣泡等 氣體很容易在間隙中產生之故。 切口的寬度相對於耸圓周方向長度爲4 %以下即可。切 口的寬度大時，錫焊球無法形成圓形，中心偏離剝除孔 ，因而無法與印刷電路板形成正確地連接。 而且，多個使氣體逸出用之通路成對稱地被設置，合計 對於圓周方向長度爲40%以下即可。由錫焊球產生的補 強效果無法期待。 金屬圈6之形狀圍住剝除孔3，使裝著之錫焊球9不會 流出，而且可以補強的話，不限於環狀，例如第8圖到 第16圖所示，形成爲多角形亦可。即使此多角形之形狀 中，如第8圖到第10圖所示，使氣體逸出用之切口進入 其中亦可。如第11圖到第1 6圖所示，二個以上之部份（最 好對稱配置）被分離地，而設置多個使氣體逸出用之通路 亦可。 如第3圖所示，金屬圈6之寬度12，爲了使錫焊球9 不產生龜裂或破斷時越大越好，故10/zm以上最好。寬 度12在10/zm以下時太細，與絕緣卷帶1之密著力太弱 本纸張尺度適用中國國家標準（CNS ) A4規格（21〇χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 I· 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 五、發明説明（i ) ，在半導體裝置用卷帶載體之製程中，會產生金屬圈6 剝離、脫落。而且，金屬圈6之厚度13，形成金屬圈6 之金屬箔可兼用做剝除孔形成用之蝕刻罩而製作之，故 欲做爲蝕刻罩之功能其厚度上必須搭配之。金屬圈6之 厚度13，在l//m〜30//m最希望，比1/zm薄時，錫焊 球9之補強強調即會減弱，錫焊球9與剝除孔3之接合 部產生龜裂或破斷的讨能性很大。而且，做爲蝕刻罩之 效果全無。另一方面，金屬圈6之厚度13比30//m大時 ，除去蝕刻罩所須時間或者蝕刻液之使用量很多，因此 蝕刻處理的成本很高。 如第4圖所示，金屬圈6之內徑14圍住剝除孔 3之外 緣，可使錫焊球9順利地被裝著，最好爲可補強之程度 大小（數十// m〜數百μ m)。 金屬圈6之材質爲上述形成剝除孔用之蝕刻罩所使用的 金屬箔，通常爲使用銅。 其次，第17到22圖中顯示本發明之半導體裝置用的卷 帶載體之製造方法。 如第17圖所示，具有可撓性之絕緣卷帶1的兩面上， 貼有金屬箔15之卷帶元件上，實施光蝕刻，如第18圖 所示’ 一個面上形成連接半導體晶片所用之金屬配線層2 ’相反面上形成剝除孔3之預定位置上，則形成有蝕刻 罩1 6。蝕刻罩1 6之形成上，光阻液18所保護之光蝕刻 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、\呑 % 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 五、發明説明（1 ) (請先閱讀背面之注意事項再填寫本頁) 僅使金屬箔1 5之剝除孔部份被除去。因而，剝除孔部份 之絕緣卷帶部份17被露出，其他部份被金屬箔所罩住。 然後，進行露光處理之飩刻被執行。蝕刻液中，銅使用 在蝕刻罩16之時，使用氯化第2銅溶液或氯化第2鐵溶 液。 第1 9圖所示之剝除孔3之形成上，以蝕刻罩1 6罩住之 部份以外的絕緣卷帶乏露出部份1 7，以光蝕刻法處理而 被形成。此時，表面之金屬配線層2被形成之側上，爲 了防止被蝕刻之故，由表面之光阻劑19所保護。絕緣卷 帶1使用聚亞醯胺之情況時，以非聯氨（non-hydrazine) 系之鹼性蝕刻液做爲蝕刻液使用。光阻劑19可使用市販 之耐鹼性光阻劑。 如第19圖所示，剝除孔3形成之後，如第20圖所示， 剝除孔3外緣之蝕刻罩1 6上方，塗有形成環狀之光阻劑 20被覆。沒有被光阻劑20所包覆之蝕刻罩16，由光蝕 刻所除去。然後，進行露光處理、光蝕刻光飩刻處理。 因此，使用在鈾刻罩16上之金屬箔，如第21圖所示， 經濟部智慧財產局員工消費合作社印製 在剝除孔3外緣上形成錫焊球補強用之金屬圏6。然後， 保護金屬配線層2用之光阻劑19，及裡面所殘留之光阻 劑20以稀鹼性溶液而剝離。 其次，在半導體裝置用卷帶載體上實施電鍍。此時，可 使用電解電鍍或者無電解鍍層二個種類中之任一種方法 -11 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518917 A7 B7 五、發明説明（π ) 〇 電解電鍍，是在半導體裝置用卷帶載體之金屬配線層裡 面之剝除孔開孔部之金屬配線導通之部份上，實施鍍鎳 。其上再實施鍍金，而獲得鍍層5 (參照第22圖）。在該 電鍍實施之前，金屬圏6之部份與表面之金屬配線層2 沒有電性連接之故，在電鍍鍍金之時，與鍍金槽內，金 屬圈6之金屬交換後乏金進行被覆，而與金屬配線層2 做電性連接。 電氣鍍金之時，與鍍金槽內，金屬圈6之金屬交換後之 金進行被覆，而與金屬配線層2做電性連接。亦即，金 屬圏之表面上實施鍍鎳之情形下，表面之鎳離子與電鍍 槽中之金離子做交換，金被析出而被覆在鍍鎳層上。而 且，金屬圈之材質使用銅等，不進行鍍鎳而在金屬圈之 底層直接進行鍍金之情形下，金屬圈之表面之銅離子與 鍍槽中之金離子進行交換，金會析出而被覆在銅之上。 無電解電鍍時，半導體裝置用卷帶載體之金屬配線層裡 面之剝除孔開孔部之金屬配線導通之部份上，實施鍍鎳 。其上再實施鍍金，而獲得鍍層5 (參照第22圖）。金屬 圈6之部份的表面上進行與上述同樣的鍍鎳，其上再實 施鍍金。因而金屬圈6之部份與金屬配線層2做電性連 接。 鍍鎳之厚度最好爲1〜8/zm之程度，比Ι/zm薄時會使 -12- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 Χ 297公釐） ί ; I 1:-I— i I —ϋ - - I 0 為 (請先閲讀背面之注意事項再填寫本頁) 、11 線- 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 五、發明説明（1、） 焊錫之塗潤性惡化。比8 // m厚時電鍍所須時間或鍍鎳之 使用量較多，電鍍處理所耗成本較高。而且，鍍金之厚 度太厚的話，鍍金之使用量較多，所耗成本較高，最好 厚度在1// m (電解電鍍時之交換金鍍層厚度在0.05// m 以下）。 以上爲本發明之半導體裝置用卷帶載體之製造方法。 其次爲本發明之半_體裝置之製造方法中，由上述之製 造方法使半導體裝置用卷帶載體在製造之後，如第2圖 所示，半導體晶片7被組裝後封裝之。半導體晶片7之 黏著，是將具有電性絕緣之片狀黏著劑貼附在半導體裝 置用卷帶載體之預定位置上而完成，或者是以液狀黏著 劑塗佈後裝著亦可。 其次，半導體晶片7之端子及半導體裝置用卷帶載體上 之金屬配線層2的內引腳焊塊，以金微細線8等進行大 線接合。其後，爲了半導體晶片7被氣密封閉之故，以 市面上販賣之環氧樹脂將半導體晶片側實施封膠亦可。 然後，裡面之剝除孔3中以錫焊迴流與錫焊球9連接。 此時，焊錫之外使用助焊劑亦可。 以上爲本發明之半導體裝置之製造方法。 (實施例1〜12，比較例1〜6) 以下顯示本發明之實施例。 本實施例係關於，對應到半導體晶片之大小爲8公厘角 -13 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 線遽 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 五、發明説明（π ) 狀，端子數64個，端子腳距0.8公厘之半導體裝置用卷 帶載體及半導體裝置。 厚度爲50//m之聚亞醯胺所形成之絕緣卷帶兩面上，各 以厚度爲18/zm之銅箔一體貼附形成之卷帶元件被製成 。此卷帶元件可爲鐘淵化學公司製造之以聚亞醯胺（商品 名稱阿比卡魯）爲基本的商品名稱爲ESPER FLEX者。 以下將以說明的捲rt對捲軸工程，製造半導體裝置用卷 帶載體。 本實施例中，半導體裝置用卷帶載體之半導體晶片連接 側上，以光蝕刻技術將銅配線層形成。此銅配線層之配 線圖型爲向著，從設在四個周邊上與半導體晶片之端子 做打線接合而連接用之內引腳接合線部，向著內部成平 列式配置之錫焊球用的電極之配線圖型。 裝著錫焊球用聚亞醯胺之剝除孔，爲以非聯氨（nonhydrazine)系鹼性 蝕刻液 （東麗工程公司 所製造 TPE-3 0 00系）進行蝕刻而製造者。此時之蝕刻，爲與銅配線層 反方向地將蝕刻液進行吹附的方法。蝕刻罩將裡面的銅 箔罩住。亦即，由光蝕刻而僅將卷帶載體之裡面之剝除 孔形成部份之銅箔除去。此部份之聚亞醯胺被露出。然 後，其他部份以銅箔罩住之狀態下，卷帶載體表面之銅 配線以光阻液保護之後，進行聚亞醯胺膜之蝕刻，使剝 除孔被開孔。剝除孔中，產生向著卷帶載體之裡面擴張 -14- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 五、發明説明（η ) 之楔形。 本實施例中，銅罩之直徑爲〇·4ΐ公厘，銅配線側有直 徑爲0.35公厘之剝除孔被開孔，其後，銅罩使用氯化第 2銅溶液除去，此時，保護銅配線層用之光阻液被塗佈’ 裡面則用以下各實施例1〜1 2、比較例1〜6不同的光阻液 塗佈之。 比較例1、2中，不僅使剝除孔而且剝除孔周邊上無切 痕之環狀銅圖型（以下稱爲銅環）其寬度在殘留， 而進行熱處理。 實施例1中，不僅使剝除孔而且剝除孔周邊上之銅環其 寬度爲10//m殘留，各個銅環上一個地點（第4圖）具有 寬度爲20/zm之切痕而進行熱處理。 實施例2中，不僅使剝除孔而且剝除孔周邊上之銅環其 寬度爲10//m殘留，各個銅環上二個地點（第5圖）具有 寬度爲20# m之切痕而進行熱處理。 比較例3、4中，不僅使剝除孔而且剝除孔周邊上之銅 環其寬度爲20//m殘留地，而進行熱處理。 實施例3、4中，不僅使剝除孔而且剝除孔周邊上之銅 環其寬度爲20//m殘留地，各個銅環上一個或二個地點 具有寬度爲20//m之切痕而進行熱處理。 比較例5、6中，不僅使剝除孔而且剝除孔周邊上之銅 環其寬度爲30//m殘留地，而進行熱處理。 -15 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 五、發明説明（、f) 1 ~~ (請先閱讀背面之注意事項再填寫本頁) 實施例5、6中，不僅使剝除孔而且剝除孔周邊上之銅 環其寬度爲30//m殘留地，各個銅環上一個或二個地點 具有寬度爲20//m之切痕而進行熱處理。 比較例7、8中，僅開孔後之剝除孔埋入光阻液，而進 行熱處理（沒有形成環）。 比較例9、1 0中，不僅使剝除孔而且剝除孔周邊上之銅 環其寬度爲50/zm殘&留地，而進行熱處理。 比較例11、1 2中，不僅使剝除孔而且剝除孔周邊上之 銅環其寬度爲5//m殘留地，各個銅環上一個或二個地點 具有寬度爲20//m之切痕而進行熱處理。 任一種情形中，均進行銅之鈾刻及銅罩之除去。然後表 面之保護光阻層及裡面殘留之光阻層以稀釋之鹼性溶液 剝離。 然後，實施例1、3、5、比較例1、3、5、7、9、11中 ，半導體裝置用卷帶載體之銅配線層及剝除孔外緣之銅 環上，進行電解電鍍。 實施例2、4、6、比較例2、4、6、8、10、12中，進 經濟部智慧財產局員工消費合作社印製 行無電解電鍍。 此時，鑛錬之厚度爲5//m’鑛金之厚度爲〇.2em。 而且，電解電鍍中，銅環之交換金鍍層厚度爲〇.〇5//m 以下。 以上述工程製成半導體裝置用卷帶載體之後，半導體晶 -16- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 518917 A7 B7 五、發明説明（β ) 片被組裝到半導體裝置中，然後在組裝到印刷電路基板 之前，進行評估。評估是針對半導體裝置與印刷電路基 板之連接的可靠度，以溫度循環試驗進行。 半導體裝置之組合，首先半導體晶片以具有電性絕緣的 環氧系黏著劑貼附在卷帶載體中央部而黏著。再者，半 導體晶片之端子與金屬配線層之內引腳焊塊以金微細線 進行打線接合之後，以市販之環氧模製樹脂，對半導體 晶片側進行封膠作業。直徑爲450 // m之共晶錫焊球輕微 地與松香油系助焊劑（九州松下電器製造，MS P5 11)接觸 後，每一個封裝有64個錫焊球被裝著。其後，以罩溫爲 2 40 °C之迴流爐進行迴流（半導體裝置組裝到印刷電路基 板之前進行迴流）。 溫度循環試驗，是-40 °C〜12 (TC，周期爲1小時，各個 之保持時間爲20分鐘，將半導體裝置組裝到5公分角狀 之印刷電路基板之中央。500次循環之後，每100次循環 從循環爐中取出，測量其電阻値而評估其連接之可靠度 。試驗使用之半導體裝置數目，在各實施例、比較例中 各爲20個。即使各個半導體裝置之64個端子連接部之 中的一個其電阻値超過某個程度時，亦判定爲不良。 與切痕之有無沒有關係，銅環與錫焊球裝著之焊錫塗潤 性，與電解電鍍、無電解電鍍無關，顯示均有良好的塗 潤性。銅環無論在交換電鍍、無電解電鍍均可使焊錫充 -17- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 7 , ^ (請先閱讀背面之注意事項再填寫本頁) 訂 線' 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 五、發明説明（A ) 分地塗潤，對錫焊球有補強之效果。 而且，環寬度爲5//m之比較例9〜12中，銅環之寬度 太細，與聚亞醯胺薄膜之密著力太弱，卷帶載體之製造 工程中，爲了使銅環被剝離、脫落，不進行半導體裝置 之組合。 表1中顯示本實施例1〜6及比較例1〜8中溫度循環試驗 的結果。 【表1】 銅環寬度 (//m) 切痕 電鍍 破壞開始時之溫度循環數(回） 比較例1 10 Μ y\\\ 電解 2300 比較例2 無電解 1800 比較例1 10 有 電解 2300 比較例2 無電解 2300 比較例3 20 Μ j\^\ 電解 1900 比較例4 無電解 2100 比較例3 20 有 電解 2300 比較例4 無電解 2300 比較例5 30 姐 ^\\\ 電解 1800 比較例6 無電解 2300 比較例5 30 有 電解 2300 比較例6 無電解 2300 -18- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 比較例7 0 - 電解 1000 比較例8 無電解 1000 五、發明説明（π) (請先閱讀背面之注意事項再填寫本頁) 視試驗之結果而設置銅環，錫焊球由銅環而固定，溫度 循環壽命在切痕被設在銅環之情形（實施例），及切痕不被 設在銅環之情形（比較例），任何一種均可增進改善效果， 所有的樣本均可獲得比習知構造沒有金屬圈之比較例7 ，8大1.8倍以上之可靠度。而且，切痕設有一個地點及 二個地點之情況其效果不變，同樣地可穩定地獲得大1 · 8 倍以上之可靠度。 銅環寬度在l〇/zm以上時，可獲得充分的效果。 實施電解電鍍之情況，與實施無電解電鍍之情況，其溫 度循環試驗之結果均相同。由此可知，銅環之電鍍在錫 焊球充分塗潤時亦可，金之交換電鍍亦可，而且厚度爲 0.05// m以下時亦可。 (比較例9) 比較例9中，銅環爲直徑450 // m之外，與比較例1同 樣方法製成半導體裝置用絕緣卷帶。 經濟部智慧財產局員工消費合作社印製 (實施例7〜9) 再者，實施例7〜9中’銅環設有寬度爲20/zm、30//m 、50//m之切入口之外，與實施例1同樣地而使半導體 裝置用絕緣卷帶被製造。前述之銅環之切入口，對圓周 方向長度之4 %以下。 -19- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518917 A7 B7 五、發明説明（彳） (請先閱讀背面之注意事項再填寫本頁) 爲了比較，銅環之切入口，成爲圓周方向長度之4°/❹以 上時，可製成比較例10中寬度爲60// m之半導體裝置用 絕緣卷帶。 任何一種，其形成的錫焊球形狀，及錫焊球之中心均不 會偏離於剝除孔之中心，錫焊球與印刷電路基板是否達 成正確的連接狀態以目視檢查。其結果以表2顯示。 【表2】 切入口 (//m) 對圓周長之比率(％) 錫焊球裝著之偏心 比較例9 0 0.0 Μ j\\\ 實施例7 20 1.4 姐 jw\ 實施例8 30 2.1 Μ y\\\ 實施例9 50 3.5 Μ 川n 比較例10 60 4.2 有 切入口對圓周長之比爲4%以下，使本發明之焊錫裝置 用卷帶載體，其錫焊球不會偏心，而可正確地連接到印 刷電路基板。 經濟部智慧財產局員工消費合作社印製 (實施例10〜13) 實施例10、11、12、13中，使銅環直徑爲450/zm，合 計寬度爲4%、20%、30%、40%之多個氣體逸出用通路 被設成在對稱之位置，以外均與實施例1設成相同，而 製成半導體裝置用卷帶載體。 -20- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 518917 A7 B7 五、發明説明（π ) (比較例11) 爲了做比較，比較例11中，合計寬度對圓周長爲5 0 % 之多個氣體逸出用通路被設成在對稱之位置，以外均與 實施例1設成相同，而製成半導體裝置用卷帶載體。 各個例實施與前述同樣之溫度循環試驗，其結果以表3 顯示。 【表3】 氣體逸出用通路寬度合計(°/。） 破壞開始時之溫度循環數(回） 實施例10 4 2300 實施例11 20 2300 實施例12 30 1800 實施例13 40 1800 比較例11 50 1100 由表3可知，氣體逸出用通路寬度合計，對圓周長之比 爲40 %以下。本發明之錫焊裝置用卷帶載體中，銅環對 錫焊球有補強效果。 【發明之效果】 如以上所述，本發明中，由於半導體裝置與印刷電路基 板之間熱膨脹係數之差，使半導體裝置之卷帶載體與錫 焊球之接合部產生的熱應力所導致的龜裂可被防止，因 而可達成可靠度高之連接。 -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） Γ . (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 五、發明説明（π) 【附圖之簡單說明】 第1圖是顯示本發明之半導體裝置用卷帶載體一個實施例 之剖面圖； 第2圖是顯示本發明半導體裝置一個實施例之剖面圖； 第3圖是顯示第2圖之半導體裝置之局部之放大剖面圖； 第4圖是顯示設有切痕之圓形金屬圈之平面圖； 第5圖是顯示設有二個氣體逸出用通路之圓形金屬圈之平 面圖； 第6圖是顯示設有三個氣體逸出用通路之圓形金屬圈之平 面圖； 第7圖是顯示設有四個氣體逸出用通路之圓形金屬圏之平 面圖； 第8圖是顯示設有切痕之三角形金屬圏之平面圖； 第9圖是顯示設有切痕之四角形金屬圈之平面圖； 第10圖是顯設有切痕之五角形金屬圈之平面圖， 第11圖是顯示在直線部份上設有切痕之三角形金屬圈之 平面圖； 第12圖是顯示在直線部份上設有切痕之四角形金屬圈之 平面圖； 第13圖是顯示在直線部份上設有切痕之五角形金屬圈之 平面圖； 第14圖是顯示在角部份上設有切痕之三角形金屬圈之平 -22- 本紙張尺度適用巾國國家榡準（CNS) A4規格（210x297公酱） I I 1 - -I I —-I- 1 - r I I (請先閲讀背面之注意事項再填寫本頁) -、11 線 經濟部智慧財產局員工消費合作社印製 518917 A7 B7 -------—- 五、發明説明（d ) 面圖； 第15圖是顯示在角部份上設有切痕之四角形金屬圈之平 面圖； 第16圖是顯示在角部份上設有切痕之五角形金屬圈之平 面圖； 第17圖是顯示配置有金屬箔及光阻層之絕緣卷帶的剖面 圖； ’ 第18圖顯示形成有金屬配線層之卷帶元件的剖面圖； 第1 9圖是顯示形成有剝除孔之卷帶元件的剖面圖； 第20圖被覆有光阻層之卷帶元件的剖面圖； 第21圖是顯示形成有金屬圈之卷帶元件的剖面圖； 第22圖是顯示半導體裝置用卷帶載體之剖面圖。 【符號之說明】 (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 1 …絕緣卷帶 2 …金屬配線層 3 …剝除孔 5 …鍍層 6 …金屬圏 7 …半導體晶片 8 …打線接合 9 …錫焊球 10 …剝除孔上部直徑 -23 - 線屬 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518917 A7 B7 五、發明説明（ 11 …剝 除 孔 開 P 直 徑 12 …金 屬 圈 寬 度 13 …金 屬 圏 厚 度 14 …金 屬 圈 內 徑 15 …金 屬 箔 16 …触 刻 罩 17 …絕 緣 卷 帶 : 18 …光 阻 層 19 …金 屬 配 線 用 保 護光阻層 20 …光 阻 層 經濟部智慧財產局員工消費合作社印製 -24- (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）

Claims (1)

  1. 518917 經濟部智慧財4^Μ工消費合作社印製 Λ8 B8 C8 D8 六、申請專利範圍 1. 一種半導體裝置用卷帶載體，具有可撓性之絕緣卷帶之一 面上形成金屬配線層，另一面被開口之錫焊孔用之剝除孔 的外緣上，形成有環狀之金屬圈，其特徵爲該金屬圈上， 設有相對於其圓周方向長度爲4 %以下之寬度的切口。 2. —種半導體裝置用卷帶載體，具有可撓性之絕緣卷帶之一 面上形成金屬配線層，另一面被開口之錫焊球用之剝除孔 的外緣上，形成有環V狀之金屬圈，其特徵爲該金屬圈是由 設有對稱間隙而配置之2個以上之圓弧狀部份所構成，該 問隙之合計爲對於圓周方向長度爲40%以下。 3. 如申請專利範圍第1或2項之半導體裝置用卷帶載體，其 中該金屬圈之表面上實施鍍鎳，該鍍鎳層之上實施鍍金作 業。 4. 如申請專利範圍第1或2項之半導體裝置用卷帶載體，其 中該金屬圈之表面上實施鍍金作業。 5. —種半導體裝置用卷帶載體之製造方法，是在具有可撓性 之絕緣卷帶之兩面上形成金屬箔，由保護膜之形成、鈾刻 加工、及保護膜之去除，而使一面上形成裝設半導體晶片 所用之金屬配線層，另一面之所要位置上則使絕緣卷帶露 出，該含有金屬配線層之該一面被樹脂膜所保護，該絕緣 卷帶之露出部份由於蝕刻加工而在該所要位置上形成剝 除孔，該剝除孔及該剝除孔之外緣至少一部份上，由樹脂 保護膜之形成並且進行蝕刻加工，使保護膜之露出部份的 25- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X2W公釐） 注 訂 I I 線 518917 A8 B8 C8 D8 經濟部智慧財4^0 (工消費合作社印製 申請專利範圍 胃&屬箔被除去，此時在剝除孔之外緣上金屬箔被除去之 胃度’爲該外緣之圓周方向長度的4 %以下，由殘留之金 ®箔而在剝除孔之外緣上形成環狀之金屬圈，將絕緣卷帶 胃胃±所形成的保護膜除去而製成半導體裝置用卷帶載 體。 6.-種半導體裝置用卷帶載體之製造方法，是由：在具有可 撓性之絕緣卷帶之兩面上形成金屬箔，由保護膜之形成、 蝕刻加工、及保護膜之去除，而使一面上形成裝設半導體 晶片所用之金屬配線層，另一面之所要位置上則使絕緣卷 帶露出’該含有金屬配線層之該一面被樹脂膜所保護，該 絕緣卷帶之露出部份由於蝕刻加工而形成剝除孔，該剝除 孔及該剝除孔之外緣的多個地點上，由樹脂保護膜之形成 並且進行蝕刻加工，使保護膜之露出部份的該金屬箔被除 去’以上之各工程所形成，該金屬圈是由設有對稱間隙而 配置之2個以上之圓弧狀部份所構成，該間隙之合計爲對 於圓周方向長度爲40 %以下。 7·如申請專利範圍第5或6項之半導體裝置用卷帶載體之製 造方法，另外包括··該金屬圈之表面上實施鍍鎳，進一步 地實施鍍金作業。 8·如申請專利範圍第5或6項之半導體裝置用卷帶載體之製 造方法，另外包括：該金屬圏之表面上實施鍍金作業。 9· 一種半導體裝置，其特徵爲··使用如申請專剁範圍第1到 -26- 本紙張尺度適用中國國家標準（〇~5)六4規格（2丨0/2叼公蝥） 先 閱 讀 注 事I 項 I 再r Μ ! % 訂 線 8 8 8 8 ABCD 518917 六、申請專利範圍 4項中任一項之半導體裝置用卷帶載體，該金屬配線層上 連接半導體機晶片，將該剝除孔及金屬圈進行包覆地而使 錫焊球被裝上，使金屬配線層及錫焊球可電性連接。 1〇. 一種半導體裝置之製造方法，其特徵爲：在如申請專利範 圍第5或6項之半導體裝置用卷帶載體之製造方法中，另 外包括：該金屬配線層上連接半導體晶片，將該剝除孔及 該剝除孔鄰接之金鳥箔部份進行包覆地而使錫焊球被裝 上，使金屬配線層及錫焊球可做電性連接。 11. 一種半導體裝置用卷帶載體，是由：預定位置上有剝除孔 貫通著，用來裝載半導體晶片用之絕緣卷帶，及在該絕緣 卷帶上形成而且與該半導體晶片形成電性連接之金屬配 線層，及經由該絕緣卷帶裡面所形成之該剝除孔而與該金 屬配線層連接之錫焊球，及在該絕緣卷帶裡面爲該錫焊球 所被配置之位置上，與該錫焊球接合之環狀金屬圈所構成 ，其特徵爲：該金屬圈上，設有相對於其圓周方向長度爲 4 %以下之寬度的切口。 12· —種半導體裝置用卷帶載體，是由：預定位置上有剝除孔 貫通著，用來裝載半導體晶片用之絕緣卷帶，及在該絕緣 卷帶上形成而且與該半導體晶片形成電性連接之金屬配 線層，及經由該絕緣卷帶裡面所形成之該剝除孔而與該金 屬配線層連接之錫焊球，及在該絕緣卷帶裡面爲該錫焊球 所被配置之位置上，與該錫焊球接合之環狀金屬圏所構成 • -27- 木紙張尺度適用中國國家標準（CNS ) A4規格（210X297公缝） ?背':::.-:注意事項卉^'..-巧本頁) 讲:» ----、玎------^ —1---------.----- 518917 A8 B8 C8 D8 六、申請專利範圍 ，其特徵爲：該金屬圈是由設有對稱間隙而配置之2個以 上之圓弧狀部份所構成，該間隙之合計爲對於圓周方向長 度爲4 0 %以下。 (請先閱讀背面之注意事項再填寫本頁) -^w·. IT 經濟部智慧_冷岣9工消費合作社印製 -28- 衣紙張尺度適用中國國家標嗥（C’NS ) A4規格（210X 297公釐）
TW090100258A 2000-01-12 2001-01-05 A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier TW518917B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000003495 2000-01-12

Publications (1)

Publication Number Publication Date
TW518917B true TW518917B (en) 2003-01-21

Family

ID=18532439

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090100258A TW518917B (en) 2000-01-12 2001-01-05 A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier

Country Status (4)

Country Link
US (1) US20010007373A1 (zh)
KR (1) KR100675569B1 (zh)
SG (1) SG91324A1 (zh)
TW (1) TW518917B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026475A (zh) * 2010-07-05 2013-04-03 安美特德国有限公司 在衬底上形成焊料沉积的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
KR100541649B1 (ko) * 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
WO2005073705A1 (de) * 2004-01-29 2005-08-11 Siemens Aktiengesellschaft Elektrochemisches transducer-array und dessen verwendung
JP2006202991A (ja) * 2005-01-20 2006-08-03 Sony Corp 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
KR100837269B1 (ko) * 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
JP5078500B2 (ja) * 2006-08-30 2012-11-21 三洋電機株式会社 素子搭載用基板、半導体モジュールおよび携帯機器
US8030780B2 (en) * 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
CN102064135B (zh) * 2010-10-21 2015-07-22 日月光半导体制造股份有限公司 具有金属柱的芯片及具有金属柱的芯片的封装结构
JP2012227328A (ja) 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
WO2013069947A1 (en) * 2011-11-09 2013-05-16 Lg Innotek Co., Ltd. Tape carrier package and method of manufacturing the same
TWI544593B (zh) * 2013-09-09 2016-08-01 矽品精密工業股份有限公司 半導體裝置及其製法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251471A (ja) * 1998-02-26 1999-09-17 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026475A (zh) * 2010-07-05 2013-04-03 安美特德国有限公司 在衬底上形成焊料沉积的方法
CN103026475B (zh) * 2010-07-05 2016-05-18 安美特德国有限公司 在衬底上形成焊料沉积的方法

Also Published As

Publication number Publication date
KR20010070466A (ko) 2001-07-25
KR100675569B1 (ko) 2007-01-29
US20010007373A1 (en) 2001-07-12
SG91324A1 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
TW398063B (en) Lead frame and its manufacturing method thereof
US8101864B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
JPS6149432A (ja) 半導体装置の製造方法
TW518917B (en) A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier
TWI249233B (en) Flexible wiring substrate and method for producing the same
US6441486B1 (en) BGA substrate via structure
TW459321B (en) A semiconductor apparatus and a manufacturing method thereof
JP3998878B2 (ja) 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JPH0714887A (ja) フィルムキャリヤ及びその製造方法
JPH0239097B2 (zh)
US20160007463A1 (en) Electronic device module and method of manufacturing the same
US11764130B2 (en) Semiconductor device
JP2000124363A (ja) 半導体パッケージ
JP3482121B2 (ja) 半導体装置
JPH11191571A (ja) 半導体装置およびその製造方法
JP3566929B2 (ja) 半導体装置用テープキャリアおよび半導体装置とそれらの製造方法
JPH06177315A (ja) 多層リードフレーム
JPH05183017A (ja) Ｔａｂ用テープキャリア
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
CN112151489B (zh) 引线框架、引线框架的形成方法及引线框架封装体
KR100608331B1 (ko) 멀티 칩 패키지
JPH06291246A (ja) マルチチップ半導体装置
JP3568458B2 (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent