CN103026475B - 在衬底上形成焊料沉积的方法 - Google Patents

在衬底上形成焊料沉积的方法 Download PDF

Info

Publication number
CN103026475B
CN103026475B CN201180033258.6A CN201180033258A CN103026475B CN 103026475 B CN103026475 B CN 103026475B CN 201180033258 A CN201180033258 A CN 201180033258A CN 103026475 B CN103026475 B CN 103026475B
Authority
CN
China
Prior art keywords
layer
substrate
resist
metal
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180033258.6A
Other languages
English (en)
Other versions
CN103026475A (zh
Inventor
S.兰普雷希特
K-J.马特雅特
I.埃沃特
S.肯尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of CN103026475A publication Critical patent/CN103026475A/zh
Application granted granted Critical
Publication of CN103026475B publication Critical patent/CN103026475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

描述了一种在衬底上形成焊料沉积的方法，其包括下述步骤：i)提供包括至少一个内接触区域的衬底，ii)将包括所述至少一个内接触区域的整个衬底区域与适于在衬底表面上提供导电层的溶液相接触，iii)形成图案化的抗蚀剂层，iv)将含有锡或锡合金的焊料沉积层电镀到所述内接触区域上，v)去除所述图案化的抗蚀剂层，vi)在所述衬底表面上形成具有焊料抗蚀剂开口的焊料抗蚀剂层。

Description

在衬底上形成焊料沉积的方法
技术领域
本发明涉及通过电镀形成焊料沉积，特别是涉及倒装芯片封装，更特别是涉及由锡和锡合金的电镀焊料所形成的倒装芯片接点以及板到板焊点。
背景技术
自从20世纪60年代早期由IBM引入了倒装芯片技术起，就已经将倒装芯片器件安装在昂贵的陶瓷衬底上，在这种情况下，硅芯片和陶瓷衬底之间的热膨胀失配不是很关键。与丝焊技术相比，倒装芯片技术更好在于能够提供更高的封装密度（更小的器件外形轮廓）和更高的电性能（尽可能更短的引线和更低的电感）。在此基础上，在过去的40年里已经通过在陶瓷衬底上使用高温焊料（受控塌陷芯片连接，C4）来对倒装芯片技术在工业上进行实践。然而，近年来，针对现代电子产品的微型化的趋势，由高密度、高速、和低成本半导体器件的需求所驱使，安装在具有环氧树脂底层填料（epoxyunderfill）的低成本有机电路板（例如，印刷电路板或衬底）上的倒装芯片器件已经经历了爆炸性增长，该底层填料缓解了由硅芯片和有机板结构之间的热膨胀失配所诱发的热应力。低温倒装芯片接点和基于有机物的电路板的引人注意的出现已经使得当前的行业能够获得用于倒装芯片器件的制作的廉价解决方案。
在当前的低成本倒装芯片技术中，半导体集成电路（IC）芯片的顶表面具有电接触焊盘阵列。有机电路板还具有对应的接触网格。将低温焊料凸点或者其他导电粘合材料在芯片和电路板之间放置并使其准确地对准。芯片被颠倒翻转并安装在电路板上，其中，焊料凸点或导电粘合材料在所述芯片和电路板之间提供电输入/输出（I/O）和机械互连。对于焊料凸点接点而言，可以将有机底层填料密封剂进一步分配到芯片和电路板之间的缝隙中，从而约束热失配，以及降低焊点上的应力。
一般而言，为了通过焊点实现倒装芯片组装，通常在芯片的焊盘电极表面上预先形成金属凸点，诸如，焊料凸点、金凸点或铜凸点，其中，所述凸点可以是任何形状，例如，纽扣形凸点、球形凸点、圆柱形凸点或其他凸点。通常还使用低温焊料来在电路板的接触区域上形成对应的焊料凸点（或者说预焊凸点）。在回流温度下，借助于焊点将芯片接合到电路板。因而，在分配了底层填料密封剂之后，就构造了倒装芯片器件。这样的方法是本领域所熟知的，并且例如，在美国专利No.7098126（H.-K.Hsieh等）中描述了使用焊点的倒装芯片器件的典型例子。
当前，用于在电路板上形成预焊凸点的最常见的方法是模版印刷法。与模版印刷法相关的一些先前的提议可以参考美国专利No.5203075（C.G.Angulas等）、美国专利No.5492266（K.G.Hoebener等）和美国专利No.5828128（Y.Higashiguchi等）。用于倒装芯片组装的焊料隆凸（bumping）技术需要关于凸点间距和尺寸微型化这两方面的设计考虑。根据实际经验，一旦凸点间距降到了0.15毫米以下，模版印刷就将变得不可行。相比之下，通过电镀所沉积的焊料凸点则提供了使凸点间距进一步降至0.15毫米以下的能力。可以在美国专利No.5391514（T.P.Gall等）和美国专利No.5480835（K.G.Hoebener等）中找到与用于倒装芯片接合的电路板上的电镀凸点有关的先前提议。尽管电路板上的电镀焊料隆凸相比模版印刷提供了更为精细的凸点间距，但是其对于初始实现存在一些挑战。
在美国专利No.7098126（H.-K.Hsieh等）中描述了一种在有机衬底上形成焊料的多步骤过程。在所述方法中，最初提供了包括表面承载电路的有机电路板，所述表面承载电路包括至少一个接触区域。焊料掩模层被置于板表面上，并被图案化，从而使焊盘暴露。随后，通过物理气相沉积、化学气相沉积、利用催化铜的无电镀、或者利用催化铜的电镀来在板表面上沉积金属种层。在金属种层上形成具有位于所述焊盘处的至少一个开口的抗蚀剂层。然后，通过电镀在所述开口中形成焊料材料。最后，去除所述抗蚀剂和处于所述抗蚀剂之下的金属种层。为了应用该方法，需要各种图案化步骤，这从过程效率的总体观点来看是不期望的。此外，如果作为电子器件的微型化的结果而使相邻接触区域之间的距离（间距）非常小，那么所述方法具有其局限性。
在US2007/0218676A1中公开了一种用于形成金属凸点的方法。其中公开的方法包括在沉积导电层之前施加且平面化第一光致抗蚀剂，并且需要图案化的光致抗蚀剂，从而去除多余的焊料材料和部分所述导电层。
图1中示出了例如在印刷电路板和IC衬底之间形成无空洞BGA（BallGridArray）焊点的常规过程。利用焊料抗蚀剂层112来涂覆衬底103a、103b，所述衬底103a、103b具有微盲孔（blindmicrovia，BMV）104，所述微盲孔使内接触焊盘102暴露。对焊料抗蚀剂层112进行结构化，以形成焊料抗蚀剂开口（SRO）113。接下来，利用金属层115，例如，铜层，来对所述BMV104进行共形涂覆。使焊球117附着到SRO（图1b），具有外层接触焊盘120的第二衬底116被安装到衬底上，使焊球117被附着并受到回流过程。然后，在回流期间，焊球117变成了焊点118。在焊点118和BMV104内侧形成了空洞119，这降低了焊点118的机械稳定性和导电性，并且因此这是不期望的。
已知的过程还使用丝网印刷焊膏替代焊球117。然而，在这种情况下也发生空洞119的形成。
对于具有小于200μm的直径的BMV而言，空洞119的形成尤其是未解决的问题。
发明内容
因此，本发明的目的在于提供一种用于在如电路板之类的衬底上形成焊料沉积的方法，其避免了在回流操作期间或之后形成空洞，并同时涉及减少数量的过程步骤。此外，本发明的目的在于提供一种产生具有高度均匀性的焊料材料的镀敷方法，其适于在非常精细的结构上形成焊料沉积。
此外，本发明的目的在于避免在回流过程期间在焊料材料中形成空洞，所述空洞将降低以后形成焊点的机械稳定性和导电性。
因此，本发明的目的在于采取一种锡和锡合金的电镀方法，从而在衬底上产生均匀的焊料沉积层。这样的镀液应当适于在不留下不期望的空洞或微坑的情况下填充具有高纵横比的诸如BMV的凹陷结构。
本发明的另一目的在于提供一种用于焊料沉积方法，其具有降低数量的镀敷步骤，并且即使当焊料抗蚀剂开口具有不同尺寸时，其是普遍可适用的。与此同时对外铜层的图案化是可行的。
总之，公开了一种在衬底上制作电镀焊料沉积以便形成倒装芯片接点和板到板焊点的方法。根据本发明，提供了一种如电路板之类的非导电衬底，其包括具有至少一个接触区域的表面承载电路。这样的接触区域可以是任何导电表面区域，例如，接触焊盘、电路朝向衬底之外的最顶端的区域或者通过BMV暴露给衬底表面的内接触焊盘。
在整个表面区域上形成导电种层。任选地，可以在沉积种层之前将扩散阻挡层（diffusionbarrier）沉积到所述接触焊盘上。接下来，抗蚀剂层被沉积到衬底表面上，并被图案化，以形成用于接触焊盘和BMV的开口。
通过电镀将由锡或锡合金构成的焊料沉积层沉积到不受所述图案化的抗蚀剂层保护的区域中。
此后，去除所述图案化的抗蚀剂层，并从未被所述焊料沉积层所覆盖的那些表面区域去除导电种层。接下来，将焊料抗蚀剂层沉积到具有焊料材料层和暴露所形成的焊料材料的SRO的衬底表面上。
附图说明
图1示出了获得两个衬底之间的球栅阵列（BGA）焊点的现有技术方法。
图2示出了获得两个衬底之间的无空洞BGA焊点的根据本发明的方法。
图3示出了获得具有增加的焊料沉积体积的无空洞BGA焊点的根据本发明的方法。
图4示出了获得具有增加的导电性的无空洞BGA焊点的根据本发明的方法。
图5示出了获得具有增加的导电性的无空洞BGA焊点的根据本发明的方法。
图6示出了获得具有按照两个步骤所沉积的焊料沉积的无空洞BGA焊点的根据本发明的方法。
101外层铜层
102内层接触焊盘
103a外非导电衬底层
103b内非导电衬底层
104用于内层接触焊盘的开口（BMV）
105导电种层
106镀敷抗蚀剂层
107用于金属抗蚀剂的开口
108焊料沉积层
109图案化的金属抗蚀剂层
110图案化的外层铜层
111铜环
112焊料抗蚀剂层
113焊料抗蚀剂开口
114锡蚀刻抗蚀剂层
115附加金属层
116印刷电路板或IC衬底
117焊球
118回流后的焊点
119焊点中的空洞
120外层接触焊盘
121中间焊料沉积顶层
122中间图案化金属抗蚀剂顶层。
具体实施方式
本发明提供了一种通过电镀锡或锡合金层来在衬底上形成焊料沉积的方法。所述过程尤其适于在电路板上制作焊料凸点。在下文中更详细地描述所述方法。本文中示出的附图只是对所述过程的说明。所述附图不是按比例绘制的，即，它们不反映芯片封装结构或印刷电路板中的各层的实际尺寸或特征。遍及说明书，相同的数字指代相同的元件。
现在参考图2，根据本发明的优选实施例，提供了一种非导电衬底103a/103b，其具有作为接触区域实施例的内接触焊盘102和在其表面上的铜层101（图2a）。非导电衬底103a/103b可以是电路板，其可以由有机材料或者纤维强化有机材料或颗粒强化有机材料等制成，例如，环氧树脂、聚酰亚胺、双马来酰亚胺三嗪、氰酸盐酯、聚苯并环丁烯或者其玻璃纤维合成物等。通过机械或者激光钻孔形成微通孔（BMV）104，以便暴露内接触焊盘102（图2b）。典型地，由诸如铜的金属形成所述内接触焊盘102。
任选地，在内接触焊盘102上形成阻挡层（图2中未示出），并且该阻挡层例如可以是镍的粘合层或者金的保护层。所述阻挡层还可以由钯、银、锡、镍/金叠层、镍/钯叠层、铬/钛叠层、钯/金叠层、或者镍/钯/金叠层等制成，其可以通过电镀、无电镀、化学气相沉积（CVD）或者物理气相沉积（PVD）等被制成。
接下来，将导电种层105沉积到包括外铜层101、内接触焊盘102和BMV104的壁的衬底表面上（图2c）。一般而言，所述种层例如通过在非导电表面的常规制造业中的并且本领域中熟知的无电沉积所形成。
所述导电种层105是导电的，其提供粘附力，允许对其上表面的暴露部分进行电镀，并且能防止随后的焊料沉积金属迁移到接触区域的底层金属。替代地，所述种层可以由两个金属层构成。用于第二金属的优选例子是铜，因为其为随后的电镀提供合适的表面。
可以通过施加导电种层来在电镀之前使所述非导电衬底活化。例如，PrintedCircuitsHandbook,C.F.CoombsJr.(Ed.),6thEdition,McGrawHill,28.5至28.9和30.1至30.11页中描述的各种方法可以被用于所述活化。这些过程涉及形成包括碳颗粒、Pd胶体或导电聚合物的导电层。
专利文献中描述了这些过程中的一些，并且下面给出了例子：
欧洲专利EP0616053描述了用于向（不具有无电镀涂层）的非导电衬底施加金属涂层的过程，其包括：
a.利用包括贵金属/IVA族金属溶胶的活化剂来接触所述衬底，以获得处理的衬底；
b.利用具有pH11以上到pH13的自加速和补充浸渍金属成分来接触所述处理的衬底，所述金属成分包括下述的溶液：
(i)Cu(II)、Ag、Au或Ni的可溶金属盐或其混合物，
(ii)IA族金属氢氧化物，
(iii)包括有机材料的络合剂，对于所述金属盐的金属的离子而言，其具有从0.73到21.95的累计形成常数logK。
该过程导致了能被用于随后的电涂覆的薄导电层。在本领域中将所述过程称为“连接（Connect）”过程。
美国专利5503877描述了非导电衬底的金属化，其涉及使用络合物以便在非金属衬底上生成金属种子。这些金属种子为随后的电镀提供了充分的导电性。在本领域中将所述过程称为所谓的“Neoganth”过程。
美国专利5693209涉及一种用于非导电衬底的金属化的过程，其涉及使用导电吡咯聚合物。本领域中将所述过程称为“CompactCP”过程。
欧洲专利1390568B1还涉及非导电衬底的直接电解金属化。其涉及使用导电聚合物来获得用于随后的电涂覆的导电层。所述导电聚合物具有噻吩单元。本领域中将所述过程称为“SeleoCP”过程。
最后，还可以利用胶质的或者含有离子化钯离子的溶液来使所述非导电衬底活化，例如，在PrintedCircuitsHandbook,C.F.CoombsJr.(Ed.),6thEdition,McGrawHill,28.9和30.2至30.3页中描述了用于此的方法。
根据本发明，所述导电种层105可以由单个金属层、单个金属合金层制成，或者可以由至少两个不同的单层的多层制成。从由铜、锡、钴、镍、银、锡铅合金、铜镍合金、铜铬合金、铜钌合金、铜铑合金、铜银合金、铜铱合金、铜钯合金、铜铂合金、铜金合金和铜稀土合金、铜镍银合金、铜镍稀土金属合金构成的组中选择适于作为导电种层的金属和金属合金。铜和铜合金被优选作为导电种层105。
根据本发明的优选实施例，也可以通过无电镀方法来形成所述导电种层105，其中，所述催化金属不使用贵金属，而是使用铜作为催化金属。可以在美国专利No.3993491和3993848中找到用于在非导电表面上形成这样的催化铜的典型例子。
所述导电种层105的厚度优选小于0.1毫米，并且更优选处于0.0001毫米和0.005毫米之间。根据所述种层105在焊料材料中的溶解度，所述种层105能完全溶解到焊料沉积中，或在回流过程之后仍然至少部分地存在。
在本发明的优选实施例中，所述种层105由铜制成。在回流操作期间，所述种层105被完全溶解到焊料沉积层108中，并且形成了均一的锡铜合金。可以根据所要沉积的焊料材料108的体积来调整种层105的目标厚度，以便在回流之后获得锡铜合金，其与典型的无铅焊料材料，例如，具有3wt.-%的铜的锡铜合金类似。
在本发明的另一实施例中，通过无电镀来沉积铜镍合金作为导电种层105。在回流操作期间，使导电种层105溶解到焊料沉积层108中，并且形成均一的锡铜镍合金。再者，相对于稍后沉积的焊料沉积层108的预期体积来调整所述种层105的厚度以及调整所述种层105中的镍含量在回流操作之后得到作为目标的锡铜镍合金成分，其与典型的Sn-Cu-Ni焊料材料的成分相似。
较薄的种层105是优选的，因为能够在蚀刻溶液中更快地去除较薄的种层，可以缩短对于将所述非导电衬底103a/103b浸入所述蚀刻溶液中所需要的时间。
现在参考图2d，通过本领域已知的技术来将抗蚀剂层106沉积到所述衬底上，并使其图案化。在图案化之后，暴露所述BMV。
接下来，通过电镀在BMV104中形成焊料沉积层108（图2e）。
在本发明的一个实施例中，该过程步骤还能够通过形成开口107来在涂覆有导电种层105的外铜层101上形成抗蚀剂图案（图2d）。该实施例允许在BMV104中制造焊料沉积层的同时创建外部电路110（图2h）。在这种情况下，焊料材料还起着为形成外部电路110所必需的图案化的金属抗蚀剂层109的作用。
根据本发明的优选实施例，所述焊料材料108是锡或者锡合金，所述锡合金是由锡和从铅、银、铜、铋、锑、锌、镍、铝、镁、铟、碲和镓构成的组中选择的元素的混合物制成的。
锡和锡合金电镀液在本领域是已知的。通常使用的锡或锡合金电镀液成分以及用于镀敷的工艺参数在下文中被描述。
连同其他镀液的组分一起可以添加Sn2+离子源、抗氧化剂和表面活性剂。
Sn2+离子源可以是可溶解的含锡阳极，或者在使用不可溶阳极的情况下，其可以是可溶解Sn2+离子源。甲烷磺酸锡Sn(MSA)2因为它的高溶解度而是优选的Sn2+离子源。典型地，Sn2+离子源的浓度足以向所述镀液中提供处于大约10g/l和大约100g/l之间的Sn2+离子，优选处于大约15g/l和大约95g/l之间的Sn2+离子，更优选处于大约40g/l和大约60g/l之间的Sn2+离子。例如，可以添加Sn(MSA)2，从而向电镀液提供处于大约30g/l和大约60g/l之间的Sn2+离子。
优选的合金为锡银合金。在这样的情况下，所述电镀液附加地含有可溶解的银盐，通常使用的是硝酸盐、醋酸盐，并且优选使用甲烷磺酸盐。典型地，Ag+离子源的浓度足以向所述镀液中提供处于大约0.1g/l和大约1.5g/l之间的Ag+离子，优选处于大约0.3g/l和大约0.7g/l之间的Ag+离子，更优选处于大约0.4g/l和大约0.6g/l之间的Ag+离子。例如，可以添加Ag(MSA)，从而向电镀液提供处于大约0.2g/l和大约1.0g/l之间的Ag+离子。
可以向本发明的镀液添加抗氧化剂，从而对抗溶液中的Sn2+离子的氧化而使镀液稳定。可以以处于大约0.1g/l和大约10g/l之间的浓度，优选处于大约0.5g/l和大约3g/l之间的浓度来添加诸如对苯二酚、儿茶酚、羟基和氨基取代吡啶以及羟基、二羟基或三羟基苯甲酸中的任何一种的优选抗氧化剂。例如，可以将对苯二酚以大约2g/l的浓度添加到镀液。
可以添加表面活性剂以促进衬底的润湿。表面活性剂似乎起着温和的沉积抑制剂的作用，其能在一定程度上抑制三维生长，由此改善所述膜的形态和形貌。其还有助于使晶粒尺寸细化，这产生了更加均匀的凸点。示范性阴离子表面活性剂包括烷基磷酸酯、烷基醚磷酸盐、烷基硫酸盐、烷基醚硫酸盐、烷基磺酸盐、烷基醚磺酸盐、羧酸醚、羧酸酯、烷基芳基磺酸盐、芳基烷基醚磺酸盐、芳基磺酸盐和磺基丁二酸酯。
本发明的电解电镀液优选具有酸性pH，以抑制阳极钝化，实现更好的阴极效率，并且实现更具延展性的沉积。因此，镀液pH优选处于大约0和大约3之间。在优选实施例中，镀液的pH为0。因此，可以使用硝酸、乙酸和甲烷磺酸来实现优选的酸性pH。在一个优选实施例中，所述酸为甲烷磺酸。所述酸的浓度优选处于大约50g/l和大约200g/l之间，更优选处于大约70g/l和大约120g/l之间。例如，可以将处于大约50g/l和大约160g/l之间的甲烷磺酸添加到电镀液，从而实现pH0的镀液，并且所述甲烷磺酸充当导电电解质。
例如，在Jordan:TheElectrodepositionofTinanditsAlloys,1995,p.71-84中公开了典型的镀液成分。
可以通过直流（DC）或脉冲镀敷来执行用于焊料储存（solderdepot）镀敷的锡和锡合金的镀敷。脉冲镀敷技术尤其适于填充如图2-6中所示的本发明的结构。脉冲镀敷的优点是更好的表面分布均匀性和改善的晶体结构，其中，锡沉积具有更加精细的晶粒尺寸，并且因此具有更好的可焊性属性。而且，与DC镀敷相比，通过脉冲镀敷可以获得更高的可适用电流密度，因此可以获得更高的吞吐量。
一般而言，可以施加1-20A/dm2的有效电流密度下的电流脉冲。替代地，可以利用1-3A/dm2的电流密度下的DC来执行镀液的操作。
例如，施加具有3A/dm2的电流密度的锡脉冲镀敷在30分钟的镀敷时间内产生了40μm的锡沉积的平均厚度。所述表面上的厚度变化仅为+/-15%。施加DC镀敷可以获得仅1A/dm2的最大电流密度。获得40μm的锡沉积的厚度的镀敷时间为86分钟。表面上的变化为+/-33%，因而比脉冲镀敷高得多。
优选脉冲参数如下：
将至少一个正向电流脉冲的持续时间与至少一个反向电流脉冲的持续时间的比值调整为至少1:0-1:7，优选为至少1:0.5-1:4，以及更优选为至少1:1-1:2.5。
可以将至少一个正向电流脉冲的持续时间调整为优选至少5ms到1000ms。
优选将至少一个反向电流脉冲的持续时间调整为最多0.2-5ms，以及最优选为0.5-1.5ms。
优选将工件处的至少一个正向电流脉冲的峰值电流密度调整为1-30A/dm2的值。尤其优选的是，在水平过程中工件处的至少一个正向电流脉冲的峰值电流密度具有大约2-8A/dm2。在垂直过程中，工件处的至少一个正向电流脉冲的最优选的峰值电流密度为1-5A/dm2。
工件处的至少一个反向电流脉冲的峰值电流密度将被优选地调整为0-60A/dm2的值。尤其优选的是，在水平过程中工件处的至少一个反向电流脉冲的峰值电流密度具有大约0-20A/dm2。在垂直过程中，工件处的至少一个正向电流脉冲的最优选的峰值电流密度为0-12A/dm2。
现在，再次参考图2：在下一步骤中，通过本领域已知的技术来去除抗蚀剂层106（图2e），留下焊料沉积层108、外铜层101、导电种层105和任选地留下图案化的金属抗蚀剂层109。
参考图2g，去除不受焊料沉积层108保护的导电种层105和外铜层101，并且还任选地去除图案化的金属抗蚀剂层109。
优选通过将不被焊料沉积层108覆盖的导电种层105和外铜层101完全化学蚀刻，以及可选地将图案化的金属抗蚀剂层109完全化学蚀刻，来执行所述去除。在去除不被焊料沉积层108覆盖的导电种层105和外铜层101时，所述焊料沉积层108具有蚀刻抗蚀剂的功能。因而，不需要诸如光致抗蚀剂的附加的蚀刻抗蚀剂或掩模。可以电解地或者化学地执行铜和铜合金的蚀刻，其也被称为剥离。
一般而言，可以在焊料沉积层108起着蚀刻抗蚀剂作用的同时，利用相同的蚀刻溶液来在单个蚀刻步骤中去除所述导电种层105和外铜层101。可以通过应用例行实验来选择合适的蚀刻溶液。
例如，在PrintedCircuitsHandbook,C.F.CoombsJr.(Ed.),6thEdition,McGrawHill,34.6至34.18页中公开了用于铜和铜合金的典型蚀刻或剥离成分。
用于铜和铜合金的典型蚀刻成分为过硫酸盐和硫酸、卡罗酸的混合物、过氧化物和无机酸的混合物、CuCl2、过氧化物和无机酸的混合物、CuCl2和氨水的混合物。
接下来，通过蚀刻或剥离来去除任选的图案化的金属抗蚀剂层109（图2g和2h）。
例如，在Jordan:TheElectrodepositionofTinanditsAlloys,1995,p.373-377中公开了用于锡和锡合金的典型蚀刻或剥离成分。
在电解剥离方法期间，将锡或其合金阳极溶解在70-90℃的温度下的10wt.%的NaOH溶液中。
一般在70-90℃的升高温度下，在含有如NaOH（大约10wt.-%）之类的强碱的溶液中执行化学剥离。可以将有机添加剂，尤其是如p-硝基苯酚之类的硝基芳烃化合物添加到所述溶液。
替代地，可以在下述溶液中执行化学剥离：
-过氧化氢，通常具有添加的氟化物，
-基于硝酸和硝酸盐的体系，其含有5-40wt.-%的硝酸盐，
-基于HCl/氯化铜的体系，其含有5-20wt.-%的HCl，以及具有2.5mg/l的氯化铜的初始浓度。
任选地去除所述图案化的金属抗蚀剂层109，并且同时去除所述焊料沉积层108的一部分（图2h）。在这种情况下，通过由所述外铜层101的未受蚀刻的部分所形成的铜的环形圈111来使所述焊料沉积层108机械地稳定。
现在参考图2i，焊料抗蚀剂层112被沉积到衬底表面上并被图案化，从而形成开口113以使焊料沉积层108暴露，对图案化的外铜层110进行保护，并提供绝缘。为此目的可以应用机械钻孔和激光钻孔两者。激光钻孔是用于形成具有≤150μm的直径的开口113的优选方法。可以应用UV型或CO2型激光钻孔方法。
将根据图2i的结构中的开口113被表示为SRO（焊料抗蚀剂开口），并且其优选具有大约5-1.000μm的尺寸，优选为大约10-500μm的尺寸，以及甚至更优选为20-250μm的尺寸。SRO的高度在5-250μm之间变化，优选为大约10-50μm。将相邻接触区域的中心点的距离表示为间距，对于IC衬底而言，其从90-300μm的范围变动，并且对于印刷电路而言，其从150-1.000μm的范围变动。
通过已知技术沉积所述焊料抗蚀剂层112。可适用于本发明的例子为丝网印刷和/或光刻工艺。根据本发明可以使用各种类型的焊料掩模：UV-硬化焊料掩模、可热固二组分焊料掩模和光可成像焊料掩模。
接下来，使焊球117或焊膏附着到SRO113和焊料沉积层108（图2j），并通过回流操作来将其焊接到具有外层接触焊盘120的第二衬底（图2k）。所得到的焊点118是无空洞的。
尽管针对根据图2的衬底详细描述了该过程顺序，但是其不限于此，并且可以被应用到所有种类的衬底。在图3-6中示出了能被相应地处理的本发明的一些附加的优选实施例。在本发明的又一实施例中，形成了高焊料沉积层108和外部电路110（图3）：锡蚀刻抗蚀剂层114被沉积到所述衬底表面上并被图案化，使所述抗蚀剂层仅保护所述焊料沉积层108（图3g2）。然后，在保持受到抗蚀剂层114保护的焊料沉积层108的同时去除图案化的金属抗蚀剂层109（图3g3）。接下来，去除所述抗蚀剂层114。
在本发明的又一实施例中，向所述图案化的金属抗蚀剂层109上而不是向如图3g2中所示的所述焊料沉积层108上沉积抗蚀剂层114。然后，通过电镀向焊料沉积层108上沉积附加的焊料材料，随后是去除抗蚀剂层114，并去除图案化的抗蚀剂层109。
现在，参考图4，向导电种层105上施加金属115的共形涂层（图4c2）。优选的金属115是通过电镀所沉积的铜或铜合金。接下来，将抗蚀剂层106附着到衬底表面，通过本领域已知的技术使其图案化，以便使共形涂覆的BMV104暴露以及任选地使用于金属抗蚀剂107的开口暴露（图4d）。然后，将焊料沉积层108镀敷到共形涂覆的BMV104中，并将其任选地作为图案化的金属抗蚀剂层109而镀敷到任选的开口107中（图4e）。
在本发明的又一实施例（图5）中，抗蚀剂层106被附着到衬底表面，并被图案化，以便暴露BMV104以及任选地暴露用于金属抗蚀剂层107的开口（图5d）。接下来，利用附加的金属层115来对BMV104进行共形涂覆，该附加的金属层115最优选是铜或铜合金的电镀层（图5d2）。任选地，将附加的金属层115沉积到用于金属抗蚀剂层107的任选开口中。然后，通过电镀将焊料沉积层108沉积到所述共形涂覆的BMV104中（图5e）。
在本发明的又一实施例（图6）中，将中间焊料沉积顶层121沉积到焊料沉积层108上，并且任选地将中间图案化的金属抗蚀剂顶层122沉积到所述图案化的金属抗蚀剂层109上（图6e2）。中间焊料沉积顶层121和中间金属抗蚀剂顶层优选由从银、铜、镍以及上述金属与锡的合金构成的组中选择的金属所构成。中间焊料沉积顶层121起着储料器的作用，其用于在回流操作期间与焊料沉积层108一起形成合金。例如，由银构成的中间焊料沉积层121和由锡构成的焊料沉积层108在回流操作期间形成了均一的锡银合金。可以相对于焊料沉积层108的体积和成分利用中间焊料沉积顶层121的厚度和成分来获得具有期望成分和属性的焊料材料合金。
下面的例子进一步说明了本发明。
范例
过程顺序是根据图2的。
使用根据图2a的具有外铜层101和内层接触焊盘102的PCB衬底。
在下一步骤中，利用UV激光来钻出开口104（图2b）。
通过去污（dismear）过程，即包括下述步骤的碱性高锰酸盐处理来去除开口104内的污迹：a)使塑料材料在基于丁基乙二醇的膨胀剂内进行膨胀，b)利用基于高锰酸钾的成分来进行高锰酸盐蚀刻，以及c)利用包括过氧化氢的还原剂溶液来进行还原。
接下来，在整个衬底表面上形成铜的导电种层105（图2c）。为此，首先利用含有离子化钯的酸性溶液接触所述表面，并且然后利用用于无电铜沉积的溶液接触所述表面。
然后，将干膜光致抗蚀剂106（PM250，DuPont）层压到所述外铜层101上。按照标准过程使所述干膜光致抗蚀剂图案化，从而使开口104暴露（图2d）。
此后，根据含有下述成分的镀液将锡焊料沉积层108和图案化的金属抗蚀剂层109镀敷在所述导电层上（图2e）：
作为Sn(MSA)2的45g/l的Sn2+、60ml/l的MSA（70%溶液）、2g/l的氢醌和100mg/l的苯亚甲基丙酮。
所述镀液的pH为0，温度为25℃。镀敷时间为7分钟。应用下述参数来使用脉冲镀敷：
正向电流脉冲的平均电流密度：2A/dm2；
正向电流脉冲的持续时间：20ms；
反向电流脉冲的平均电流密度：0A/dm2（无反向脉冲，仅暂停脉冲）；
反向电流脉冲的持续时间：4ms。
在没有任何空洞形成的情况下利用锡焊料沉积来完全填充根据图2e的开口108。此外，利用图案化的金属抗蚀剂层109来填充开口107。
然后，利用2wt.-%的碳酸钾的水溶液来去除所述图案化的干膜光致抗蚀剂106（图2f）。
通过利用包括200ml/l的HCl（32%）和160g/l的CuCl2·2H2O的蚀刻成分蚀刻铜层101和导电种层105，来形成结构化的铜层110和铜环111（图2g）。出于此目的，在45℃的温度下，在具有喷嘴阵列的水平机构中使蚀刻成分接触所述衬底。接触时间大约为30s。所述焊料沉积层108具有金属抗蚀剂的功能。因而，没有诸如光致抗蚀剂的附加的蚀刻抗蚀剂或掩模被用于形成所述结构化的铜层110和铜环111。
在下一步骤中，通过在含有30vol.-%的硝酸的溶液中，在40℃的温度下处理1分钟来去除所述图案化的金属抗蚀剂层109和所述焊料沉积层108的一部分（图2h）。
接下来，将具有25μm的厚度的焊料抗蚀剂层112（LackwerkePeters，ELPEMERSD2467SG-DG（525））沉积到所述结构化的铜层110以及非导电衬底103a的相邻表面上。所述焊料抗蚀剂层被光结构化，以便使所述焊料沉积层108暴露（图2i）。
锡焊料沉积108是无空洞的，其示出了非常均一的表面分布，并且是无晶须的（whiskerfree）。所述衬底适于被焊接到芯片或电路。
在回流118焊接之后所得到的焊点是无空洞的。

Claims (11)

1.一种在衬底上形成焊料沉积的方法，其包括下述步骤：
a.提供包括铜或铜合金表面（101）的衬底，该衬底包括至少一个内层接触焊盘（102），
b.贯穿铜表面（101）形成用于所述至少一个内层接触焊盘（102）的开口（104），
c.将包括开口（104）和至少一个内层接触焊盘（102）的整个衬底表面与适于在衬底表面上提供导电层（105）的溶液相接触，
d.沉积和图案化抗蚀剂层（106），从而使所述至少一个内层接触焊盘（102）暴露，
e.将由锡或锡合金构成的焊料沉积层（108）电镀到所述开口（104）中，
f.去除所述抗蚀剂层（106），
g.通过蚀刻来去除未被焊料沉积层（108）覆盖的裸露的导电层（105）和处于未被锡或锡合金层覆盖的所述导电层（105）之下的铜或铜合金表面（101），
其中，所述焊料沉积层（108）具有蚀刻抗蚀剂的功能，
h.施加焊料抗蚀剂层（112），并形成焊料抗蚀剂开口（113），从而使焊料沉积层（108）暴露。
2.根据权利要求1所述的方法，其中，在步骤d.中还形成用于金属抗蚀剂的开口（107），用在步骤e.中通过电镀锡或锡合金形成的图案化的金属抗蚀剂层（109）来填充所述用于金属抗蚀剂的开口。
3.根据权利要求2所述的方法，其中，所述步骤g进一步包括以下附加过程步骤：
g2将锡蚀刻抗蚀剂层（114）沉积到焊料沉积层（108）上，并去除层（109），以及
g3从所述焊料沉积层（108）去除所述锡蚀刻抗蚀剂层（114）。
4.根据权利要求2或3所述的方法，其中，通过蚀刻来去除金属抗蚀剂层（109）。
5.根据权利要求1所述的方法，其中，在权利要求1中的步骤c.和步骤d.之间向所述导电层105上沉积附加的金属层（115）。
6.根据权利要求1所述的方法，其中，在权利要求1中的步骤d.和步骤e.之间向所述开口104上沉积附加的金属层（115）。
7.根据权利要求1所述的方法，其中，在步骤e后，将中间焊料沉积顶层（121）沉积到所述焊料沉积层（108）上。
8.根据权利要求1所述的方法，其中，所述导电种层（105）从由以下构成的组中选择：铜、镍、银、其合金以及前述金属和合金的多层。
9.根据权利要求1所述的方法，其中，向衬底施加回流处理，以使焊料沉积层（108）和焊料抗蚀剂层（112）被附着。
10.根据权利要求1所述的方法，其中，所述内层接触焊盘（102）包括通孔或沟槽。
11.根据权利要求1所述的方法，其中，所述衬底是印刷电路板、IC衬底或插入机构。
CN201180033258.6A 2010-07-05 2011-06-23 在衬底上形成焊料沉积的方法 Active CN103026475B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10168468A EP2405468A1 (en) 2010-07-05 2010-07-05 Method to form solder deposits on substrates
EP10168468.6 2010-07-05
PCT/EP2011/060580 WO2012004137A2 (en) 2010-07-05 2011-06-23 Method to form solder deposits on substrates

Publications (2)

Publication Number Publication Date
CN103026475A CN103026475A (zh) 2013-04-03
CN103026475B true CN103026475B (zh) 2016-05-18

Family

ID=43385592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180033258.6A Active CN103026475B (zh) 2010-07-05 2011-06-23 在衬底上形成焊料沉积的方法

Country Status (8)

Country Link
US (1) US8871631B2 (zh)
EP (2) EP2405468A1 (zh)
JP (1) JP5808403B2 (zh)
KR (1) KR101842730B1 (zh)
CN (1) CN103026475B (zh)
ES (1) ES2565214T3 (zh)
TW (1) TWI564977B (zh)
WO (1) WO2012004137A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
TWI521622B (zh) * 2014-05-07 2016-02-11 中原大學 金屬凸塊之形成方法
CN106486445A (zh) * 2015-09-02 2017-03-08 力成科技股份有限公司 封装基板及半导体封装结构
US9953908B2 (en) 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
DE102016103585B4 (de) 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
US10049996B2 (en) * 2016-04-01 2018-08-14 Intel Corporation Surface finishes for high density interconnect architectures
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
US10608158B2 (en) 2017-09-29 2020-03-31 International Business Machines Corporation Two-component bump metallization
US10695875B2 (en) * 2018-03-19 2020-06-30 Asia Vital Components Co., Ltd. Soldering method of soldering jig
JP6635139B2 (ja) * 2018-03-20 2020-01-22 三菱マテリアル株式会社 錫又は錫合金めっき堆積層の形成方法
JP6677873B2 (ja) * 2018-03-26 2020-04-08 三菱マテリアル株式会社 錫又は錫合金めっき液及び該液を用いたバンプの形成方法
WO2019181905A1 (ja) * 2018-03-20 2019-09-26 三菱マテリアル株式会社 錫又は錫合金のめっき液、バンプの形成方法、回路基板の製造方法
EP3770305A4 (en) 2018-03-20 2021-12-15 Mitsubishi Materials Corporation TIN OR TIN ALLOY PLATING LIQUID, BUMPER MOLDING DEVICE AND METHOD OF MANUFACTURING A CIRCUIT BOARD

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518917B (en) * 2000-01-12 2003-01-21 Sumitomo Metal Mining Co A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier
TW200737375A (en) * 2006-03-17 2007-10-01 Advanced Semiconductor Eng Method for forming metal bumps

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993491A (en) 1973-12-07 1976-11-23 Surface Technology, Inc. Electroless plating
US3993848A (en) 1975-02-18 1976-11-23 Surface Technology, Inc. Catalytic primer
US5693209A (en) 1989-09-14 1997-12-02 Atotech Deutschland Gmbh Process for metallization of a nonconductor surface
US5503877A (en) 1989-11-17 1996-04-02 Atotech Deutschalnd Gmbh Complex oligomeric or polymeric compounds for the generation of metal seeds on a substrate
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
PT616053E (pt) 1993-03-18 2001-07-31 Atotech Usa Inc Metedo e composicao para revestimento por imersao sem formaldeiro com auto acelaracao e reabastecimento
US5480835A (en) 1993-05-06 1996-01-02 Motorola, Inc. Electrical interconnect and method for forming the same
US5391514A (en) 1994-04-19 1995-02-21 International Business Machines Corporation Low temperature ternary C4 flip chip bonding method
US5492266A (en) 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
JP3310499B2 (ja) 1995-08-01 2002-08-05 富士通株式会社 半導体装置
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
JP3566929B2 (ja) * 2000-01-12 2004-09-15 住友金属鉱山株式会社 半導体装置用テープキャリアおよび半導体装置とそれらの製造方法
DE10124631C1 (de) 2001-05-18 2002-11-21 Atotech Deutschland Gmbh Verfahren zum direkten elektrolytischen Metallisieren von elektrisch nichtleiteitenden Substratoberflächen
TW508987B (en) 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
TWI272683B (en) * 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
TWI264253B (en) * 2004-10-12 2006-10-11 Phoenix Prec Technology Corp Method for fabricating conductive connection structure of circuit board
TWI270329B (en) * 2005-04-04 2007-01-01 Phoenix Prec Technology Corp Method for fabricating conducting bump structures of circuit board
TWI308382B (en) * 2006-07-25 2009-04-01 Phoenix Prec Technology Corp Package structure having a chip embedded therein and method fabricating the same
KR101278526B1 (ko) * 2007-08-30 2013-06-25 삼성전자주식회사 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법
FR2935130B1 (fr) 2008-08-25 2011-04-08 Airbus France Hublot, notamment hublot pour cabine d'aeronef
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518917B (en) * 2000-01-12 2003-01-21 Sumitomo Metal Mining Co A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier
TW200737375A (en) * 2006-03-17 2007-10-01 Advanced Semiconductor Eng Method for forming metal bumps

Also Published As

Publication number Publication date
ES2565214T3 (es) 2016-04-01
KR101842730B1 (ko) 2018-03-27
JP5808403B2 (ja) 2015-11-10
EP2591497A2 (en) 2013-05-15
WO2012004137A3 (en) 2012-03-01
KR20130084652A (ko) 2013-07-25
TWI564977B (zh) 2017-01-01
WO2012004137A2 (en) 2012-01-12
US20130168438A1 (en) 2013-07-04
JP2013530544A (ja) 2013-07-25
EP2405468A1 (en) 2012-01-11
US8871631B2 (en) 2014-10-28
CN103026475A (zh) 2013-04-03
EP2591497B1 (en) 2016-01-06
TW201209946A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
CN103026475B (zh) 在衬底上形成焊料沉积的方法
CN103026476B (zh) 在衬底上形成焊料合金沉积的方法
TWI437135B (zh) 在基板上形成焊料沈積之方法
TW201212138A (en) Method to form solder deposits and non-melting bump structures on substrates
EP2180770A1 (en) Method to form solder deposits on substrates
EP3560304B1 (en) Method of forming a solderable solder deposit on a contact pad
EP2244285A1 (en) Method to form solder deposits on substrates
EP2416634A1 (en) Method to form solder deposits on substrates
KR100726059B1 (ko) 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
EP2506690A1 (en) Method to form solder deposits and non-melting bump structures on substrates
TW200410344A (en) Method for plating metal layer over pads on substrate for semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant