CN106486445A - 封装基板及半导体封装结构 - Google Patents

封装基板及半导体封装结构 Download PDF

Info

Publication number
CN106486445A
CN106486445A CN201510553312.XA CN201510553312A CN106486445A CN 106486445 A CN106486445 A CN 106486445A CN 201510553312 A CN201510553312 A CN 201510553312A CN 106486445 A CN106486445 A CN 106486445A
Authority
CN
China
Prior art keywords
connecting pad
solder ball
resist layer
base plate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510553312.XA
Other languages
English (en)
Inventor
张连家
柯志明
蓝源富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN201510553312.XA priority Critical patent/CN106486445A/zh
Publication of CN106486445A publication Critical patent/CN106486445A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种封装基板及半导体封装结构，包括本体、多个导通孔、多个芯片接垫、多个焊球接垫及金属抗蚀层。本体具有相对的置晶面以及植球面且包括凹陷于植球面的多个开口。这些导通孔贯穿本体且连接这些开口。这些芯片接垫配置于置晶面且分别电性连接于这些导通孔。这些焊球接垫分别位在本体中靠近植球面的这些开口处且电性连接于这些导通孔。金属抗蚀层覆盖各焊球接垫上的局部位置且外露于植球面的这些开口，各焊球接垫的直径大于对应的开口的直径，且本体包覆各焊球接垫上未被金属抗蚀层覆盖的部位。本发明的封装基板具有较佳的焊球接附性。

Description

封装基板及半导体封装结构
技术领域
本发明是有关于一种封装基板及半导体封装结构，且特别是有关于具有较佳的焊球接附性的一种封装基板及半导体封装结构。
背景技术
芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。常见的封装方法是芯片通过导线接合(wire bonding)或覆晶接合(flip chip bonding)等方式而安装至封装基板，以使芯片上的接点可电性连接至封装基板。因此，芯片的接点分布可通过封装基板重新配置，以符合下一层级的外部元件的接点分布。
以其中一种单层的半导体封装结构的制作流程为例，一般而言，封装基板具有一置晶面以及一植球面，置晶面与植球面上分别有芯片接垫及金属层，芯片接垫与金属层之间以贯穿的导通孔连接。封装基板会配置在一载板上，将芯片放置于置晶面并通过导线或是覆晶的方式连接于置芯片上的芯片接垫之后，会以包封体覆盖在芯片与封装基板上。其后，将载板分离于封装基板，再通过蚀刻的方式蚀刻掉部分的金属层而露出植球面以及凹陷于植球面的开口处的焊球接垫。然而，在蚀刻的过程中，控制蚀刻的深度是相当困难的，若蚀刻的深度太深，焊球接垫的厚度就会太小，而影响其后与焊球之间的接附强度，焊球会容易脱离于封装基板的焊球接垫，或者，焊球接垫也可能会与焊球一起脱离于封装基板。
发明内容
本发明提供一种封装基板，具有较佳的焊球接附性。
本发明提供一种半导体封装结构，其具有上述的封装基板。
本发明的一种封装基板，包括本体、多个导通孔、多个芯片接垫、多个焊球接垫及金属抗蚀层。本体具有相对的置晶面以及植球面且包括凹陷于植球面的多个开口。这些导通孔贯穿本体且连接这些开口。这些芯片接垫配置于置晶面且分别电性连接于这些导通孔。这些焊球接垫分别位在本体中靠近植球面的这些开口处且电性连接于这些导通孔。金属抗蚀层覆盖各焊球接垫上的局部位置且外露于植球面的这些开口，各焊球接垫的直径大于对应的开口的直径，且本体包覆各焊球接垫上未被金属抗蚀层覆盖的部位。
在本发明的一实施例中，上述的金属抗蚀层包括金层，且金属抗蚀层的厚度约在0.2微米至0.4微米之间。
在本发明的一实施例中，上述的金属抗蚀层还包括镍层，位在金层与这些焊球接垫之间。
在本发明的一实施例中，上述的这些焊球接垫与金属抗蚀层凹陷于植球面。
本发明的一种半导体封装结构，包括封装基板、芯片、包封体及多个焊球。封装基板包括本体、多个导通孔、多个芯片接垫、多个焊球接垫及金属抗蚀层。本体具有相对的置晶面以及植球面且包括凹陷于植球面的多个开口。这些导通孔贯穿本体且连接这些开口。这些芯片接垫配置于置晶面且分别电性连接于这些导通孔。这些焊球接垫分别位在本体中靠近植球面的这些开口处且电性连接于这些导通孔。金属抗蚀层覆盖各焊球接垫上的局部位置且外露于植球面的这些开口，各焊球接垫的直径大于对应的开口的直径，且本体包覆各焊球接垫上未被金属抗蚀层覆盖的部位。芯片配置于本体的置晶面上且电性连接于这些芯片接垫。包封体覆盖于封装基板的置晶面与芯片。这些焊球配置于植球面的这些开口且连接于金属抗蚀层。
在本发明的一实施例中，上述的金属抗蚀层包括金层，且金属抗蚀层的厚度约在0.2微米至0.4微米之间。
在本发明的一实施例中，上述的金属抗蚀层还包括镍层，位在金层与这些焊球接垫之间。
在本发明的一实施例中，上述的这些焊球接垫与金属抗蚀层凹陷于植球面，各焊球的部分伸入对应的开口。
在本发明的一实施例中，上述的芯片以导线或是凸块连接于这些芯片接垫。
在本发明的一实施例中，上述的半导体封装结构还包括绝缘层，配置在本体的置晶面上这些芯片接垫以外的区域。
基于上述，本发明的封装基板与半导体封装结构通过将金属抗蚀层覆盖各焊球接垫上的局部位置(焊球接垫上对应于开口的位置，也就是焊球接垫的中央区域)，金属抗蚀层可保护焊球接垫，以避免发生焊球接垫被过度蚀刻而厚度不够的状况。此外，本发明的封装基板与半导体封装结构的各焊球接垫的直径大于对应的开口的直径，且本体包覆各焊球接垫上未被金属抗蚀层覆盖的部位(也就是焊球接垫的周围区域)。因此，本体会卡住焊球接垫上未被金属抗蚀层覆盖的部位，焊球接垫便不会轻易地脱离于本体。
为了使本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的一种半导体封装结构的局部示意图；
图2是图1的半导体封装结构的封装基板的局部示意图；
图3是图2的局部放大示意图。
附图标记说明：
10：半导体封装结构；
20：芯片；
30：包封体；
40：焊球；
50：绝缘层；
60：导线；
100：封装基板；
110：本体；
112：置晶面；
114：植球面；
116：开口；
120：导通孔；
130：芯片接垫；
140：焊球接垫；
150：金属抗蚀层；
152：金层；
154：镍层。
具体实施方式
图1是依照本发明的一实施例的一种半导体封装结构的局部示意图。图2是图1的半导体封装结构的封装基板的局部示意图。图3是图2的局部放大示意图。需说明的是，图2仅绘示出局部的封装基板100，实际上封装基板100的导通孔120、芯片接垫130、焊球接垫140的数量并不以此为限制。
请参阅图1至图3，本实施例的半导体封装结构10包括封装基板100、芯片20、包封体30、多个焊球40及绝缘层50。更详细地说，封装基板100包括本体110、多个导通孔120、多个芯片接垫130、多个焊球接垫140及金属抗蚀层150。本体110具有相对的置晶面112以及植球面114且包括凹陷于植球面114的多个开口116。这些芯片接垫130配置于置晶面112，这些焊球接垫140分别位在本体110中靠近植球面114的这些开口116处。这些导通孔120贯穿本体110且连接这些开口116。这些芯片接垫130与这些焊球接垫140分别电性连接于这些导通孔120。在本实施例中，导通孔120是实心的导柱，但在其他实施例中，导通孔120也可以是空心的，只要可以电性连接于置晶面112上的芯片接垫130以及位在开口116中的焊球接垫140即可。
为了避免封装基板100在制作的过程之中对焊球接垫140过度蚀刻而导致焊球接垫140的厚度太薄，进而影响到焊球接垫140与焊球40之间的接附性。在本实施例中，金属抗蚀层150覆盖各焊球接垫140上的局部位置且外露于植球面114的这些开口116，由于金属抗蚀层150不会受到蚀刻程序影响，可有效地保护焊球接垫140，以避免焊球接垫140受到过度蚀刻而发生厚度不够的状况。
更详细地说，制造者可先视封装基板100需要多少厚度的焊球接垫140，在此厚度的焊球接垫140上覆盖金属抗蚀层150，金属抗蚀层150覆盖各焊球接垫140上对应于开口116的位置，也就是焊球接垫140的中央区域。如此一来，在蚀刻植球面114上的金属层(未绘示)时，当金属层被蚀刻完而露出植球面116以及金属抗蚀层150时，由于金属抗蚀层150不会受到蚀刻药液的影响，可有效地保护焊球接垫140。因此，焊球接垫140能够具有所需的厚度。
在本实施例中，金属抗蚀层150包括金层152及镍层154，镍层154位在金层152与这些焊球接垫140之间。在其他实施例中，金属抗蚀层150也可以仅有金层152。此外，金属抗蚀层150的厚度约在0.2微米至0.5微米之间。当然，金属抗蚀层150的种类以及厚度并不以此为限制，只要在蚀刻过程中可以保护焊球接垫140不被蚀刻，且能够导通于焊球接垫140即可。
另外，由于导通孔120的宽度较窄，焊球接垫140与导通孔120之间存在颈缩的轮廓，而使得焊球接垫140与导通孔120之间的连接强度较弱。为了避免发生焊球接垫140与焊球40一起脱离于本体110的状况，在本实施例中，各焊球接垫140的直径大于对应的开口116的直径，且本体110包覆各焊球接垫140上未被金属抗蚀层150覆盖的部位(也就是焊球接垫140的周围区域)。由图3可清楚地看到，本体110会卡住焊球接垫140上未被金属抗蚀层150覆盖的部位(也就是焊球接垫140下方的周围区域)，焊球接垫140便不会轻易地脱离于本体110。
请回到图1，芯片20配置于本体110的置晶面112上且电性连接于这些芯片接垫130。在本实施例中，芯片20是以打线的形式，通过导线60连接于这些芯片接垫130。当然，在其他实施例中，芯片20也可以是覆晶的形式，以凸块连接于这些芯片接垫130。包封体30覆盖于封装基板100的置晶面112与芯片20，以保护芯片20以及导线60。这些焊球接垫140与金属抗蚀层150凹陷于植球面114，这些焊球40配置于植球面114的这些开口116，各焊球40的部分伸入对应的开口116以连接于金属抗蚀层150。绝缘层50配置在本体110的置晶面112上这些芯片接垫130以外的区域，以保护置晶面112上的其他线路。
综上所述，本发明的封装基板与半导体封装结构通过将金属抗蚀层覆盖各焊球接垫上的局部位置(焊球接垫上对应于开口的位置，也就是焊球接垫的中央区域)，金属抗蚀层可保护焊球接垫，以避免发生焊球接垫被过度蚀刻而厚度不够的状况。此外，本发明的封装基板与半导体封装结构的各焊球接垫的直径大于对应的开口的直径，且本体包覆各焊球接垫上未被金属抗蚀层覆盖的部位(也就是焊球接垫的周围区域)。因此，本体会卡住焊球接垫上未被金属抗蚀层覆盖的部位，焊球接垫便不会轻易地脱离于本体。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种封装基板，其特征在于，包括：
本体，具有相对的置晶面以及植球面且包括凹陷于所述植球面的多个开口；
多个导通孔，贯穿所述本体且连接所述多个开口；
多个芯片接垫，配置于所述置晶面且分别电性连接于所述多个导通孔；
多个焊球接垫，分别位在所述本体中靠近所述植球面的所述多个开口处且电性连接于所述多个导通孔；以及
金属抗蚀层，覆盖各所述焊球接垫上的局部位置且外露于所述植球面的所述多个开口，各所述焊球接垫的直径大于对应的所述开口的直径，且所述本体包覆各所述焊球接垫上未被所述金属抗蚀层覆盖的部位。
2.根据权利要求1所述的封装基板，其特征在于，所述金属抗蚀层包括金层，且所述金属抗蚀层的厚度约在0.2微米至0.4微米之间。
3.根据权利要求2所述的封装基板，其特征在于，所述金属抗蚀层还包括镍层，位在所述金层与所述多个焊球接垫之间。
4.根据权利要求1所述的封装基板，其特征在于，所述多个焊球接垫与所述金属抗蚀层凹陷于所述植球面。
5.一种半导体封装结构，其特征在于，包括：
封装基板，包括：
本体，具有相对的置晶面以及植球面且包括凹陷于所述植球面的多个开口；
多个导通孔，贯穿所述本体且连接所述多个开口；
多个芯片接垫，配置于所述置晶面且分别电性连接于所述多个导通孔；
多个焊球接垫，分别位在所述本体中靠近所述植球面的所述多个开口处且电性连接于所述多个导通孔；
金属抗蚀层，覆盖各所述焊球接垫上的局部位置且外露于所述植球面的所述多个开口，各所述焊球接垫的直径大于对应的所述开口的直径，且所述本体包覆各所述焊球接垫上未被所述金属抗蚀层覆盖的部位；
芯片，配置于所述本体的所述置晶面上且电性连接于所述多个芯片接垫；
包封体，覆盖于所述封装基板的所述置晶面与所述芯片；以及
多个焊球，配置于所述植球面的所述多个开口且连接于所述金属抗蚀层。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述金属抗蚀层包括金层，且所述金属抗蚀层的厚度约在0.2微米至0.4微米之间。
7.根据权利要求6所述的半导体封装结构，其特征在于，所述金属抗蚀层还包括镍层，位在所述金层与所述多个焊球接垫之间。
8.根据权利要求5所述的半导体封装结构，其特征在于，所述多个焊球接垫与所述金属抗蚀层凹陷于所述植球面，各所述焊球的部分伸入对应的所述开口。
9.根据权利要求5所述的半导体封装结构，其特征在于，所述芯片以导线或是凸块连接于所述多个芯片接垫。
10.根据权利要求5所述的半导体封装结构，其特征在于，还包括：
绝缘层，配置在所述本体的所述置晶面上所述多个芯片接垫以外的区域。
CN201510553312.XA 2015-09-02 2015-09-02 封装基板及半导体封装结构 Pending CN106486445A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510553312.XA CN106486445A (zh) 2015-09-02 2015-09-02 封装基板及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510553312.XA CN106486445A (zh) 2015-09-02 2015-09-02 封装基板及半导体封装结构

Publications (1)

Publication Number Publication Date
CN106486445A true CN106486445A (zh) 2017-03-08

Family

ID=58237963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510553312.XA Pending CN106486445A (zh) 2015-09-02 2015-09-02 封装基板及半导体封装结构

Country Status (1)

Country Link
CN (1) CN106486445A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536631A (zh) * 2003-04-09 2004-10-13 全懋精密科技股份有限公司 半导体封装基板的电性连接垫电镀金属层结构及其制法
TW200423318A (en) * 2003-04-28 2004-11-01 Advanced Semiconductor Eng Multi-chip package substrate for flip-chip and wire bonding
CN1585114A (zh) * 2003-08-22 2005-02-23 全懋精密科技股份有限公司 有电性连接垫金属保护层的半导体封装基板结构及其制法
TW200537630A (en) * 2004-05-12 2005-11-16 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
US7041591B1 (en) * 2004-12-30 2006-05-09 Phoenix Precision Technology Corporation Method for fabricating semiconductor package substrate with plated metal layer over conductive pad
TW200837908A (en) * 2007-03-09 2008-09-16 Advanced Semiconductor Eng Package substrate stripe, metal surface treatment method thereof and chip package structure
US20090294962A1 (en) * 2008-05-30 2009-12-03 Phoenix Precision Technology Corporation Packaging substrate and method for fabricating the same
CN101819959A (zh) * 2009-01-30 2010-09-01 三洋电机株式会社 半导体模块和便携式设备
CN102124563A (zh) * 2008-06-30 2011-07-13 三洋电机株式会社 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备
CN102820270A (zh) * 2011-06-09 2012-12-12 欣兴电子股份有限公司 封装基板及其制法
CN103026475A (zh) * 2010-07-05 2013-04-03 安美特德国有限公司 在衬底上形成焊料沉积的方法
US20140346670A1 (en) * 2010-01-13 2014-11-27 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536631A (zh) * 2003-04-09 2004-10-13 全懋精密科技股份有限公司 半导体封装基板的电性连接垫电镀金属层结构及其制法
TW200423318A (en) * 2003-04-28 2004-11-01 Advanced Semiconductor Eng Multi-chip package substrate for flip-chip and wire bonding
CN1585114A (zh) * 2003-08-22 2005-02-23 全懋精密科技股份有限公司 有电性连接垫金属保护层的半导体封装基板结构及其制法
TW200537630A (en) * 2004-05-12 2005-11-16 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
US7041591B1 (en) * 2004-12-30 2006-05-09 Phoenix Precision Technology Corporation Method for fabricating semiconductor package substrate with plated metal layer over conductive pad
TW200837908A (en) * 2007-03-09 2008-09-16 Advanced Semiconductor Eng Package substrate stripe, metal surface treatment method thereof and chip package structure
US20090294962A1 (en) * 2008-05-30 2009-12-03 Phoenix Precision Technology Corporation Packaging substrate and method for fabricating the same
CN102124563A (zh) * 2008-06-30 2011-07-13 三洋电机株式会社 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备
CN101819959A (zh) * 2009-01-30 2010-09-01 三洋电机株式会社 半导体模块和便携式设备
US20140346670A1 (en) * 2010-01-13 2014-11-27 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
CN103026475A (zh) * 2010-07-05 2013-04-03 安美特德国有限公司 在衬底上形成焊料沉积的方法
CN102820270A (zh) * 2011-06-09 2012-12-12 欣兴电子股份有限公司 封装基板及其制法

Similar Documents

Publication Publication Date Title
CN102543923B (zh) 半导体器件及其制造方法
US8405212B2 (en) Semiconductor package
CN108063094A (zh) 基于基板的扇出型晶圆级封装
US8420451B2 (en) Manufacturing method of semiconductor device
CN106816388B (zh) 半导体封装结构及其制作方法
CN107154362A (zh) 制造具有光学检测特征的模制的半导体封装体的方法
CN102456648B (zh) 封装基板的制法
TW201801260A (zh) 半導體封裝件及半導體封裝件之製造方法
KR102597994B1 (ko) 배선 구조체 및 이의 형성 방법
US10804114B2 (en) Methods for making a multilevel leadframe by etching a conductive sheet from two opposite sides
CN103681563A (zh) 集成电路中具有开口的金属焊盘
JP2011249718A (ja) 半導体装置及びその製造方法
CN205984951U (zh) 双面贴装的扇出封装结构
US20070069355A1 (en) Package with barrier wall and method for manufacturing the same
CN109559998A (zh) 用于mram装置的磁屏蔽封装结构及其制造方法
TWI336501B (en) Method for making a direct chip attach device and structure
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
JP2000216203A (ja) Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置
CN106486445A (zh) 封装基板及半导体封装结构
US8183683B1 (en) Semiconductor device and fabricating method thereof
CN100565853C (zh) 半导体装置及其制造方法、电路基板和电子机器
JP4511148B2 (ja) 半導体装置の製造方法
CN107611096A (zh) 晶圆级芯片封装结构及其制备方法
CN107611095A (zh) 晶圆级芯片封装结构及其制备方法
CN107611094A (zh) 晶圆级芯片封装结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170308