CN102124563A - 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备 - Google Patents

元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备 Download PDF

Info

Publication number
CN102124563A
CN102124563A CN2009801318061A CN200980131806A CN102124563A CN 102124563 A CN102124563 A CN 102124563A CN 2009801318061 A CN2009801318061 A CN 2009801318061A CN 200980131806 A CN200980131806 A CN 200980131806A CN 102124563 A CN102124563 A CN 102124563A
Authority
CN
China
Prior art keywords
insulating barrier
electrode
semiconductor
basis material
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801318061A
Other languages
English (en)
Other versions
CN102124563B (zh
Inventor
长松正幸
臼井良辅
柴田清司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN102124563A publication Critical patent/CN102124563A/zh
Application granted granted Critical
Publication of CN102124563B publication Critical patent/CN102124563B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备，该半导体装置(10)具有利用焊球(270)将设置在第一半导体模块(100)上的第一电极部(160)和设置在第二半导体模块(200)上的第二电极部(242)接合的PoP结构。第一电极部具有：厚度与设置在绝缘树脂层(130)上的布线层(140)的厚度相等的第一导体部(162)、形成在第一导体部(162)上的第二导体部(164)、设置在第二导体部(164)上的镀金层(166)。

Description

元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备
技术领域
本发明涉及搭载半导体元件的元件搭载用基板，特别是涉及具有层叠封装结构的半导体装置及通过倒装芯片安装方法能够搭载半导体元件的元件搭载用基板。
背景技术
近年来，随着电子设备的小型化和高性能化，谋求使电子设备所使用的半导体装置进一步小型化、高密度化。为了满足这样的需求，已知在封装上搭载封装的称之为层叠封装(Package on Package，PoP)的三维封装技术。
例如，有关三维封装中的制造方法之一例记载在专利文献1中。专利文献1公开了焊料被供给到通孔布线的位置的封装结构。由专利文献1的图12可知，焊料仅供给到通孔的布线上。在该焊料上配置有焊球，并层叠有同样被供给有焊料和配置有焊球的封装。
另外，半导体装置的小型化、薄型化例如能够通过缩小元件搭载用基板中的半导体元件的安装面积来实现。作为缩小元件搭载用基板中的半导体元件的安装面积的方法，已知在半导体元件的外部连接电极上形成焊料凸块，并对焊料凸块和元件搭载用基板的电极焊盘进行焊接的倒装芯片安装方法。
专利文献1：(日本)特开平4-280695号公报
在现有的PoP结构中，为了使上侧的封装底面不与下侧的封装上表面干涉，需要提高使用于上侧的封装安装的焊球的高度。而且，在通过倒装芯片安装方法将半导体元件安装在元件搭载用基板的半导体装置中，为了确保半导体元件与元件搭载用基板之间的间隙，有必要提高使用于倒装芯片安装的焊球的高度。如果焊球高度变高，则焊球的直径必然变大。因此，不仅焊球自身所占有的区域增大，而且焊球搭载用的电极焊盘的面积增大，从而阻碍了半导体装置的小型化。
发明内容
本发明鉴于上述课题而提出，其目的在于提供一种减少封装和半导体元件的搭载所需的焊球和电极焊盘所需的面积，以实现半导体装置的进一步的小型化和高密度化的技术。本发明的另一个目的在于提供一种谋求提高元件搭载用基板和半导体元件的连接可靠性的技术。
本发明的一实施方式为元件搭载用基板。该元件搭载用基板是用于搭载半导体元件的基板，其特征在于，包括：基体材料、形成在基体材料的一个主表面上的布线层及设置在基体材料的一个主表面上且厚度比布线层的厚度厚的焊料接合用的电极部。
本发明的另一个实施方式为半导体模块。该半导体模块的特征在于，包括：上述的元件搭载用基板、搭载在基体材料的一个主表面侧的半导体元件、密封半导体元件的密封树脂。
本发明的另一实施方式为半导体装置。该半导体装置的特征在于，具有第一半导体模块、第二半导体模块和焊料构件；所述第一半导体模块具有：基体材料、搭载在基体材料的一个主表面侧的第一半导体元件、密封第一半导体元件的密封树脂、形成在基体材料的一个主表面上的布线层、设置在基体材料的一个主表面上且具有比布线层的上表面位置高的焊料接合用的上表面的第一电极部；所述第二半导体模块搭载在密封树脂的上方，在该第二半导体模块的下表面具有第二电极部，并封装有第二半导体元件；所述焊料构件将第一电极部和第二电极部连接。
本发明的另一实施方式为半导体装置。该半导体装置的特征在于，具有第一半导体模块、第二半导体模块和焊料构件，第二电极部的厚度比第二布线层的厚度厚；所述第一半导体模块具有：基体材料、搭载在基体材料的一个主表面侧的第一半导体元件、密封第一半导体元件的密封树脂、形成在基体材料的一个主表面上的第一布线层、设置在基体材料的一个主表面上且具有焊料接合用的上表面的第一电极部；所述第二半导体模块搭载在密封树脂的上方，在该第二半导体模块的下表面具有第二电极部和第二布线层；所述焊料构件将第一电极部和第二电极部连接。
本发明的另一个实施方式为元件搭载用基板的制造方法。该元件搭载用基板的制造方法的特征在于，包括：在基体材料的一个主表面上构图布线层的工序；形成具有开口的第一绝缘层的工序，该开口使布线层中的用于搭载封装的焊料构件接合用的电极区域露出；以及在开口中填充导电材料的工序。
本发明的另一个实施方式为半导体装置的制造方法。该半导体装置的制造方法的特征在于，包括：制备包括第一基体材料和搭载在第一基体材料上的第一半导体元件的第一半导体模块的工序，该第一基体材料在半导体元件搭载面上形成布线层及厚度比布线层的厚度厚的焊料接合用的第一电极部；制备包括第二基体材料和搭载在第二基体材料上的第二半导体元件的第二半导体模块的工序，该第二基体材料在与半导体元件搭载面相反一侧形成焊料接合用的第二电极部；以及在第一半导体模块上配置第二半导体模块，并将第一电极部和第二电极部接合的工序。
本发明的又一个实施方式为半导体装置的制造方法。该半导体装置的制造方法的特征在于，包括：制备包括第一基体材料和搭载在第一基体材料上的第一半导体元件的第一半导体模块的工序，该第一基体材料在半导体元件搭载面上形成焊料接合用的第一电极部；制备包括第二基体材料和搭载在第二基体材料上的第二半导体元件的第二半导体模块的工序，该第二基体材料在与半导体元件搭载面相反一侧形成布线层及厚度比布线层的厚度厚的焊料接合用的第二电极部；以及在第一半导体模块上配置第二半导体模块，并将第一电极部和第二电极部接合的工序。
本发明的另一个实施方式为元件搭载用基板。该元件搭载用基板的特征在于，具有：基体材料、设置在基体材料的一个主表面上且具有电极形成区域的布线层、设置在电极形成区域的周围且具有使电极形成区域露出的开口部的绝缘层，以及具有埋入绝缘层的开口部内的埋入部和比绝缘层的开口部周围的上表面向上方突出的突出部且与电极形成区域电连接的电极；从电极上方看时，突出部的周边位于埋入部的周边的外侧。根据该实施方式，能够谋求提高元件搭载用基板和半导体元件的连接可靠性。
在上述实施方式中，从电极的上方看时，可以使突出部的上表面中的平坦部的周边位于埋入部的周边的外侧。
在上述实施方式中，可以将绝缘层作为第一绝缘层，将开口部作为第一开口部，并且具有第二绝缘层，其设置在第一绝缘层上的第一开口部的周围且具有使电极形成区域露出的第二开口部；在电极中，埋入部埋入第一开口部和第二开口部内，突出部比第二绝缘层的第二开口部周围的上表面向上方突出，从电极的上方看时，突出部的周围位于埋入部的周边的外侧。
在上述实施方式中，从电极的上方看时，可以使突出部的上表面中的平坦部的周边位于埋入部的周边的外侧。
在上述实施方式中，从第二绝缘层的上方看时，可以使第二开口部的周边位于第一开口部的周边的外侧。
本发明的又一个实施方式为半导体模块。该半导体模块的特征在于，具有：上述任一实施方式的元件搭载用基板、设置有与电极相对的元件电极的半导体元件，电极与元件电极电连接。
本发明的另一个实施方式为便携式设备。该便携式设备的特征在于，搭载有上述实施方式的半导体装置或者半导体模块。
本发明的另一个实施方式为元件搭载用基板的制造方法。该元件搭载用基板的制造方法的特征在于，包括：在基体材料的一个主表面上构图具有电极形成区域的布线层的工序、形成具有使电极形成区域露出的开口部的绝缘层的工序，以及在将导电材料填充开口部并填满开口部内后，使该导电材料比绝缘层的开口部周围的上表面向上方突出，并且，将导电材料填充而从绝缘层的上方看时直到导电材料的周边扩展到开口部的周边的外侧的工序。
在上述实施方式中，可以将绝缘层作为第一绝缘层，将开口部作为第一开口部；还包括在第一绝缘层上的第一开口部的周围形成具有使电极形成区域露出的第二开口部的第二绝缘层的工序；在填充导电材料的工序中，在将导电材料填充并填满第一绝缘层和第二绝缘层内后，使该导电材料比第二绝缘层的第二开口部周围的上表面向上方突出，并且，将导电材料填充而从第二绝缘层的上方看时直到导电材料的周边扩展到第二开口部的周边的外侧。
根据本发明，能够减少封装和半导体元件的搭载所需的焊球和电极焊盘所需的面积，谋求半导体装置的进一步的小型化和高密度化。
附图说明
图1为示出实施方式1的半导体装置结构的示意剖面图；
图2为示出实施方式1的半导体装置具有的第一电极部及其周围结构的局部放大图；
图3(A)～(C)为示出实施方式1的半导体装置的制造方法的工序剖面图；
图4(A)～(C)为示出实施方式1的半导体装置的制造方法的工序剖面图；
图5(A)～(D)为示出实施方式1的半导体装置的制造方法的工序剖面图图；
图6(A)～(C)为示出实施方式1的半导体装置的制造方法的工序剖面图图；
图7为示出实施方式2的半导体装置结构的示意剖面图；
图8为示出实施方式3的半导体装置结构的示意剖面图；
图9为示出实施方式4的半导体装置结构的示意剖面图；
图10为示出实施方式5的半导体装置结构的示意剖面图；
图11为示出实施方式6的半导体装置结构的示意剖面图；
图12为示出实施方式7的半导体装置结构的示意剖面图；
图13为示出实施方式8的半导体装置结构的示意剖面图；
图14为示出实施方式9的半导体装置结构的示意剖面图；
图15为示出实施方式10的半导体装置结构的示意剖面图；
图16为示出实施方式11的半导体装置结构的示意剖面图；
图17为示出实施方式12的元件搭载用基板和半导体模块的结构的示意剖面图；
图18是示出半导体模块的电极及其周围结构的局部放大剖面图；
图19是元件搭载用基板的局部俯视图；
图20(A)、(B)是元件搭载用基板的局部剖面图；
图21(A)～(D)是示出半导体模块的制造方法的工序剖面图；
图22(A)～(D)是示出半导体模块的制造方法的工序剖面图；
图23(A)～(C)是示出半导体模块的制造方法的工序剖面图；
图24是元件搭载用基板的电极及其周围部分的SEM照片图；
图25是示出实施方式13的元件搭载用基板及半导体模块的结构的示意剖面图；
图26是示出半导体模块的电极及其周围结构的局部放大剖面图；
图27(A)～(D)是示出半导体模块的制造方法的工序剖面图；
图28(A)～(C)是示出半导体模块的制造方法的工序剖面图；
图29是示出实施方式14的便携式电话机结构的图；
图30是便携式电话机的局部剖面图；
图31是便携式电话机的局部剖面图。
附图标记说明
10半导体装置；100第一半导体模块；130绝缘树脂层；140，142第三电极部；150第一绝缘层；152第二绝缘层；200第二半导体模块；1001，1002半导体模块；1010基体材料；1011通孔；1012通孔导体；1020布线层；1021铜箔；1022电极形成区域；1030第一绝缘层；1032第一开口部；1040，1240电极；1042，1242埋入部；1044，1244突出部；1045，1055，1245镀金层；1050下表面侧布线层；1051铜箔；1060下表面侧绝缘层；1062下表面侧开口部；1070，1080焊球；1090镀覆掩模；1100，1200元件搭载用基板；1230第二绝缘层；1232第二开口部；1300半导体元件；1310纽扣凸块。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。在所有附图中，对于同样的结构要素赋予同样的附图标记，酌情省略说明。
(实施方式1)
图1为示出实施方式1的半导体装置10的结构的示意剖面图。图2为示出半导体装置10具有的第一电极部160及其周围结构的局部放大图。半导体装置10具有在第一半导体模块100上层叠第二半导体模块200的PoP结构。
第一半导体模块100具有在第一元件搭载用基板110上层叠两个半导体元件120，122的结构。
元件搭载用基板110包括：构成基体材料的绝缘树脂层130、形成在绝缘树脂层130的一个主表面上的配线层140、形成在绝缘树脂层130的另一个主表面上的第三电极部142、形成在绝缘层130的一个主表面上的第一绝缘层150和第二绝缘层152。
作为绝缘树脂层130，例如可以由BT树脂等三聚氰胺衍生物、液晶聚合物、环氧树脂、PPE树脂、聚酰亚胺树脂、氟树脂、酚醛树脂、聚酰胺双马来酰亚胺等热固性树脂形成。
在绝缘树脂层130的一个主表面(在本实施方式中，指半导体元件搭载面)上设置有规定图案的配线层140。此外，在绝缘树脂层130的一个主表面上设置有用于接合封装搭载用的焊料的第一电极部160。关于第一电极部160，将在后面详述。此外，在绝缘树脂层130的另一个主表面上设置有规定图案的第三电极部142。作为构成配线层140和第三电极部142的材料，例如为铜。配线层140和第三电极部142的厚度例如为20μm。虽未特别图示，但在绝缘树脂层130的另一个主表面上设置有与第三电极部142同层且相同高度的配线层。
在绝缘树脂130的规定位置设置有贯通绝缘树脂层130的通孔导体132。通孔导体132例如通过镀铜形成。第一电极部160和第三电极部142通过通孔导体132电连接。
在绝缘树脂层130的一个主表面上设置有第一绝缘层150。第一绝缘层150分为第一电极部160周边的第一绝缘层150a和半导体元件搭载区域的第一绝缘层150b。
第一绝缘层150a覆盖第一电极部160的周围及第一电极部160的上表面周边部。换言之，在第一绝缘层150a上设置有使第一电极部160的中央区域露出的开口。
第二绝缘层152以使设置在第一绝缘层150a上的开口周边的第一绝缘层150a的上表面露出的方式层叠在第一绝缘层150a上。
第一绝缘层150和第二绝缘层152例如由光阻焊层形成。第一绝缘层150a的厚度例如为20～30μm。第二绝缘层152的厚度例如为50μm。
第一电极部160包括第一导体部162、第二导体部164及镀金层166。
第一导体部162与配线层140位于同一层，形成在绝缘树脂层130的一个主表面上。进一步，第一导体部162具有与配线层140相同的厚度(例如20μm)。第一导体部162的直径例如为350μm。
第二导体部164填充由第一导体部162的上表面、第一绝缘层150a的侧壁及第二绝缘层152的侧壁形成的空间。即，第二导体部164填满设置在第一绝缘层150a的开口，并且填充设置在第二绝缘层152的开口的一部分。由于设置在第二绝缘层152的开口的直径大于设置在第一绝缘层150a的开口的直径，因此，就第二导体部164的直径而言，设置在第二绝缘层152的开口的区域的直径大于设置在第一绝缘层150a的开口的区域的直径。换言之，第二导体部164的剖面形状为T形状或者蘑菇形状。第二导体部164的厚度例如为40μm。
而且，在第二导体部164的上表面形成有Ni/Au层等镀金层166。通过镀金层166，能够抑制第二导体部164的氧化。在作为镀金层166形成Ni/Au层时，Ni层的厚度例如为1～15μm，Au层的厚度例如为0.03～1μm。
在绝缘树脂层130的另一主表面上设置有第三绝缘层154。在第三绝缘层154上设置有用于在第三电极部142上搭载焊球170的开口。焊球170在设置于第三绝缘层154上的开口内与第三电极部142连接。
在以上说明的元件搭载用基板110上搭载有两个半导体元件120，122。具体而言，在第一绝缘层150b上搭载有第一半导体元件120。进而，在半导体元件120上搭载有半导体元件122。设置在半导体元件120上的元件电极(未图示)和规定区域的配线层140通过金线121进行引线接合连接。而且，设置在半导体元件122上的元件电极(未图示)和规定区域的布线层140通过金线123进行引线接合连接。作为半导体元件120，122的具体例子，可以举出集成电路(IC)、大规模集成电路(LSI)等半导体芯片。
密封树脂层180将半导体元件120，122、与该半导体元件120，122连接的配线层140密封。密封树脂层180使用例如环氧树脂，通过传递模塑法形成。
第二半导体模块200具有在元件搭载用基板210上搭载半导体元件220的结构。
元件搭载用基板210包括：构成基体材料的绝缘树脂层230、形成在绝缘树脂层230的一个主表面上的配线层240、形成在绝缘树脂层230的另一个主表面上的第二电极部242、形成在绝缘树脂层230的一个主表面上的第四绝缘层250、形成在绝缘树脂层230的另一个主表面上的第五绝缘层252。
作为绝缘树脂层230，例如可以由BT树脂等三聚氰胺衍生物、液晶聚合物、环氧树脂、PPE树脂、聚酰亚胺树脂、氟树脂、酚醛树脂、聚酰胺双马来酰亚胺等热固性树脂形成。
在绝缘树脂层230的一个主表面(半导体元件搭载面)上设置有规定图案的配线层240。虽未图示，但是，可以在配线层240上形成有镀金层。此外，在绝缘树脂层230的另一个主表面上设置有第二电极部242。作为构成配线层240和第二电极部242的材料，例如为铜。配线层240和第二电极部242通过在绝缘树脂层230的规定位置贯通绝缘树脂层230的通孔导体(未图示)电连接。虽未特别图示，但在绝缘树脂层230的另一个主表面上设置有与第二电极部242同层且相同高度的配线层。
在绝缘树脂层230的一个主表面上设置有由光阻焊层等构成的第四绝缘层250。此外，在绝缘树脂层230的另一个主表面上设置有由光阻焊层等构成的第五绝缘层252。在第五绝缘层252上设置有用于在第二电极部242上搭载焊球270的开口。焊球270在设置于第五绝缘层252上的开口内与第二电极部242连接。
在以上说明的元件搭载用基板210上搭载有第二半导体元件220。具体而言，在第四绝缘层250的半导体元件搭载区域上搭载有半导体元件220。设置在半导体元件220上的元件电极(未图示)与规定区域的配线层240通过金线221进行引线接合连接。作为半导体元件220的具体例子，可以举出集成电路(IC)、大规模集成电路(LSI)等半导体芯片。
密封树脂层280将半导体元件220、与该半导体元件220连接的配线层240密封。密封树脂层280使用例如环氧树脂，通过传递模塑法形成。
第一半导体模块100的第一电极部160与第二半导体模块200的第二电极部242通过焊球270接合，由此实现第二半导体模块200搭载在第一半导体模块100上方(密封树脂层180的上方)的PoP结构。
(半导体装置的制造方法)
参照图3至图6说明实施方式1的半导体装置的制造方法。首先，如图图3(A)所示，制备在两主表面上粘贴有铜箔300的绝缘树脂层130。
下一步，如图3(B)所示，通过钻孔加工、激光加工等挖凿加工，在绝缘树脂层130和铜箔300的规定区域形成通孔310。
下一步，如图3(C)所示，通过无电解电镀和电解电镀，在通孔310填充铜形成通孔导体132，并且对设置在绝缘树脂层130的两主表面上的铜箔300进行厚膜化。
下一步，如图4(A)所示，在绝缘树脂层130的一个主表面和另一个主表面(与半导体元件搭载面相反的一侧)上，通过已知的光刻法和蚀刻法，形成规定图案的布线层140、第一导体部162及第三电极部142。
下一步，如图4(B)所示，采用已知的光刻法和蚀刻法，在绝缘树脂层130的一个主表面上形成具有使第一导体部162的中央区域露出的开口的第一绝缘层150a、具有使布线层140露出的开口的第一绝缘层150b、具有使第三电极部142的中央区域露出的开口的第三绝缘层154。在此，布线层140和第一导体部162由图3(C)所示的铜箔300形成，因此厚度相等。
下一步，如图4(C)所示，采用已知的光刻法和蚀刻法，形成具有使开口周边的第一绝缘层150a的上表面露出的开口的第二绝缘层152。即，使设置在第二绝缘层152的开口的直径大于设置在第一绝缘层150a的开口的直径。
下一步，如图5(A)所示，采用已知的光刻法和蚀刻法，形成覆盖布线层140的抗蚀层320。
下一步，如图5(B)所示，在设置于第一绝缘层150a和第二绝缘层152的开口部分，通过电解电镀，将铜填充在第一导体部162的上方。在电镀过程中，首先，铜逐渐填充设置于第一绝缘层150a的开口内，设置于第一绝缘层150a的开口被铜填满。进而，铜开始向第一绝缘层150a的上表面扩展，且被第二绝缘层152堵住。此后，镀铜逐渐增加，在设置于第二绝缘层152的开口内填充到规定高度。由此，在第一导体部162上形成第二导体部164。第二导体部164的剖面形状为T形状或者蘑菇形状。
下一步，如图5(C)所示，在去除抗蚀层320(参照图5)后，通过镀金，在第二导体部164上形成由Ni/Au层构成的镀金层166。通过以上工序，形成实施方式1的元件搭载用基板110。在第二导体部164上形成镀金层166时，可以在布线层140的接合区域上同样形成镀金层。
下一步，如图5(D)所示，在第一绝缘层150b上搭载半导体元件120，在半导体元件120上进一步搭载半导体元件122。接着，采用引线接合法，利用金线121将设置在半导体元件120的上表面周边的元件电极(未图示)和布线层140的电极区域连接。同样地，采用引线接合法，利用金线123将设置在半导体元件122的上表面周边的元件电极(未图示)和布线层140的电极区域连接。接着，通过传递模塑法，采用密封树脂层180将半导体元件120和半导体元件122密封。
下一步，如图6(A)所示，制备上述第二半导体模块200。
下一步，如图6(B)所示，在将第二半导体模块200搭载于第一半导体模块100上的状态下，通过回流工序，在第一电极部160和第二电极部242上接合焊球270，将第一电极部160和第二电极部242电连接。
下一步，如图6(C)所示，在设置于第三绝缘层154的开口中，在第三电极部142上搭载焊球170。
通过以上工序，能够制造实施方式1的半导体装置10。
根据实施方式1的半导体装置10，能够得到以下效果。即，在第一半导体模块100中，第一电极部160的高度相比于布线层140更高。因此，利用焊球270，在第一半导体模块100上搭载第二半导体模块200时，能够使第二半导体模块200的底面不与第一半导体模块100的上表面干涉，且使焊球270的直径缩小。与此相伴，能够减少使焊球270接合的第一电极部160和第二电极部242的面积，进而能够使焊球270的设置达到窄节距化。
另外，由于构成第一电极部160的第二导体部164的形状由设置于第一绝缘层150a和第二绝缘层152的开口形状来确定，因此，不需要对第二导体部164进行构图，能够得到规定的形状。
另外，与设置在第二绝缘层152的开口的区域相比，设置于第一绝缘层150a的开口的区域中的第二导体部164的直径变小，由此能够减少第二导体部164所需的铜量，并且降低半导体装置100的制造成本。
(实施方式2)
图7为示出实施方式2的半导体装置10的结构的示意剖面图。除了不具有图1所示的第二绝缘层152以外，实施方式2的半导体装置10具有与实施方式1的半导体装置10相同的结构。
根据实施方式2的半导体装置10，与实施方式1同样，能够减少焊球270和第一电极部160所占有的面积，使第一电极部160达到窄节距化，进而能够谋求半导体装置10的小型化、高密度化。
另外，根据实施方式2的半导体装置10，由于能够省去图1所示的第二绝缘层152的形成工序，因此，能够简化半导体装置10的制造工序。
(实施方式3)
图8是示出实施方式3的半导体装置10的结构的示意剖面图。实施方式3的半导体装置10具有在实施方式2的半导体装置10上添加第二绝缘层152的结构。但是，在实施方式3的半导体装置10中，在第一电极部160与第二绝缘层152的侧壁之间生成有间隙，第二绝缘层152和第一电极部160未相互重叠。
根据本实施方式3的半导体装置10，与实施方式1同样，能够减少焊球270和第一电极部160所占有的面积，使第一电极部160达到窄节距化，进而能够谋求半导体装置10的小型化、高密度化。
另外，根据实施方式3的半导体装置10，通过回流工序，能够控制焊料270被熔化时的焊球270的焊料流向。由此，由于能够控制邻接的焊球270彼此短路，因此，能够提高半导体装置10的可靠性。而且，通过使熔化的焊料流入第一电极部160和第二绝缘层152的侧壁之间的间隙，焊球270与第一电极部160的接触面积增加，因此，能够提高焊球270与第一电极部160的密接性。
(实施方式4)
图9为示出实施方式4的半导体装置10的结构的示意剖面图。实施方式4的半导体装置10与实施方式3同样，具有在实施方式2的半导体装置10上添加第二绝缘层152的结构。但是，本实施方式与实施方式3的不同点在于，第二绝缘层152在第一电极部160的上表面周边区域与第一电极部160相互重叠。
根据实施方式4的半导体装置10，与实施方式1同样，能够减少焊球270和第一电极部160所占有的面积，使第一电极部160达到窄节距化，进而能够谋求半导体装置10的小型化、高密度化。
此外，根据实施方式4的半导体装置10，由于第一电极部160的上表面周边区域被第二绝缘层152按压，因此，能够抑制第一电极部160的突出部分161从第二绝缘层152剥离。
(实施方式5)
图10为示出实施方式5的半导体装置10的结构的示意剖面图。除了在第一半导体模块100和第二半导体模块200上搭载半导体元件的方式不同以外，实施方式5的半导体装置10具有与实施方式1的半导体装置10相同的结构。
在第一半导体模块100上，下侧的半导体元件120被倒装芯片连接。具体而言，设置于半导体元件120的由金(Au)构成的纽扣凸块(元件电极)124和设置于绝缘层130上的布线层140通过焊料126接合。另一方面，与实施方式1同样，上侧的半导体元件122通过金线123被引线接合连接。
在第二半导体模块200上，与第一半导体模块100同样，设置于半导体元件220的由金(Au)构成的纽扣凸块(元件电极)224和设置于绝缘树脂层230上的布线层240通过焊料226接合在一起。另一方面，与实施方式1同样，上侧的半导体元件222通过金线221被引线接合连接。
根据实施方式5的半导体装置10，如上所述可以实现第一电极部160的窄节距化。因此，通过增加搭载在第二半导体模块200上的半导体元件的数量，即使在增加了PoP结构所需的焊球270的数量的情况下，能够谋求半导体装置10的小型化，并且实现PoP结构。
(实施方式6)
图11为示出实施方式6的半导体装置10的结构的示意剖面图。除了在第一半导体模块100和第二半导体模块200上搭载上侧的半导体元件的方式不同以外，实施方式6的半导体装置10与实施方式5的半导体装置10具有相同的结构。
在第一半导体模块100上，上侧的半导体元件122被倒装芯片连接。具体而言，上侧的半导体元件122的面积相比下侧的半导体元件120的面积大，上侧的半导体元件122的周边部分在下侧的半导体元件120的上方向外突出。设置在上侧的半导体元件122的突出部分的下表面侧的由金(Au)构成的纽扣凸块(元件电极)125和设置在绝缘树脂层130上的布线层140通过焊料127接合。
同样地，在第二半导体模块200上，上侧的半导体元件222被倒装芯片连接。具体而言，上侧的半导体元件222的面积相比下侧的半导体元件220的面积大，上侧的半导体元件222的周边部分在下侧的半导体元件220的上方向外突出。设置在上侧的半导体元件222的突出部分的下表面侧的由金(Au)构成的纽扣凸块(元件电极)225和设置在绝缘树脂层230上的布线层240通过焊料227接合。
根据实施方式6的半导体装置10，能够得到与实施方式5相同的效果。
在实施方式1～6中，通过调节第一半导体模块100中的第一电极部160的高度，谋求具有PoP结构的半导体模块的小型化和高密度化。与此相对，在下面说明的实施方式7～10中，通过调节第二半导体模块200中的第二电极部242的高度，谋求具有PoP结构的半导体模块的小型化和高密度化。
(实施方式7)
图12为示出实施方式7的半导体装置10的结构的示意剖面图。第一半导体模块100中的第一电极部160与布线层140位于同一层，并且具有与布线层140的厚度相等的厚度。而且，第一半导体模块100在没有形成图1所示的第二绝缘层152方面与实施方式1不同。
另一方面，在第二半导体模块200中，第二电极部242具有与图1所示的第一电极部160相同的结构。即，第二电极部242包括第三导体部262、第四导体部264及镀金层266。
第三导体部262与设置在绝缘树脂层230的下表面侧的布线层246位于同一层，并且具有与布线层246的厚度相等的厚度。
第四导体部264填充由第三导体部262的下表面、第五绝缘层252的侧壁及第六绝缘层254的侧壁形成的空间。即，第四导体部264填满设置在第五绝缘层252的开口，并且填充设置在第六绝缘层254的开口的一部分。由于设置在第六绝缘层254的开口的直径大于设置在第五绝缘层252的开口的直径，因此，就第四导体部264的直径而言，设置在第六绝缘层254的开口的区域的直径大于设置在第五绝缘层252的开口的区域的直径。换言之，第四导体部264的剖面形状为T形状或者蘑菇形状。
而且，在第四导体部264的下表面上形成有Ni/Au层等镀金层266。通过镀金层266，抑制第四导体部264的氧化。
根据实施方式7的半导体装置10，能够得到与实施方式1相同的效果。
(实施方式8)
图13为示出实施方式8的半导体装置10的结构的示意剖面图。在第一半导体模块100和第二半导体模块200的封装结构上，实施方式8的半导体装置10与实施方式6相对应。第一半导体模块100与第二半导体模块200的接合结构与实施方式7相同。
根据实施方式8的半导体装置10，能够得到与实施方式7和实施方式6相同的效果。
(实施方式9)
图14为示出实施方式9的半导体装置10的结构的示意剖面图。在第一电极部242及其周围结构方面，实施方式9的半导体装置10与实施方式3相对应。即，在第六绝缘层254与第二电极部242之间设置有间隙。
根据实施方式9的半导体装置10，能够得到与实施方式7和实施方式3相同的效果。
(实施方式10)
图15为示出实施方式10的半导体装置10的结构的示意剖面图。在第二电极部242及其周围结构方面，实施方式10的半导体装置10与实施方式4相对应。即，在第二电极部242的下表面周边区域，第六绝缘层254与第二电极部242相互重叠。
根据实施方式10的半导体装置10，能够得到与实施方式7和实施方式4相同的效果。
(实施方式11)
图16为示出实施方式11的半导体装置10的结构的示意剖面图。本实施方式的半导体装置10是在数码照相机、数码摄像机、便携式电话机机附带的照相机等摄像装置中采用的照相机模块。在本实施方式的半导体装置10中，半导体元件120是CMOS型图像传感器等受光元件。设置在半导体元件120的元件电极(未图示)和规定区域的布线层140通过金线121进行引线接合连接。在半导体元件120中，光敏二极管以矩阵状形成，各光敏二极管根据受光量将光光电转换成电荷量，并作为像素信号输出。
在元件搭载用基板210上搭载的半导体元件220是驱动IC，具有控制半导体元件120的各摄像元件的曝光时机、像素信号的输出时机等。而且，在元件搭载用基板210上搭载有电容、电阻等芯片部件292。设置在半导体元件220上的元件电极(未图示)和规定区域的布线层240通过金线221进行引线接合连接。
在元件搭载用基板210上与半导体元件120的受光区域匹配设置有开口部294。半导体元件120的各摄像元件接收从开口部294入射的光，并输出像素信号。在元件搭载用基板210上以堵塞开口部294的方式搭载有光学滤光器290。通过光学滤光器290，遮断红外线等特定波长的光。
元件搭载用基板110和元件搭载用基板210的连接部分的结构与实施方式1相同。由此，根据实施方式11的半导体装置10，在照相机模块中得到与实施方式1相同的效果。
(实施方式12)
图17为示出实施方式12的元件搭载用基板1100和半导体模块1001的结构的示意剖面图。半导体模块1001具有在元件搭载用基板1100上将半导体元件1300倒装芯片连接的结构。
元件搭载用基板1100具有基体材料1010、在基体材料1010的一个主表面上设置的布线层1020、第一绝缘层1030、电极1040。而且，元件搭载用基板1100具有在基体材料1010的另一个主表面上设置的下表面侧布线层1050和下表面侧绝缘层1060。
基体材料1010能够采用例如BT树脂等三聚氰胺衍生物、液晶聚合物、环氧树脂、PPE树脂、聚酰亚胺树脂、氟树脂、酚醛树脂、聚酰胺双马来酰亚胺等热固性树脂形成。
布线层1020具有规定图案，被设置在基体材料1010的一个主表面(在本实施方式中，指半导体元件1300搭载面)上。布线层1020由铜等导电材料形成。在布线层1020的规定位置上设置有形成电极1040的电极形成区域1022。
下表面侧布线层1050具有规定图案，被设置在基体材料1010的另一个主表面上。下表面侧布线层1050由铜等导电材料形成。布线层1020和下表面侧布线层1050的厚度例如为10～25μm。在后述的下表面侧开口部1062中的下表面侧布线层1050的表面上，设置有Ni/Au层等镀金层1055。通过镀金层1055，抑制下表面侧布线层1050的氧化。在作为镀金层1055形成Ni/Au层时，Ni层的厚度例如为1～15μm，Au层的厚度例如为0.03～1μm。
在基体材料1010的规定位置，设置有贯通基体材料1010的通孔导体1012。通孔导体1012通过例如镀铜形成。通过通孔导体1012，布线层1020和下表面侧布线层1050被电连接。
第一绝缘层1030被设置在布线层1020的电极形成区域1022的周围。在本实施方式中，第一绝缘层1030覆盖布线层1020而设置，通过第一绝缘层1030防止布线层1020的氧化等。而且，在第一绝缘层1030上形成有使电极形成区域1022露出的第一开口部1032。在第一开口部1032内，电极1040与电极形成区域1022连接。第一绝缘层1030由例如光阻焊层形成，第一绝缘层1030的厚度例如为10～50μm。
电极1040具有埋入部1042和突出部1044，在第一开口部1032内与电极形成区域1022电连接。在突出部1044的表面上设置有Ni/Au层等镀金层1045。通过镀金层1045，抑制突出部1044的氧化。在作为镀金层1045形成Ni/Au层时，Ni层的厚度例如为1～15μm，Au层的厚度例如为0.03～1μm。
下面，参照图18至图20详细说明电极1040。图18是示出半导体模块1001的电极1040及其周围结构的局部放大剖面图。图19是元件搭载用基板1100的局部俯视图。图20(A)、(B)是元件搭载用基板1100的局部剖面图。图20(A)是图19中的A-A线剖面示意图，图20(B)是图19中的B-B线剖面示意图。
如图18所示，在第一开口部1032内埋入有电极1040的埋入部1042，并且与电极形成区域1022电连接。而且，在埋入部1042的上方，突出部1044与埋入部1042一体地形成，突出部1044比第一绝缘层1030的第一开口部1032周围的上表面向上方突出。而且，突出部1044在第一绝缘层1030上沿水平方向扩展，因此，当从电极1040上方(图18的上方)看时，突出部1044的周边位于埋入部102的周边的外侧。换言之，当从电极1040的上方看时，埋入部1042位于突出部1044的周边的内侧，在通过电极1040的中心轴的垂直剖面图中，突出部1044的宽度a大于埋入部1042的宽度c。即，电极1040的剖面形状为T形状或者蘑菇形状。在此，未考虑镀金层1045的厚度，但是，上述情况同样适用于考虑了镀金层1045的厚度的情况。
另外，在本实施方式的元件搭载用基板1100中，从电极1040的上方看时，突出部1044的上表面中的平坦部的周边位于埋入部1042的周边的外侧。即，在通过电极1040的中心轴的垂直剖面图中，突出部1044的上表面中的平坦部的宽度b大于埋入部1042的宽度c。埋入部1042和突出部1044的高度分别例如为5～20μm，突出部1044的宽度a、平坦部的宽度b及埋入部1042的宽度c分别例如为50μm、45μm、40μm。
下面，说明布线层1020和电极1040的位置关系。如图19所示，在元件搭载用基板1100的俯视图中，在被第一绝缘层1030覆盖的布线层1020的规定的端部区域，覆盖镀金层1045的突出部露出在第一绝缘层1030的上表面。如图20(A)所示，如果看到元件搭载用基板1100的剖面，电极形成区域1022形成在布线层1020的端部区域，电极1040被设置在电极形成区域1022上。具体而言，如图20(A)、(B)所示，电极1040的埋入部1042被设置在形成于第一绝缘层1030的对应电极形成区域1022的区域的第一开口部1032内，突出部1044一体地设置在埋入部1042的上方，并且比第一绝缘层1030的上表面向上方突出。
再回到图17，下表面侧绝缘层1060以覆盖下表面侧布线层1050的方式设置在基体材料1010的另一个主表面上，通过下表面侧绝缘层1060防止下表面侧布线层1050的氧化等。在下表面侧绝缘层1060上，在下表面侧布线层1050的接合区域上设置有用于搭载焊球1070的下表面侧开口部1062。在设置于下表面侧绝缘层1060的下表面侧开口部1062内，焊球1070通过镀金层1055与下表面侧布线层1050连接，半导体模块1001通过焊球1070与未图示的印刷布线基板连接。下表面侧绝缘层1060由例如光阻焊层形成，下表面侧绝缘层1060的厚度例如为10～50μm。
在具有上述结构的元件搭载用基板1100上搭载半导体元件1300形成半导体模块1001。具体而言，半导体元件1300通过利用焊球1080将设置于半导体元件1300的未图示的元件电极和元件搭载用基板1100的电极1040的突出部1044接合而与元件搭载用基板1100进行倒装芯片连接。
设置在半导体元件1300的元件电极分别与电极1040相对，在元件电极的表面上设置有由例如金(Au)构成的纽扣凸块1310。作为半导体元件1300的具体例子，可以举出集成电路(IC)、大规模集成电路(LSI)等半导体芯片。作为元件电极，采用例如铝(Al)。
虽然省略了图示，但是，可以在半导体元件1300与元件搭载用基板1100之间的间隙中填充例如由环氧树脂构成的底层填料，并且，能够利用底层填料保护元件电极和电极1040接合的部分。而且，半导体元件1300可以采用例如由环氧树脂等构成的密封树脂并通过传递模塑法等进行密封。
在本实施方式的半导体模块1001中，焊球1080接合在电极1040的突出部1044上，电极1040和半导体元件1300的元件电极通过焊球1080被电连接。突出部1044在第一绝缘层1030上沿水平方向扩展，从电极1040的上方看时，突出部1044的周边位于埋入部1042的周边的外侧，因此，能够确保通过焊球1080与元件电极连接的宽的连接区域。由此，能够提高元件搭载用基板1100和半导体元件1300的连接可靠性。
(元件搭载用基板及半导体模块的制造方法)
下面，参照图21至图23说明实施方式12的半导体模块1001的制造方法。图21(A)～(D)、图22(A)～(D)及图23(A)～(C)是表示半导体模块1001的制造方法的工序剖面图。
首先，如图21(A)所示，制备在一个主表面上粘贴有铜箔1021而在另一个主表面上粘贴有铜箔1051的基体材料1010。
下一步，如图21(B)所示，通过钻孔加工、激光加工等挖凿加工，在基体材料1010及铜箔1021，1051的规定区域形成通孔1011。
下一步，如图21(C)所示，通过无电解电镀法和电解电镀法，在通孔1011填充铜形成通孔导体1012，并且对设置于基体材料1010的主表面上的铜箔1021，1051的厚度进行厚膜化。
下一步，如图21(D)所示，在基体材料1010的一个主表面上，通过已知的光刻法和蚀刻法，形成包含电极形成区域1022的规定图案的布线层1020。而且，在基体材料1010的另一个主表面上，通过已知的光刻法和蚀刻法，形成下表面侧布线层1050。
下一步，如图22(A)所示，在将光阻焊层层叠于基体材料1010的一个主表面后，通过已知的光刻法，形成具有使布线层1020的电极形成区域1022露出的第一开口部1032的第一绝缘层1030。而且，与一个主表面同样，在将光阻焊层层叠于基体材料1010的另一个主表面后，通过已知的光刻法，在规定区域形成具有使下表面侧布线层1050的接合区域露出的下表面侧开口部1062的下表面侧绝缘层1060。
下一步，如图22(B)所示，在下表面侧绝缘层1060的与基体材料1010相反一侧的主表面上层叠镀覆掩模1090以覆盖该相反的一侧的整个主表面。
下一步，如图22(C)所示，通过电解电镀法，在电极形成区域1022的上方填充铜。在电镀过程中，首先，在设置于第一绝缘层1030的第一开口部1032内逐渐填充铜，第一开口部1032被铜填满而形成埋入部1042。之后，进一步镀铜而使铜比第一绝缘层1030的第一开口部1032的周围的上表面向上方突出，并且，从第一绝缘层1030的上方看时，铜的周边向第一开口部1032的周边的外侧扩展而形成突出部1044。突出部1040的剖面形状为T形状或者蘑菇形状。另外，通过调整电镀处理时间，能够适当调整包含突出部1040的宽度a(参照图18)和突出部1044的上表面中的平坦部的宽度b(参照图18)的突出部1044的大小。
下一步，如图22(D)所示，在使用剥离剂将镀覆掩模1090去除后，通过电解电镀法，在突出部1044的表面上形成镀金层1045，在下表面侧布线层1050的接合区域形成镀金层1055。通过以上工序，能够制造实施方式12的元件搭载用基板1100。
下一步，如图23(A)所示，制备在元件电极上设置有纽扣凸块1310且在纽扣凸块1310上搭载有焊球1080的半导体元件1300。然后，将半导体元件1300搭载在元件搭载用基板1100上。
下一步，如图23(B)所示，在将半导体元件1300搭载于元件搭载用基板1100上的状态下，通过回流工序，将焊球1080接合在电极1040的突出部1044上，使电极1040和元件电极电连接。
下一步，如图23(C)所示，在设置于下表面侧绝缘层1060的下表面侧开口部1062中，将焊球1070搭载在下表面侧布线层1050上。
通过以上工序，能够制造实施方式12的半导体模块1001。虽然省略了图示，但是，能够在半导体元件1300和元件搭载用基板1100之间的间隙填充底层填料。而且，通过传递模塑法，能够由密封树脂层密封半导体元件1300。
图24是通过上述制造方法制造的元件搭载用基板1100的电极1040及其周围部分的SEM(扫描电子显微镜)照片图。如图24所示，电极1040的突出部1044比第一绝缘层1030的上表面向上方突出，并沿水平方向扩展而构成，其剖面为T形状或者蘑菇形状。
将通过上述结构得到的作用效果概括如下。在实施方式12的元件搭载用基板1100中，形成于布线层1020的电极形成区域1022上的电极1040具有：埋入第一绝缘层1030的第一开口部1032内的埋入部1042和比第一绝缘层1030的第一开口部1032周围的上表面向上方突出的突出部1044。另外，电极1040形成为突出部1044的周边位于埋入部1042的周边的外侧。因此，能够增加用于与半导体元件1300的元件电极连接的电极1040的上表面的平坦部大小(面积)，由此，能够提高元件搭载用基板1100和半导体元件1300的连接可靠性。
另外，在实施方式12的元件搭载用基板1100中，电极1040形成为具有突出部1044的上表面中的平坦部的周边位于埋入部1042的周边的外侧的形状。由此，由于能够进一步增加用于与半导体元件1300的元件电极连接的电极1040的上表面的平坦部大小，因此，能够进一步提高元件搭载用基板1100和半导体元件1300的连接可靠性。
在通过焊球将布线层的接合区域和元件电极接合的现有结构中，绝缘层的上表面位于比设置于基体材料上的布线层的上表面高的位置，在基体材料和半导体元件之间填充有底层填料。与之相对，在实施方式12中，通过焊球1080将突出在第一绝缘层1030的上表面的突出部1044和元件电极接合，在第一绝缘层1030的上表面和半导体元件1300之间填充有底层填料。无论在哪一个结构中，底层填料均通过由绝缘层的上表面和与该上表面相对的半导体元件的主表面形成的流路被填充。因此，在焊球的直径为相同的情况下，实施方式12的半导体模块1001能够进一步加大底层填料的流路，因此，使底层填料的流动性增大。由此，能够更加可靠地填充底层填料，并且能够进一步提高元件搭载用基板1100和半导体元件1300的连接可靠性。
另外，在现有结构和实施方式12的结构中将半导体元件与元件搭载用基板之间的距离设置为相同的情况下，在实施方式12的半导体模块1001中，由于电极1040的突出部1044比第一绝缘层1030的上表面向上方突出，因此，电极1040与半导体元件1300的元件电极之间的距离进一步缩短。因此，能够缩小焊球1070的直径，其结果，能够缩小电极1040之间的节距。由此，可以实现半导体模块1001的进一步的小型化。
而且，根据实施方式12的元件搭载用基板1100的制造方法，由于不实施用于将电极1040的上表面平坦化的蚀刻处理等，因此，能够通过更加简单的方法，谋求提高元件搭载用基板1100与半导体元件1300的连接可靠性。而且，可以减少元件搭载用基板1100和基体材料1010的制造工序，可以简化制造工序。
(实施方式13)
与实施方式12相比，实施方式13的不同点在于元件搭载用基板具有设置于第一开口部周围的第二绝缘层。下面说明本实施方式。半导体模块1001的其他结构及制造工序基本上与实施方式12相同。对于与实施方式12相同的构成要素赋予相同的附图标记，并酌情省略说明。
图25是示出实施方式13的元件搭载用基板1200及半导体模块1002的结构的示意剖面图。元件搭载用基板1200具有基体材料1010、设置在基体材料1010的一个主表面上的布线层1020、第一绝缘层1030、第二绝缘层1230及电极1240。另外，元件搭载用基板1200具有设置在基体材料1010的另一个主表面上的下表面侧布线层1050和下表面侧绝缘层1060。
第二绝缘层1230设置在第一绝缘层1030上的第一开口部1032的周围。另外，在第二绝缘层1230上形成有使电极形成区域1022露出的第二开口部1232。第二绝缘层1230由例如光阻焊层形成，其厚度例如为10～50μm。
电极1240具有埋入部1242和突出部1244，在第一开口部1032和第二开口部1232内，电极1240与电极形成区域1022电连接。在突出部1244的表面上设置有镀金层1245。下面，参照图26详细说明电极1240。图26是示出半导体模块1002的电极1240及其周围结构的局部放大剖面图。
如图26所示，电极1240的埋入部1242埋入第一开口部1032和第二开口部1232内，并与电极形成区域1022电连接。而且，在埋入部1242的上方，突出部1244与埋入部1242一体地形成，突出部1244比第二绝缘层1230的第二开口部1232周围的上表面向上方突出。而且，突出部1244在第二绝缘层1230上沿水平方向扩展，因此，从电极1240的上方(图26的上方)看时，突出部1244的周边位于埋入部1242的周边的外侧。换言之，从电极1240的上方看时，埋入部1242位于突出部1244的周边的内侧，在通过电极1240的中心轴的垂直剖面图中，突出部1244的宽度a大于第二开口部1232中的埋入部1242的宽度d。
另外，在本实施方式的元件搭载用基板1200中，从电极1240的上方看时，突出部1244的上表面中的平坦部的周边位于埋入部1242的周边的外侧。即，在通过电极1240的中心轴的垂直剖面图中，突出部1244的上表面中的平坦部的宽度b大于第二开口部1232中的埋入部1242的宽度d。而且，在本实施方式的元件搭载用基板1200中，从第二绝缘层1230的上方看时，第二开口部1232的周边位于第一开口部1032的周边的外侧。即，在通过电极1240的中心轴的垂直剖面图中，第二开口部1232的宽度d大于第一绝缘层1030的宽度c。在此，虽然未考虑镀金层1245的厚度，但是，同样适用于考虑了镀金层1245的厚度的情况。
在具有上述结构的元件搭载用基板1200上搭载半导体元件1300而形成半导体模块1002。具体而言，半导体元件1300利用焊球1080使元件电极和电极1240的突出部1244接合，并与元件搭载用基板1100倒装芯片连接。
(元件搭载用基板及半导体模块的制造方法)
下面，参照图27和图28说明实施方式13的半导体模块1002的制造方法。图27(A)～(D)及图28(A)～(C)是表示半导体模块1002的制造方法的工序剖面图。
首先，如图27(A)所示，在将光阻焊层层叠于通过图21(A)～(D)所示的工序形成有布线层1020等的基体材料1010的一个主表面后，通过已知的光刻法，形成具有使布线层1020的电极形成区域1022露出的第一开口部1032的第一绝缘层1030。而且，与一个主表面同样，在将光阻焊层层叠于基体材料1010的另一个主表面后，通过已知的光刻法，在规定区域形成具有使下表面侧布线层1050的接合区域露出的下表面侧开口部1062的下表面侧绝缘层1060。
下一步，如图27(B)所示，在第一绝缘层1030的与基体材料1010相反的一侧的主表面上层叠光阻焊层后，通过已知的光刻法，形成具有使电极形成区域1022露出的第二开口部1032的第二绝缘层1230。另外，在下表面侧绝缘层1060的与基体材料1010相反一侧的主表面上层叠镀覆掩模1090以覆盖该相反一侧的整个主表面。
下一步，如图27(C)所示，通过电解电镀法，在电极形成区域1022的上方填充铜。在电镀过程中，首先，在设置于第一绝缘层1030的第一开口部1032内逐渐填充铜，第一开口部1032被铜填满。进一步，铜开始向第一绝缘层1030的上表面扩展，并被第二绝缘层1230堵塞。之后，镀铜进一步进行，第二开口部1232被铜填满而形成埋入部1242。之后，镀铜再进一步进行而比第二绝缘层1230的第二开口部1232周围的上表面向上方突出，并且，从第二绝缘层1230的上方看时，铜的周边向第二开口部1232的周边的外侧扩展以形成突出部1244。另外，通过调整电镀处理时间，能够适当调整突出部1244的大小。
下一步，如图27(D)所示，在使用剥离剂将镀覆掩模1090去除后，通过电解电镀法，在突出部1244的表面上形成镀金层1245，在下表面侧布线层1050的接合区域形成镀金层1055。通过以上工序，能够制造实施方式13的元件搭载用基板1200。
下一步，如图28(A)所示，制备在元件电极上设置有纽扣凸块1310且在纽扣凸块1310上搭载有焊球1080的半导体元件1300。然后，将半导体元件1300搭载在元件搭载用基板1200上。
下一步，如图28(B)所示，在将半导体元件1300搭载于元件搭载用基板1200上的状态下，通过回流工序，将焊球1080接合在突出部1244上，使电极1240和元件电极电连接。
下一步，如图28(C)所示，在设置于下表面侧绝缘层1060的下表面侧开口部1062中，将焊球1070搭载在下表面侧布线层1050上。
通过以上工序，能够制造实施方式13的半导体模块1002。虽然省略了图示，但是，能够在半导体元件1300和元件搭载用基板1200之间的间隙填充底层填料。而且，通过传递模塑法，能够由密封树脂层密封半导体元件1300。
将通过上述结构得到的作用效果概括如下。根据实施方式13，除了实施方式12的上述效果以外，进一步得到如下效果。即，在实施方式13的元件搭载用基板1200中，从第二绝缘层1230的上方看时，第二开口部1232的周边位于第一开口部1032的周边的外侧。因此，能够进一步增加突出部1244的上表面中的平坦部的大小(面积)，由此，能够进一步提高元件搭载用基板1200和半导体元件1300的连接可靠性。
另外，在现有结构和实施方式13的结构中将半导体元件与元件搭载用基板之间的距离设置为相同的情况下，在实施方式13的半导体模块1002中，由于电极1240的突出部1244比第二绝缘层1230的上表面向上方突出，因此，能够进一步缩短电极1240与半导体元件1300的元件电极之间的距离。因此，能够进一步缩小焊球1070的直径，其结果，能够进一步缩小电极1240之间的节距。由此，可以实现半导体模块1002的进一步的小型化。
(实施方式14)
下面，说明具有本发明的半导体装置的便携式设备。作为便携式设备，虽然举出搭载于便携式电话机的例子，但是，也可以搭载在例如个人用便携式信息终端(PDA)、数码摄像机(DVC)、数码照相机(DSC)等电子设备。
图29是示出具有本发明的实施方式的半导体装置10或者半导体模块1001，1002的便携式电话机结构的图。便携式电话机1111构成为第一壳体1112和第二壳体1114通过可动部1120连接。第一壳体1112和第二壳体1114以可动部1120为轴可以转动。在第一壳体1112设有显示文字、图像等信息的显示部1118和听筒部1124。在第二壳体1114设有操作用按钮等操作部1122和话筒部1126。本发明的各实施方式的半导体装置10，1001，1002被安装在该便携式电话机1111的内部。
图30是图29所示的便携式电话机(搭载有半导体装置10)的局部剖面图(第一壳体1112的剖面图)。本发明的实施方式的半导体装置10通过焊球1070搭载在印刷基板1128上，并经由该印刷基板1128与显示部1118等电连接。而且，在半导体装置10的背面侧(与焊球1070相反一侧的面)设置有金属基板等散热基板1116，例如不使自半导体装置10产生的热量集中于第一壳体1112内部，可以有效地向第一壳体1112的外部散热。
根据本发明的实施方式的半导体装置10，能够减少半导体装置10的安装面积。因此，能够谋求安装有这种半导体装置10的本实施方式的便携式设备的小型化和薄型化。
图31是图29所示的便携式电话机(安装有半导体模块1001)的局部剖面图(第一壳体1112的剖面图)。半导体模块1001通过焊球1070安装于印刷基板1128上，并经由该印刷基板1128与显示部1118等电连接。而且，在半导体模块1001的背面侧(与焊球1070相反一侧的面)设有金属基板等散热基板1116，例如不使自半导体模块1001产生的热量聚集在第一壳体1112内部，可以有效地向第一壳体1112的外部散热。图31示出安装有实施方式12的半导体模块1001的状态，但是，也可以搭载实施方式13的半导体模块1002。
根据本发明的各实施方式的半导体模块1001，1002，能够提高元件搭载用基板1100，1200与半导体元件1300的连接可靠性。因此，对于安装有该半导体模块1001，1002的本实施方式的便携式设备而言，能够谋求提高可靠性。
本发明并不限定于上述各实施方式，基于本领域技术人员的知识，可以进行各种设计变更等变形，进行这种变形后的实施方式也包含在本发明的范围内。
例如，在实施方式1中，在第二半导体模块200上搭载了一个半导体元件220，但是，也可以是在第二半导体模块200上层叠与第一半导体模块100相同的多个半导体元件且各半导体元件被引线接合连接的纽扣型多芯片封装。据此，能够得到与实施方式5相同的效果。
在实施方式11的半导体装置中，半导体元件120、半导体元件220被引线接合连接，但是，半导体元件120、半导体元件220中的任一个或者两个也可以被倒装芯片连接。
上述实施方式12，13中的电极1040，1240与半导体元件1300的元件电极进行倒装芯片连接，但是，电极1040，1240也可以被作为用于引线接合连接的接合区域而采用。
工业实用性
根据本发明，能够减少封装或者半导体元件的搭载所需的焊球和电极焊盘所需的面积，能够谋求半导体装置的进一步的小型化和高密度化。

Claims (22)

1.一种元件搭载用基板，其用于搭载半导体元件，其特征在于，具有：
基体材料；
布线层，其形成在所述基体材料的一个主表面上；以及
焊料接合用的电极部，其设置在所述基体材料的一个主表面上，厚度比所述布线层的厚度厚。
2.如权利要求1所述的元件搭载用基板，其特征在于，
该元件搭载用基板使用于具有层叠封装结构的半导体装置。
3.如权利要求1或2所述的元件搭载用基板，其特征在于，还具有：
第一导体部，其设置在所述基体材料的一个主表面上，该第一导体部与所述布线层位于同一层；
第一绝缘层，其具有使所述第一导体部露出的第一开口；
第二绝缘层，其设置在所述第一绝缘层上，具有使所述第一开口周边的所述第一绝缘层的上表面露出的第二开口；以及
第二导体部，其填充在所述第一开口中，并填充所述第二开口的一部分；
所述电极部包括所述第一导体部和所述第二导体部。
4.一种半导体模块，其特征在于，具有：
权利要求1至3中的任一项所述的元件搭载用基板、
搭载在所述基体材料的一个主表面侧的半导体元件、
将所述半导体元件密封的密封树脂。
5.一种半导体模块，其特征在于，具有：
权利要求2或3所述的元件搭载用基板、
搭载在所述基体材料的另一个主表面侧的半导体元件、
将所述半导体元件密封的密封树脂。
6.一种半导体装置，其特征在于，具有第一半导体模块、第二半导体模块和焊料构件；
所述第一半导体模块具有：
基体材料；
第一半导体元件，其搭载在所述基体材料的一个主表面侧；
密封树脂，其密封所述第一半导体元件；
布线层，其形成在所述基体材料的一个主表面上；
第一电极部，其设置在所述基体材料的一个主表面上，具有位置比所述布线层的上表面的位置高的焊料接合用的上表面；
所述第二半导体模块搭载在所述密封树脂的上方，在该第二半导体模块的下表面具有第二电极部且封装有第二半导体元件；
所述焊料构件将所述第一电极部和所述第二电极部连接。
7.如权利要求6所述的半导体装置，其特征在于，具有：
第一导体部，其设置在所述基体材料的主表面上，该第一导体部与所述布线层位于同一层；
第一绝缘层，其具有使所述第一导体部露出的第一开口；
第二绝缘层，其设置在所述第一绝缘层上，具有使所述第一开口周边的所述第一绝缘层的上表面露出的第二开口；以及
第二导体部，其填充在所述第一开口中，并填充所述第二开口的一部分；
所述第一电极部包括所述第一导体部和所述第二导体部。
8.一种半导体装置，其特征在于，具有第一半导体模块、第二半导体模块和焊料构件；
所述第一半导体模块具有：
基体材料；
第一半导体元件，其搭载在所述基体材料的一个主表面侧；
密封树脂，其密封所述第一半导体元件；
第一布线层，其形成在所述基体材料的一个主表面上；
第一电极部，其设置在所述基体材料的一个主表面上，具有焊料接合用的上表面；
所述第二半导体模块搭载在所述密封树脂的上方，在该第二半导体模块的下表面具有第二电极部和第二布线层；
所述焊料构件将所述第一电极部和所述第二电极部连接；
所述第二电极部的厚度比所述第二布线层的厚度厚。
9.如权利要求8所述的半导体装置，其特征在于，具有：
第一导体部，其设置在所述第二半导体模块的下表面侧，该第一导体部与所述第二布线层位于同一层；
第一绝缘层，其具有使所述第一导体部露出的第一开口；
第二绝缘层，其设置在所述第一绝缘层上，具有使所述第一开口周边的所述第一绝缘层的上表面露出的第二开口；
第二导体部，其填充在所述第一开口中，并填充所述第二开口的一部分；
所述第二电极部包括所述第一导体部和所述第二导体部。
10.一种元件搭载用基板的制造方法，其特征在于，该制造方法包括：
在基体材料的一个主表面上构图布线层的工序；
形成具有开口的第一绝缘层的工序，该开口使所述布线层中的用于搭载封装的焊料构件接合用的电极区域露出；以及
在所述开口中填充导电材料的工序。
11.如权利要求10所述的元件搭载用基板的制造方法，其特征在于，
还包括在所述第一绝缘层上形成具有开口的第二绝缘层的工序，该开口使所述开口周边的所述第一绝缘层的上表面露出；
在将设置于所述第一绝缘层的所述开口内填满后，将所述导电材料填充到与所述第二绝缘层的侧壁相接。
12.一种半导体装置的制造方法，其特征在于，该制造方法包括：
制备包括第一基体材料和搭载在所述第一基体材料上的第一半导体元件的第一半导体模块的工序，该第一基体材料在半导体元件搭载面上形成布线层及厚度比所述布线层的厚度厚的焊料接合用的第一电极部；
制备包括第二基体材料和搭载在所述第二基体材料上的第二半导体元件的第二半导体模块的工序，该第二基体材料在与半导体元件搭载面相反的一侧形成焊料接合用的第二电极部；以及
在所述第一半导体模块上配置所述第二半导体模块，并将所述第一电极部和所述第二电极部接合的工序。
13.一种半导体装置的制造方法，其特征在于，该制造方法包括：
制备包括第一基体材料和搭载在所述第一基体材料上的第一半导体元件的第一半导体模块的工序，该第一基体材料在半导体元件搭载面上形成焊料接合用的第一电极部；
制备包括第二基体材料和搭载在所述第二基体材料上的第二半导体元件的第二半导体模块的工序，该第二基体材料在与半导体元件搭载面相反的一侧形成布线层及厚度比所述布线层的厚度厚的焊料接合用的第二电极部；以及
在所述第一半导体模块上配置所述第二半导体模块，并将所述第一电极部和所述第二电极部接合的工序。
14.一种元件搭载用基板，其特征在于，具有：
基体材料；
布线层，其设置在所述基体材料的一个主表面上，具有电极形成区域；
绝缘层，其设置在所述电极形成区域的周围，具有使所述电极形成区域露出的开口部；以及
电极，其具有埋入所述绝缘层的所述开口部内的埋入部和比所述绝缘层的所述开口部周围的上表面向上方突出的突出部，该电极与所述电极形成区域电连接；
从所述电极上方看时，所述突出部的周边位于所述埋入部的周边的外侧。
15.如权利要求14所述的元件搭载用基板，其特征在于，具有：
从所述电极上方看时，所述突出部的上表面中的平坦部的周边位于所述埋入部的周边的外侧。
16.如权利要求14或15所述的元件搭载用基板，其特征在于，
将所述绝缘层作为第一绝缘层，将所述开口部作为第一开口部；
具有第二绝缘层，其设置在所述第一绝缘层上的所述第一开口部的周围且具有使所述电极形成区域露出的第二开口部；
在所述电极中，所述埋入部埋入所述第一开口部和所述第二开口部内，所述突出部比所述第二绝缘层的所述第二开口部周围的上表面向上方突出，从所述电极的上方看时，所述突出部的周边位于所述埋入部的周边的外侧。
17.如权利要求16所述的元件搭载用基板，其特征在于，
从所述电极的上方看时，所述突出部的上表面中的平坦部的周边位于所述埋入部的周边的外侧。
18.如权利要求16所述的元件搭载用基板，其特征在于，
从所述第二绝缘层的上方看时，所述第二开口部的周边位于所述第一开口部的周边的外侧。
19.一种半导体模块，其特征在于，具有：
权利要求14至18中的任一项所述的元件搭载用基板、设置有与所述电极相对的元件电极的半导体元件，
所述电极与所述元件电极电连接。
20.一种便携式设备，其特征在于，搭载有权利要求6至9中的任一项所述的半导体装置，或者权利要求4，5，19中的任一项所述的半导体模块。
21.一种元件搭载用基板的制造方法，其特征在于，该制造方法包括：
在基体材料的一个主表面上构图具有电极形成区域的布线层的工序；
形成具有使所述电极形成区域露出的开口部的绝缘层的工序；以及
在将导电材料填充所述开口部并填满所述开口部内后，使该导电材料比所述绝缘层的所述开口部周围的上表面向上方突出，并且，从所述绝缘层的上方看时，将导电材料的周边扩展到所述开口部的周边的外侧的工序。
22.如权利要求21所述的元件搭载用基板的制造方法，其特征在于，
将所述绝缘层作为第一绝缘层，将所述开口部作为第一开口部；
还包括在所述第一绝缘层上的所述第一开口部的周围形成具有使所述电极形成区域露出的第二开口部的第二绝缘层的工序；
在填充所述导电材料的工序中，在将所述导电材料填充并填满所述第一绝缘层和所述第二绝缘层内后，使该导电材料比所述第二绝缘层的所述第二开口部周围的上表面向上方突出，并且，从所述第二绝缘层的上方看时，将导电材料的周边扩展到所述第二开口部的周边的外侧。
CN2009801318061A 2008-06-30 2009-06-30 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备 Expired - Fee Related CN102124563B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008171830 2008-06-30
JP171830/08 2008-06-30
JP251382/08 2008-09-29
JP2008251382 2008-09-29
PCT/JP2009/003036 WO2010001597A1 (ja) 2008-06-30 2009-06-30 素子搭載用基板、半導体モジュール、半導体装置、素子搭載用基板の製造方法および半導体装置の製造方法、ならびに携帯機器

Publications (2)

Publication Number Publication Date
CN102124563A true CN102124563A (zh) 2011-07-13
CN102124563B CN102124563B (zh) 2013-07-17

Family

ID=41465704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801318061A Expired - Fee Related CN102124563B (zh) 2008-06-30 2009-06-30 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备

Country Status (4)

Country Link
US (1) US20110174527A1 (zh)
JP (1) JPWO2010001597A1 (zh)
CN (1) CN102124563B (zh)
WO (1) WO2010001597A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106165554A (zh) * 2014-02-06 2016-11-23 Lg伊诺特有限公司 印刷电路板、封装基板及其制造方法
CN106486445A (zh) * 2015-09-02 2017-03-08 力成科技股份有限公司 封装基板及半导体封装结构
CN107920413A (zh) * 2016-10-09 2018-04-17 景硕科技股份有限公司 多层电路板及其制作方法
CN110462805A (zh) * 2017-04-12 2019-11-15 三菱电机株式会社 半导体模块、半导体模块的制造方法以及电力变换装置
CN113257772A (zh) * 2020-02-07 2021-08-13 铠侠股份有限公司 半导体装置及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238995A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
US8440915B2 (en) * 2009-10-30 2013-05-14 Sanyo Electric Co., Ltd. Device mounting board and semiconductor module
TWI451546B (zh) * 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
BR112014020610B8 (pt) 2012-03-13 2020-03-10 Nippon Soda Co composto, métodos para produzir e para purificar a forma (z) de um composto, e para produzir a forma (z) de um derivado de tetrazoliloxima
KR101711710B1 (ko) * 2014-12-24 2017-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
US9704792B2 (en) 2015-03-04 2017-07-11 Mediatek Inc. Semiconductor package assembly
KR102382076B1 (ko) * 2015-03-31 2022-04-04 엘지이노텍 주식회사 반도체 패키지
US10991656B2 (en) * 2019-06-19 2021-04-27 Advanced Semiconductor Engineering, Inc. Semiconductor device package
WO2023176238A1 (ja) * 2022-03-15 2023-09-21 株式会社村田製作所 配線基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1483574A (zh) * 1965-06-24 1967-09-06
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2001035997A (ja) * 1999-07-23 2001-02-09 Toshiba Corp 半導体装置及びその製造方法
JP3611561B2 (ja) * 2002-11-18 2005-01-19 沖電気工業株式会社 半導体装置
JP3989869B2 (ja) * 2003-04-14 2007-10-10 沖電気工業株式会社 半導体装置及びその製造方法
JP4115326B2 (ja) * 2003-04-15 2008-07-09 新光電気工業株式会社 半導体パッケージの製造方法
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP4758712B2 (ja) * 2005-08-29 2011-08-31 新光電気工業株式会社 半導体装置の製造方法
KR100892935B1 (ko) * 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
CN100527394C (zh) * 2005-12-14 2009-08-12 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法
JP4899548B2 (ja) * 2006-03-13 2012-03-21 日本電気株式会社 半導体装置の製造方法
US7932179B2 (en) * 2007-07-27 2011-04-26 Micron Technology, Inc. Method for fabricating semiconductor device having backside redistribution layers
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106165554A (zh) * 2014-02-06 2016-11-23 Lg伊诺特有限公司 印刷电路板、封装基板及其制造方法
CN106165554B (zh) * 2014-02-06 2020-04-03 Lg伊诺特有限公司 印刷电路板、封装基板及其制造方法
CN106486445A (zh) * 2015-09-02 2017-03-08 力成科技股份有限公司 封装基板及半导体封装结构
CN107920413A (zh) * 2016-10-09 2018-04-17 景硕科技股份有限公司 多层电路板及其制作方法
CN107920413B (zh) * 2016-10-09 2020-09-04 景硕科技股份有限公司 多层电路板及其制作方法
CN110462805A (zh) * 2017-04-12 2019-11-15 三菱电机株式会社 半导体模块、半导体模块的制造方法以及电力变换装置
CN113257772A (zh) * 2020-02-07 2021-08-13 铠侠股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
WO2010001597A1 (ja) 2010-01-07
CN102124563B (zh) 2013-07-17
US20110174527A1 (en) 2011-07-21
JPWO2010001597A1 (ja) 2011-12-15

Similar Documents

Publication Publication Date Title
CN102124563B (zh) 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备
US10212818B2 (en) Methods and apparatus for a substrate core layer
US10573615B2 (en) Semiconductor package and method for fabricating base for semiconductor package
JP5183949B2 (ja) 半導体装置の製造方法
US20170162550A1 (en) Interconnect Structures For Assembly Of Semiconductor Structures Including At Least One Integrated Circuit Structure
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
JP5135828B2 (ja) 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法
WO2010047014A1 (ja) 積層型半導体装置及び電子機器
US8450853B2 (en) Semiconductor device and a method of manufacturing the same, and an electronic device
US20100193937A1 (en) Semiconductor module
US20140035095A1 (en) Semiconductor package and method for fabricating base for semiconductor package
US7436680B2 (en) Multi-chip build-up package of optoelectronic chip
JP2005209689A (ja) 半導体装置及びその製造方法
TW201620074A (zh) 用於嵌入式半導體裝置封裝的電性互連結構及其製造方法
US6441486B1 (en) BGA substrate via structure
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP2009289802A (ja) 電子部品内蔵モジュール及びその製造方法
CN101714531A (zh) 半导体模块、半导体模块的制造方法和便携设备
TWI506758B (zh) 層疊封裝結構及其製作方法
CN102142416A (zh) 元件搭载用基板、半导体模块及便携式设备
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
WO2011052746A1 (ja) 素子搭載用基板、半導体モジュール、および携帯機器
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130717

Termination date: 20140630

EXPY Termination of patent right or utility model